KR970022757A - 메모리 소자내의 메인앰프의 배치구조 - Google Patents

메모리 소자내의 메인앰프의 배치구조 Download PDF

Info

Publication number
KR970022757A
KR970022757A KR1019950035148A KR19950035148A KR970022757A KR 970022757 A KR970022757 A KR 970022757A KR 1019950035148 A KR1019950035148 A KR 1019950035148A KR 19950035148 A KR19950035148 A KR 19950035148A KR 970022757 A KR970022757 A KR 970022757A
Authority
KR
South Korea
Prior art keywords
memory cell
arrangement structure
cell arrays
memory device
main amplifier
Prior art date
Application number
KR1019950035148A
Other languages
English (en)
Other versions
KR0186094B1 (ko
Inventor
윤오상
김용수
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950035148A priority Critical patent/KR0186094B1/ko
Priority to US08/574,490 priority patent/US5648928A/en
Priority to JP8003950A priority patent/JP2859574B2/ja
Publication of KR970022757A publication Critical patent/KR970022757A/ko
Application granted granted Critical
Publication of KR0186094B1 publication Critical patent/KR0186094B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 메모리 소자내의 메인 앰프의 배치 구조에 관한 것으로, 메인 앰프들이 서로 다른 메모리셀 어레이의 사이에 배치됨으로써, 선택된 컬럼스위치로부터 메임앰프까지의 데이타라인이 짧아져서 상기 메임앰프들의 전력소모가 감소되도록 하는 것을 특징으로 한다.

Description

메모리 소자내의 메임앰프의 배치구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명이 적용된 메모리 소자의 블럭도.

Claims (2)

  1. 복수개의 센스앰프 및 컬럼스위치들을 각각 포함하는 제1 및 제2메모리셀어레이가 기준이 될 때, 상기 제1 및 제2메모리셀어레이와 연결된 컬럼디코더들은 상기 제1 및 제2메모리셀어레이의 외부에 배치되고, 상기 센스앰프 및 컬럼스위치들로부터 출력되는 데이타를 증폭하는 메인앰프들은 상기 제1메모리셀어레이와 상기 제2메모리셀어레이의 사이에 배치되는 것을 특징으로 하는 메모리소자내의 메인앰프의 배치구조.
  2. 제1항에 있어서, 상기 메인 앰프들은 상기 제1 및 제2메모리셀어레이의 외부에 배치된 로우디코더에 의해 각각 선택되고, 제어 및 어드레스버퍼부로부터 인가된 왼쪽 및 오른쪽 센스신호들과 단락신호에 따라, 상기 제1 및 제2메모리셀어레이로부터 출력된 데이타를 센싱함과 아울러 증폭하는 것을 특징으로 하는 메모리소자내의 메인앰프의 배치구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035148A 1995-10-12 1995-10-12 메모리 소자내의 메인앰프의 배치구조 KR0186094B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950035148A KR0186094B1 (ko) 1995-10-12 1995-10-12 메모리 소자내의 메인앰프의 배치구조
US08/574,490 US5648928A (en) 1995-10-12 1995-12-19 Alignment structure of a main amplifier in a memory device
JP8003950A JP2859574B2 (ja) 1995-10-12 1996-01-12 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035148A KR0186094B1 (ko) 1995-10-12 1995-10-12 메모리 소자내의 메인앰프의 배치구조

Publications (2)

Publication Number Publication Date
KR970022757A true KR970022757A (ko) 1997-05-30
KR0186094B1 KR0186094B1 (ko) 1999-05-15

Family

ID=19429992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035148A KR0186094B1 (ko) 1995-10-12 1995-10-12 메모리 소자내의 메인앰프의 배치구조

Country Status (3)

Country Link
US (1) US5648928A (ko)
JP (1) JP2859574B2 (ko)
KR (1) KR0186094B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224769B1 (ko) * 1995-12-29 1999-10-15 김영환 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
JP3291206B2 (ja) * 1996-09-17 2002-06-10 富士通株式会社 半導体記憶装置
JP3720945B2 (ja) * 1997-04-04 2005-11-30 株式会社東芝 半導体記憶装置
US5781488A (en) * 1997-04-18 1998-07-14 Mosel Vitelic Corporation DRAM with new I/O data path configuration
JP2001101863A (ja) * 1999-09-27 2001-04-13 Fujitsu Ltd 半導体集積回路およびその制御方法
KR100611404B1 (ko) * 2004-07-27 2006-08-11 주식회사 하이닉스반도체 메인 증폭기 및 반도체 장치
US7903457B2 (en) * 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
JP2013196737A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611504B2 (ja) * 1990-06-15 1997-05-21 日本電気株式会社 半導体メモリ
JPH04362592A (ja) * 1991-06-08 1992-12-15 Hitachi Ltd 半導体記憶装置
JPH05217367A (ja) * 1992-02-03 1993-08-27 Mitsubishi Electric Corp 半導体記憶装置
JP3279787B2 (ja) * 1993-12-07 2002-04-30 株式会社日立製作所 半導体記憶装置
JPH07272480A (ja) * 1994-03-30 1995-10-20 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
JP2859574B2 (ja) 1999-02-17
US5648928A (en) 1997-07-15
JPH09128963A (ja) 1997-05-16
KR0186094B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR910007130A (ko) 프로그램가능 논리 소자와 이를 위한 논리 블록 및 이의 기능을 한정하기 방법
KR970071789A (ko) 반도체 기억 장치
KR890004334A (ko) 반도체 기억장치
JP2000195255A (ja) メモリ装置
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR900019037A (ko) 동작전원 전압으로써 복수의 정격 전압을 가지는 다이나믹, 랜덤, 액세스, 메모리
KR970067365A (ko) 반도체 기억장치
KR910013281A (ko) 파워 절약형 출력 증폭단
KR970022757A (ko) 메모리 소자내의 메인앰프의 배치구조
JPS6419584A (en) Semiconductor memory device
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
KR920003311A (ko) 메모리 장치
TW374168B (en) DRAM with new I/O data path configuration
KR960026781A (ko) 반도체 기억장치
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR970003244A (ko) 반도체 메모리 장치
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR920018752A (ko) 반도체 기억장치
KR940006266A (ko) 반도체 기억장치
KR970051277A (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 그 센싱 방법
KR900000909A (ko) 다이나믹 ram
KR930020437A (ko) 디램 셀 어레이의 비트라인 분리 조절 회로
KR980004999A (ko) 빠른 데이터 엑세스 기능을 갖는 반도체 메모리 장치
KR960025764A (ko) 반도체 기억 소자의 글로벌 데이타 감지 증폭기
KR970051158A (ko) 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee