KR970051158A - 메모리 디바이스 - Google Patents

메모리 디바이스 Download PDF

Info

Publication number
KR970051158A
KR970051158A KR1019950070183A KR19950070183A KR970051158A KR 970051158 A KR970051158 A KR 970051158A KR 1019950070183 A KR1019950070183 A KR 1019950070183A KR 19950070183 A KR19950070183 A KR 19950070183A KR 970051158 A KR970051158 A KR 970051158A
Authority
KR
South Korea
Prior art keywords
column
bit line
decoding
reduce
line pull
Prior art date
Application number
KR1019950070183A
Other languages
English (en)
Other versions
KR0179817B1 (ko
Inventor
정덕주
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950070183A priority Critical patent/KR0179817B1/ko
Publication of KR970051158A publication Critical patent/KR970051158A/ko
Application granted granted Critical
Publication of KR0179817B1 publication Critical patent/KR0179817B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명의 목적은 컬럼 디코더에서 발생되는 컬럼 선택신호의 수를 줄여 컬럼 선택을 위한 레이 아웃면적을 줄임과 아울러 비트라인 풀업 및 이퀄라이징시 로드를 줄이도록 하는 메모리 디바이스에 관한 것으로, 이와 같은 본 발명의 목적을 달성하기 인한 수단은 외부에서 입력되는 어드레스신호를 디코딩하여 16개의 컬럼 선택신호를 발생시키는 컬럼 디코딩수단과, 입력되는 어드레스천이 검출신호 및 라이트 인에이블의 합산신호와 상기 컬럼 디코딩수단에서 발생된 8개의 컬럼선택신호틀 낸드링한 신호에 의해 상기 메모리 셀에서의 비트라인을 풀업시키는 비트라인 풀업수단과, 상기 컬럼 디코딩수단에서 발생된 16개의 컬럼선택신호에 의해 인에이블된 후 상기 비트라인 풀업수단에 의해 풀업된 비트라인을 거쳐 데이타를 출력하는 컬럼 선택수단과, 상기 컬럼 선택수단으로부터 출력되는 데이타를 소정 레벨로 증폭하여 출력하는 센스증폭수단을 포함하여 구성한다.

Description

메모리 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 메모리 디바이스의 블럭구성도.
제4도는 제3도의 각부 상세 회로도.

Claims (1)

  1. 외부에서 입력되는 어드레스신호를 디코딩하여 16개의 컬럼 선택신호를 발생시키는 컬럼 디코딩수단과, 입력되는 어드레스천이 검출신호 및 라이트 인에이블의 합산신호와 상기 컬럼 디코딩수단에서 발생된 8개의 컬럼선택신호를 낸드링한 신호에 의해 상기 메모리 셀에서의 비트라인을 풀업시키는 비트라인 풀업수단과, 상기 컬럼 디코딩수단에서 발생된 16개의 컬럼선택신호에 의해 인에이블된 후 상기 비트라인 풀업수단에 의해 풀업된 비트라인을 거쳐 데이타를 출력하는 컬럼 선택수단과, 상기 컬럼 선택수단으로부터 출력되는 데이타를 소정레벨로 증폭하여 출력하는 센스 증폭수단을 포함하여 구성되는 것을 특징으로 하는 메모리 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950070183A 1995-12-31 1995-12-31 메모리 디바이스 KR0179817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950070183A KR0179817B1 (ko) 1995-12-31 1995-12-31 메모리 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950070183A KR0179817B1 (ko) 1995-12-31 1995-12-31 메모리 디바이스

Publications (2)

Publication Number Publication Date
KR970051158A true KR970051158A (ko) 1997-07-29
KR0179817B1 KR0179817B1 (ko) 1999-04-15

Family

ID=19448720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950070183A KR0179817B1 (ko) 1995-12-31 1995-12-31 메모리 디바이스

Country Status (1)

Country Link
KR (1) KR0179817B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655375B1 (ko) * 2005-11-11 2006-12-08 삼성전자주식회사 메모리 코어 및 이를 구비한 반도체 메모리 장치
KR100905634B1 (ko) * 2002-12-24 2009-06-30 매그나칩 반도체 유한회사 플래시 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905634B1 (ko) * 2002-12-24 2009-06-30 매그나칩 반도체 유한회사 플래시 메모리 장치
KR100655375B1 (ko) * 2005-11-11 2006-12-08 삼성전자주식회사 메모리 코어 및 이를 구비한 반도체 메모리 장치

Also Published As

Publication number Publication date
KR0179817B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970051178A (ko) 멀티뱅크구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR960012013A (ko) 동기형 반도체 기억 장치
KR970067365A (ko) 반도체 기억장치
US5323345A (en) Semiconductor memory device having read/write circuitry
KR940016225A (ko) 반도체 기억장치
KR910013285A (ko) 불휘발성 반도체메모리
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR970023404A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리 장치
KR920020506A (ko) 램덤 액세스 메모리
KR880013070A (ko) 디지탈 신호처리장치
KR910006994A (ko) 센스 앰프회로
KR970051158A (ko) 메모리 디바이스
KR970003244A (ko) 반도체 메모리 장치
KR970022757A (ko) 메모리 소자내의 메인앰프의 배치구조
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
KR980004981A (ko) 다뱅크구조에서 데이터 입출력라인 로딩 축소장치
KR960018902A (ko) 동기식 메모리장치
KR970060223A (ko) 반도체 기억 장치 및 그 제어 방법
KR970008164A (ko) 반도체 메모리 장치의 데이타 입출력 제어회로
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR860002156A (ko) 반도체 장치
KR970051398A (ko) 메모리 장치의 테스트 회로
KR960001999A (ko) 메모리 뱅크 선택회로
KR910006993A (ko) 캐시 동작용 선택성 어드레스 전이 검출 회로를 갖고 있는 메모리
KR100894103B1 (ko) 비트라인 격리 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee