KR100905634B1 - 플래시 메모리 장치 - Google Patents

플래시 메모리 장치 Download PDF

Info

Publication number
KR100905634B1
KR100905634B1 KR1020020083357A KR20020083357A KR100905634B1 KR 100905634 B1 KR100905634 B1 KR 100905634B1 KR 1020020083357 A KR1020020083357 A KR 1020020083357A KR 20020083357 A KR20020083357 A KR 20020083357A KR 100905634 B1 KR100905634 B1 KR 100905634B1
Authority
KR
South Korea
Prior art keywords
flash memory
column
potential
memory cell
outputting
Prior art date
Application number
KR1020020083357A
Other languages
English (en)
Other versions
KR20040056789A (ko
Inventor
손진아
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020083357A priority Critical patent/KR100905634B1/ko
Publication of KR20040056789A publication Critical patent/KR20040056789A/ko
Application granted granted Critical
Publication of KR100905634B1 publication Critical patent/KR100905634B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

본 발명에 따른 플래시 메모리 장치는, 복수의 플래시 메모리 셀들을 포함하는 메모리 셀 어레이와, 어드레스 버스를 통해 입력된 어드레스 중에서 하위 어드레스를 디코딩하여 칼럼 선택 신호를 출력하는 칼럼 디코더와, 어드레스 버스를 통해 입력된 어드레스 중에서 상위 어드레스를 디코딩하여 워드라인을 구동하는 로우 디코더와, 칼럼 선택 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택 수단과, 플래시 메모리 셀에 저장된 데이터를 증폭하여 데이터 버스로 출력하는 복수의 센스앰프를 포함하는데, 칼럼 선택 수단에 의해 선택된 칼럼 라인에 실린 플래시 메모리 셀에 저장된 데이터의 전위를 보상하여 센스앰프로 출력하는 전위 복구수단을 포함하여, 낮아진 프로그래밍 전압을 높이고 높아진 지움 전압을 낮게 보상하여 제품의 내구성과 신뢰성을 향상시킬 수 있다.

Description

플래시 메모리 장치{Flash memory device}
도 1은 일반적인 플래시 메모리 장치에 있어서 프로그래밍 및 지움의 반복 횟수에 대한 프로그래밍 전압 및 지움 전압의 관계를 나타낸 그래프.
도 2는 본 발명에 따른 플래시 메모리 장치를 나타낸 개념 블록도.
본 발명은 플래시 메모리 장치에 관한 것으로, 보다 상세하게는 프로그래밍 전압 및 지움 전압을 일정하게 유지시키는 플래시 메모리 장치에 관한 것이다.
일반적인 플레시 메모리 장치는 플래시 메모리 셀에 프로그래밍과 지움(erase)을 반복함에 따라 도 1에 도시된 바와 같이 프로그래밍 하기 위한 프로그래밍 전압 Vtpgm은 낮아지고, 지움 동작을 수행하기 위한 지움 전압 Vters은 높아진다.
따라서 플래시 메모리 장치의 내구성(endurance)이 나빠지고, 제품의 신뢰성이 떨어지게 되는 문제점이 발생한다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 프로그램 전압 및 지움 전 압을 일정하게 유지하여 내구성을 향상시키고 제품의 신뢰성을 향상시키는 플래시 메모리 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 플래시 메모리 장치는, 복수의 플래시 메모리 셀들을 포함하는 메모리 셀 어레이; 어드레스 버스를 통해 입력된 어드레스 중에서 하위 어드레스를 디코딩하여 칼럼 선택 신호를 출력하는 칼럼 디코더; 상기 어드레스 버스를 통해 입력된 어드레스 중에서 상위 어드레스를 디코딩하여 워드라인을 구동하는 로우 디코더; 상기 칼럼 선택 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택 수단; 상기 플래시 메모리 셀에 저장된 데이터를 증폭하여 상기 데이터 버스로 출력하는 복수의 센스앰프; 및 상기 칼럼 선택 수단에 의해 선택된 칼럼 라인에 실린 상기 플래시 메모리 셀에 저장된 데이터의 전위를 보상하여 상기 센스앰프로 출력하는 전위 복구수단을 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 플래시 메모리 장치를 나타낸 개념 블록도이다.
플래시 메모리 장치는 플래시 메모리 셀들을 포함하는 메모리 셀 어레이(10)와, 어드레스 버스를 통해 입력된 어드레스 중에서 하위 어드레스 신호 CADD를 디코딩하는 칼럼 디코더(20)와, 어드레스 버스를 통해 입력된 어드레스 중에서 상위 어드레스 신호 RADD를 디코딩하여 워드라인을 구동하는 로우 디코더(30)와, 칼럼 디코더(20)에 의해 디코딩된 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택부(40)와, 플래시 메모리 셀에 저장된 데이터를 증폭하여 데이터 버스 DB로 출력하는 센스앰프(50)를 포함하는데, 칼럼 선택부(40)에 의해 선택된 비트 라인에 실린 데이터의 전압 VBL을 복구하여 센스앰프(50)로 출력하는 전압 복구부(60)를 포함한다.
여기서, 전압 복구부(60)는 칼럼 선택부(40)에 의해 선택된 비트 라인에 실린 데이터의 전압 VBL을 기준전압 VREF과 비교하여 그 비교 결과 COM를 출력하는 비교기(61)와, 비교결과 COM를 이용하여 칼럼 선택부(40)에 의해 선택된 비트 라인에 실린 데이터의 전압 VBL을 보상하는 보상부(62)를 포함한다.
여기서, 기준전압 VREF 레벨은 프로그래밍 전압 Vtpgm과 지움 전압 Vters을 더한 값의 절반의 전위가 사용된다.
보상부(62)는 비교결과 COM가 칼럼 선택부(40)에 의해 선택된 비트 라인에 실린 데이터의 전압 VBL이 기준전압 VREF보다 높은 경우 센스앰프(50)로 하이 레벨(전원전압 VCC)을 출력하고, 비교결과가 칼럼 선택부(40)에 의해 선택된 비트 라인에 실린 데이터의 전압 VBL이 기준전압 VREF보다 낮은 경우 센스앰프(50)로 로우 레벨(접지전압 VSS)을 출력한다.
따라서 플래시 메모리 셀에 대해 프로그래밍과 지움을 반복하여 높아진 지움 전압 Vters과 낮아진 프로그래밍 전압 Vtpgm을 보상할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 플래시 메모리 장치는, 낮아진 프로그래밍 전압을 높이고 높아진 지움 전압을 낮게 보상하여 제품의 내구성과 신뢰성을 향상시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 복수의 플래시 메모리 셀들을 포함하는 메모리 셀 어레이;
    어드레스 버스를 통해 입력된 어드레스 중에서 하위 어드레스를 디코딩하여 칼럼 선택 신호를 출력하는 칼럼 디코더;
    상기 어드레스 버스를 통해 입력된 어드레스 중에서 상위 어드레스를 디코딩하여 워드라인을 구동하는 로우 디코더;
    상기 칼럼 선택 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택 수단;
    상기 플래시 메모리 셀에 저장된 데이터를 증폭하여 상기 데이터 버스로 출력하는 복수의 센스앰프; 및
    상기 칼럼 선택 수단에 의해 선택된 칼럼 라인에 실린 상기 플래시 메모리 셀에 저장된 데이터의 전위를 보상하여 상기 센스앰프로 출력하는 전위 복구수단을 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 전위 복구 수단은, 상기 칼럼 선택 수단에 의해 선택된 칼럼 라인에 실린 상기 플래시 메모리 셀에 저장된 데이터의 전위와 기준 전위를 비교하여 그 비교결과를 출력하는 비교수단; 및
    상기 비교결과에 따라 상기 칼럼 선택 수단에 의해 선택된 칼럼 라인에 실린 상기 플래시 메모리 셀에 저장된 데이터의 전위를 보상하는 보상수단을 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  3. 제 2 항에 있어서,
    상기 보상 수단은, 상기 비교결과가 상기 칼럼 선택 수단에 의해 선택된 칼럼 라인에 실린 상기 플래시 메모리 셀에 저장된 데이터의 전위가 기준 전위보다 높은 경우, 하이 레벨을 출력하고,
    상기 비교결과가 상기 칼럼 선택 수단에 의해 선택된 칼럼 라인에 실린 상기 플래시 메모리 셀에 저장된 데이터의 전위가 기준 전위보다 낮은 경우 로우 레벨을 출력하는 것을 특징으로 하는 플래시 메모리 장치.
  4. 제 2 항 및 제 3 항 중 어느 한 항에 있어서,
    상기 기준 전위는 프로그래밍 전압과 지움 전압의 합의 절반의 전위를 갖는 것을 특징으로 하는 플래시 메모리 장치.
KR1020020083357A 2002-12-24 2002-12-24 플래시 메모리 장치 KR100905634B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020083357A KR100905634B1 (ko) 2002-12-24 2002-12-24 플래시 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020083357A KR100905634B1 (ko) 2002-12-24 2002-12-24 플래시 메모리 장치

Publications (2)

Publication Number Publication Date
KR20040056789A KR20040056789A (ko) 2004-07-01
KR100905634B1 true KR100905634B1 (ko) 2009-06-30

Family

ID=37349426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083357A KR100905634B1 (ko) 2002-12-24 2002-12-24 플래시 메모리 장치

Country Status (1)

Country Link
KR (1) KR100905634B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684876B1 (ko) * 2005-01-03 2007-02-20 삼성전자주식회사 독출 시간을 단축시킬 수 있는 플래시 메모리 장치 및 방법
KR101610497B1 (ko) 2014-08-27 2016-04-07 현대자동차주식회사 휴대 단말 거치 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051158A (ko) * 1995-12-31 1997-07-29 문정환 메모리 디바이스
KR20000023551A (ko) * 1998-09-30 2000-04-25 가네꼬 히사시 비휘발성 반도체 메모리 장치
KR20020007882A (ko) * 2000-07-19 2002-01-29 박종섭 프리디코딩 컬럼 어드레스를 이용한 디램

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051158A (ko) * 1995-12-31 1997-07-29 문정환 메모리 디바이스
KR20000023551A (ko) * 1998-09-30 2000-04-25 가네꼬 히사시 비휘발성 반도체 메모리 장치
KR20020007882A (ko) * 2000-07-19 2002-01-29 박종섭 프리디코딩 컬럼 어드레스를 이용한 디램

Also Published As

Publication number Publication date
KR20040056789A (ko) 2004-07-01

Similar Documents

Publication Publication Date Title
KR100709642B1 (ko) 균일한 판독 및 검증 임계치를 가진 메모리
US7826277B2 (en) Non-volatile memory device and method of operating the same
JP2008299891A (ja) 半導体記憶装置
KR102103868B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 웨이퍼 번-인 테스트 방법
JP4469649B2 (ja) 半導体フラッシュメモリ
US6483748B2 (en) Nonvolatile memory with background operation function
US6038169A (en) Read reference scheme for flash memory
KR20050110669A (ko) 고속의 정확한 메모리 판독 동작을 위한 회로
CN115910129A (zh) 非易失性存储器和电子装置
JP3315472B2 (ja) 不揮発性半導体記憶装置
KR100905634B1 (ko) 플래시 메모리 장치
KR100865326B1 (ko) 데이터 센싱시 기준 신호의 부정합을 방지할 수 있는반도체 메모리 장치 및 데이터 센싱 방법
US7826276B2 (en) Non-volatile memory device reducing data programming and verification time, and method of driving the same
US20120063236A1 (en) Method and Apparatus for Reducing Read Disturb in Memory
US6891758B2 (en) Position based erase verification levels in a flash memory device
KR20040093895A (ko) 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US20030095438A1 (en) Nonvolatile semiconductor memory device having function of determining good sector
KR100540483B1 (ko) 데이터 억세스 위치에 관계없이 연속적인 버스트 모드로 데이터를 억세스할 수 있는 반도체 메모리 장치 및 그의 구동방법
KR20010021062A (ko) 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법
TW200614236A (en) Semiconductor memory device for low power condition
US8259505B2 (en) Nonvolatile memory device with reduced current consumption
US7773425B2 (en) Nonvolatile semiconductor memory, method for reading the same, and microprocessor
JP2999477B2 (ja) 半導体記憶装置
JP4937219B2 (ja) 不揮発性半導体記憶装置
US11289136B1 (en) Memory device and access method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 11