KR20020007882A - 프리디코딩 컬럼 어드레스를 이용한 디램 - Google Patents

프리디코딩 컬럼 어드레스를 이용한 디램 Download PDF

Info

Publication number
KR20020007882A
KR20020007882A KR1020000041409A KR20000041409A KR20020007882A KR 20020007882 A KR20020007882 A KR 20020007882A KR 1020000041409 A KR1020000041409 A KR 1020000041409A KR 20000041409 A KR20000041409 A KR 20000041409A KR 20020007882 A KR20020007882 A KR 20020007882A
Authority
KR
South Korea
Prior art keywords
column
signal
address
decoder
row
Prior art date
Application number
KR1020000041409A
Other languages
English (en)
Other versions
KR100381965B1 (ko
Inventor
강상희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0041409A priority Critical patent/KR100381965B1/ko
Publication of KR20020007882A publication Critical patent/KR20020007882A/ko
Application granted granted Critical
Publication of KR100381965B1 publication Critical patent/KR100381965B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 프리디코딩 컬럼 어드레스(Predecoding column address;PCA)를 이용한 디램에 관한 것으로, 특히, 디램의 어드레스를 입력함에 있어서, 로오 어드레스와 일부 컬럼 어드레스를 함께 입력하여 데이타 엑세스가 이루어지는 메모리셀 어레이만을 엑티브시킴으로써 데이타 센싱 전류를 줄이고 디램의 동작 속도를 향상시키도록 하는 프리디코딩 컬럼 어드레스를 이용한 디램에 관한 것이다.

Description

프리디코딩 컬럼 어드레스를 이용한 디램{DRAM using predecoding column address}
본 발명은 메인워드라인 및 서브워드라인 구조를 사용하는 디램의 동작에 있어서, 어드레스 입력방법과 워드라인 및 센스 앰프 제어기술에 관한 것으로서, 특히 로오 어드레스와 일부 컬럼 어드레스를 함께 입력하여 데이타 엑세스가 이루어지는 메모리셀 어레이만을 엑티브시킴으로써 데이타 센싱 전류를 줄이도록 하는 프리디코딩 컬럼 어드레스(Predecoding column address;PCA)를 이용한 디램에 관한 것이다.
일반적으로 외부 시스템 클럭에 동기되어 동작하는 반도체 메모리 장치를 이전의 반도체 메모리 장치와 구분하여 동기식 디램(SDRAM;Synchronous DRAM)이라고 한다.
도 1은 이러한 일반적인 에스디램(SDRAM;Synchronous DRAM)의 커맨드 및 어드레스 입력 타이밍도이다.
에스디램은 클럭(CLK)의 라이징 에지(Rising edge)에서만 커맨드(Command)와 어드레스(Address) 신호가 입력된다. 즉, 도 1을 보면, 클럭1(CLK1)과 클럭8(CKL8)에서 엑티브(Active) 커맨드 신호가 입력되어 워드라인(Word line) 및 센스 앰프(Sense amp)의 활성화가 이루어진다. 그리고, 클럭3(CKL3)에서는 리드(Read) 또는 라이트(Write) 커맨드 신호가 입력되어 데이타의 리드/라이트 동작이 수행된다. 또한, 클럭6(CKL6)에서는 프리차지(Precharge) 커맨드 신호가 입력되어 데이타의 리드/라이트 동작을 엑티브 이전의 상태로 초기화 시키게 된다. 이때, 클럭1(CKL1)에서 엑티브 커맨드 신호가 입력될 경우 어드레스 입력으로는 로오(Row) 어드레스 및 뱅크(Bank) 어드레스를 입력받게 된다. 또한, 클럭3(CKL3)에서 리드/라이트 커맨드 신호가 입력될 경우 어드레스 입력으로는 컬럼(Column) 어드레스 및 뱅크(Bank) 어드레스를 입력받게 된다. 클럭1(CKL1) 및 클럭3(CKL3)에서 입력되는 뱅크 어드레스는 도 5에 도시된 바와 같이 4개의 뱅크 중 하나를 선택하는데 사용되며 모두 2개가 필요하다.
도 2는 입력된 어드레스의 디코딩 과정을 나타내는 개념도이다.
도 2를 보면, 로오 어드레스(1)의 입력시 로오 디코더(Row decoder;3)는 셀 어레이를 컨트롤하게 된다. 따라서, 메인 워드라인 신호(MWL;5), 로오 어드레스를 프리디코딩한 워드라인 구동신호(PX;6) 및 센스 앰프(SA) 컨트롤 신호(7)를 출력한다. 이때, 메인 워드라인 신호(5) 및 워드라인 구동신호(6)는 서브워드라인 드라이버(SWD;8)에 인가되어 구동됨으로써 서브워드라인 신호(9)를 출력하게 된다. 그리고, 로오 디코더(3)에서 출력된 센스앰프 컨트롤 신호(7)는 센스 앰프(10)에 제어신호를 인가하게 된다. 또한, 컬럼 어드레스(2)의 입력시 컬럼 디코더(Column decoder;4)는 일정 컬럼을 선택하여 컬럼 선택신호(YI;11)를 출력하게 된다.
도 3은 디램의 간단한 구조를 보여주고 있다.
로오 어드레스가 입력되면 로오 디코더에 의해 복수개의 워드라인 중 1개의 워드라인이 선택된다. 그리고, 컬럼 디코더에 의해 디코딩된 컬럼 어드레스 신호가 입력되면 복수개의 컬럼 선택(Select)선 중 1개의 컬럼 선택선을 하이레벨로 이네이블 시킨다. 즉, 저장된 데이타를 읽어내기 위해서 먼저 로오 어드레스를 N개 입력시켜서 이를 디코딩하면 1개의 원하는 로오(워드라인)어드레스가 선택된다. 이후 M개의 입력된 컬럼 어드레스를 디코딩하여 한개의 비트라인을 선택하여 리드인지 라이트인지의 여부에 따라 그 라인만을 데이타 아웃 또는 데이타 인단자에 연결시켜주게 된다. 따라서, 선택된 워드라인 및 비트라인에 해당하는 하나의 셀 어레이가 선택된다. 이 셀 어레이의 데이타 입출력선에는 센스 앰프가 전기적으로연결된다.
도 4는 도 3의 로오 및 컬럼 선택에 따라 선택된 어레이 셀의 메모리 셀 엑세스 방식을 나타내고 있다.
도 4를 보면, 메인 워드라인(MWL)과 PX가 교차하는 곳의 서브 워드라인 드라이버(SWD)가 구동되어 서브 워드라인(SWL)이 활성화되고, 서브워드라인(SWL)과 비트라인이 교차하는 셀의 데이터가 비트라인에 실려 센스엠프(SA)에 의해 증폭되면 상술된 비트라인과 관련된 YI이 활성화된다. 이때, SA 컨트롤 신호에 의해 연결된 센스 엠프(SA)는 모두 동작하게 된다.
그런데, 이러한 종래의 방식은 도 1에 나타낸 것처럼 클럭1에서 로오 어드레스를 미리 입력받고 클럭2 이후에 클럭3에서 컬럼 어드레스 신호를 입력받는다. 따라서, 이와 같은 종래의 방식은 로오 어드레스를 컬럼 어드레스에 앞서 받아들이기 때문에, 엑티브시에는 컬럼 어드레스에 관한 정보가 없게 된다. 즉, 로오 어드레스에 의해 선택된 워드라인에 걸쳐있는 모든 메모리 셀의 데이타를 SA(Sense amp)로 증폭시켜야 한다는 문제점이 있다. 결국, 데이타를 원하지 않는 메모리 셀에 대해서도 센스 앰프가 동작할 수 밖에 없다.
최근 메모리 용량이 커지면서 하나의 워드라인에 결쳐있는 메모리 셀의 수가 증가하는 추세와 더불어, 상술된 센스 앰프의 불필요한 동작은 순간적으로 소모되는 전류량을 증가시키게 된다. 또한, 필요한 전류를 제대로 공급하기 어려워지면서 센스 앰프의 동작속도가 저하되게 된다. 즉, 로오 엑티브 커맨드 신호가 입력된 후 리드 및 라이트 커맨드 신호가 입력되기까지의 시간인 tRCD(RAS to CASDelay) 파라미터가 증가되는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 엑티브시 컬럼 어드레스의 일부(PCA)를 로오 어드레스와 같이 받아들여 데이타가 필요한 셀 어레이의 서브 워드라인과 SA어레이만 활성화시키도록 하는 프리디코딩 컬럼 어드레스를 이용한 디램을 제공함에 그 목적이 있다.
도 1은 종래의 SDRAM의 커맨드 및 어드레스 입력 타이밍도,
도 2는 종래의 어드레스 디코딩 및 신호의 흐름을 나타내는 개념도,
도 3은 종래의 디램의 어드레스 디코딩을 나타내는 도면,
도 4는 종래의 메모리 셀 엑세스를 나타내는 도면,
도 5는 종래의 뱅크 배치의 한 형태를 나타내는 도면,
도 6은 본 발명에 따른 PCA를 적용하였을 때 커맨드 및 어드레스 입력 타이밍도,
도 7은 본 발명에 따른 PCA의 적용 조건을 만족하는 디램의 구조를 나타내는 도면,
도 8은 본 발명에 따른 PCA적용시 어드레스 디코딩 및 신호의 흐름을 나타내는 개념도,
도 9(a)는 본 발명에 따른 어레이 컨트롤에서 생성된 PX와 CBS의 합성을 설명하기 위한 도면,
도 9(b)는 본 발명에 따른 컬럼 디코더에서의 PX와 CBS합성을 나타내는 도면,
도 10(a)는 본 발명에 따른 어레이 컨트롤에서 생성된 SA컨트롤 신호와 CBS합성을 나타내는 도면,
도 10(b)는 본 발명에 따른 컬럼 디코더에서의 SA컨트롤 신호와 CBS합성을 나타내는 도면,
도 11(a)는 본 발명에 따른 SWD공유방식의 SWL구동과 셀 어레이 선택에 관한 도면,
도 11(b)는 본 발명에 따른 SWD비공유방식의 SWL구동과 셀 어레이 선택에 관한 도면,
도 12는 본 발명에 따른 로오 어드레스 확장시 디램의 구조를 나타낸 도면이다.
〈도면의 주요 부분에 대한 부호의 설명〉
3 : 로오 디코더 4 : 컬럼 디코더
31 : PX 32 : SA컨트롤 신호
33 : 서브워드라인 드라이버 35 : 센스 앰프
상기 목적을 달성하기 위하여, 본 발명에 의한 프리디코딩 컬럼 어드레스를 이용한 디램은, 로오 어드레스 신호를 입력받아 어레이를 컨트롤하기 위한 디코딩 신호를 출력하는 로오 디코더와, 컬럼 어드레스 신호를 입력받아 컬럼 선택신호를 출력하기 위한 디코딩 신호를 출력하는 컬럼 디코더와, 로오 디코더로부터 프리디코딩된 제어신호 및 컬럼 디코더로부터 인가되는 컬럼 어드레스 신호에 따라 서브 워드라인을 구동하기 위한 서브 워드라인 구동수단 및 로오 디코더로부터 프리디코딩된 제어신호 및 컬럼 디코더로부터 인가되는 컬럼 어드레스에 따라 선택적으로 구동되는 센스앰프를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
본 발명은 컬럼 어드레스의 일부(PCA)를 로오 어드레스와 같이 받아들여 원하는 셀 어레이에 대해서만 서브워드라인과 SA를 동작시키는 구조에 관한 것이다. 이를 위해서는 기존의 어드레스 핀에 필요한 컬럼 어드레스(PCA)의 수 만큼의 핀이추가되어야 한다. 만약 종래기술에서 설명한 도 3과 같이 하나의 컬럼 선택이 4개의 컬럼 블럭(column block0~column block3)을 담당한다면 2개의 핀이 더 추가되어야 한다. 기존의 로오 어드레스 갯수와 컬럼 어드레스 갯수를 각각 M,N개라고 하고, 본 발명에서 로오 어드레스와 같이 입력될 프리디코딩 컬럼 어드레스(PCA)의 수가 L개라고 하면 도 6과 같이 타나낼 수 있다. 여기서 뱅크 어드레스 핀의 수는 제외하였다.
도 6은 본 발명에 따른 PCA를 적용하였을때 커맨드 및 어드레스 입력 타이밍도를 나타내고 있다. 도 6은 종래기술의 도 1의 타이밍도에 비해 클럭1(CLK1)의 동작시 엑티브 커맨드 신호가 입력되면, 로오 어드레스가 입력됨과 동시에 L개의 프리디코딩 컬럼 어드레스(PCA)가 입력되는 차이점이 있다.
본 발명의 원리를 기술하기에 앞서 디램에서 사용하는 로오 어드레스와 컬럼 어드레스의 개념을 확인하고 본 발명에서 도입하는 PCA의 개념을 정의할 필요가 있다. 현재 디램에서는 엑티브시에 입력되는 어드레스를 로오 어드레스, 리드/라이트 커맨드와 함께 입력되는 어드레스를 컬럼 어드레스라고 한다. 앞서 기술하였듯이 로오 어드레스는 리드/라이트를 원하는 메모리셀의 워드라인을 활성화시키는 것이 주목적이다. 그리고, 컬럼 어드레스는 워드라인에 의해 선택된 메모리셀의 데이타 중 필요한 데이타를 리드/라이트 하도록 하는 것이 주목적이다. 이와같은 개념에 의하면 본 발명에서 고안한 PCA역시 로오 어드레스로 취급될 수 있다. 즉, 단순히 로오 어드레스가 더 추가된 것으로 여길 수도 있다. 그리고, 뱅크 어드레스와 같이 디램 내의 특정 블럭을 구분하는 어드레스와도 혼동될 가능성이 있다.하지만, 본 발명에서 도입하는 PCA는 로오 어드레스의 추가 혹은 뱅크 어드레스의 개념과 분명히 다르다.
우선, PCA를 적용하기 위한 본 발명의 조건은 다음과 같다.
1) 램의 워드라인 구조가 메인 워드라인 및 서브 워드라인의 개념을 가진 워드라인 구조를 이루고 있어야 한다.
2) 디램 내에 도 7과 같은 영역이 있어야 한다. 즉, 2개 이상의 로오 블럭과 2개 이상의 컬럼 블럭을 포함하고 있고, 독립된 로오 디코더와 컬럼 디코더가 있어야 한다. 독립된 로오/컬럼 디코더란 입력된 어드레스를 디코딩한 결과 그 디코더내에 중복되는 결과가 없는 디코더를 의미한다.
위와 같은 조건을 만족하는 영역에서 컬럼 블럭을 선택하는데 사용되는 컬럼 어드레스를 로오 어드레스와 함께 입력할 때 이를 PCA라고 정의한다. 그리고, PCA는 컬럼 어드레스로서의 기능을 유지하면서 서브워드라인과 SA의 제어 역할도 하게 된다.
도 8은 PCA를 적용한 디램의 동작 과정을 나타내었다. 도 2에 도시된 종래기술과 비교해 볼때 도 8의 구성은 SWD와 SA의 컨트롤 방식이 상이하다.
도 8을 보면, 로오 어드레스(1)의 입력시 로오 디코더(Row decoder;3)는 셀 어레이를 컨트롤하게 된다. 따라서, 로오 블럭(Row Block0~Row Block3;10)에서 선택된 메인 워드라인 신호(MWL;30), 로오 어드레스를 프리디코딩한 워드라인 구동신호(PX;31) 및 센스 앰프(SA) 컨트롤 신호(32)를 출력한다. 이때, 메인 워드라인 신호(30) 및 워드라인 구동신호(31)는 서브워드라인 드라이버(SWD;32)에 인가되어구동됨으로써 서브워드라인(34)을 제어하게 된다. 그리고, 로오 블럭(10)에서 출력된 센스앰프 컨트롤 신호(32)는 센스 앰프(35)에 제어신호를 인가하게 된다. 또한, 컬럼 어드레스(2)의 입력시 컬럼 디코더(Column decoder;4)는 일정 컬럼을 선택한다. 따라서, 선택된 컬럼 블럭(Column block0~column block3)은 컬럼 블럭 선택신호(CBS)를 출력하여 서브워드라인 드라이버(33) 및 센스 엠프(35)를 컨트롤하며 리드/라이트 명령시 들어온 컬럼 어드레스에 의해 YI신호를 출력한다.
기존의 방식에서는 SWD(8)의 활성화를 위해 컬럼 어드레스(2)와는 분리되어 있는 로오 어드레스(1) 컨트롤 신호의 메인 워드라인(5)과 PX(5)의 두 신호를 사용하였다. 그런데, 본 발명은 컬럼 어드레스(2)로부터 인가된 신호를 PX(31)신호에 적용하였을 뿐 아니라 센스앰프 컨트롤 신호(32)에도 적용하도록 하였다. 즉, PCA의 디코딩 신호를 통해 데이타의 입출력이 필요한 컬럼 블럭을 미리 선택하며 이 신호를 PX(31)와 센스 앰프 컨트롤 신호(32)에 적용한다. 따라서, 데이타가 필요한 셀 어레이에 대해서만 엑티브가 이루어지므로 전류 소모를 대폭 줄일 수 있고 동작 속도의 개선이 가능하게 된다.
하지만, PCA를 적용하게 되면 SWD(33)의 활성화를 위해 PCA가 디코딩된 신호, 즉, 컬럼 블럭 선택 신호(column block selection signal;CBS)와 PX(31)의 합성 신호 및 메인 워드라인(30)이 있어야 된다. 그리고, SA(35)를 활성화함에 있어서도 CBS와 SA컨트롤 신호(32)의 합성 신호가 있어야 된다.
먼저, PX(31)와 CBS의 합성 방식을 도 9의 (1)(2)에 나타내었다.
도 9의 (1)은 어레이 컨트롤에서 생성된 PX신호(31)와 컬럼 디코더(4)에서생성된 CBS신호를 SA(35)어레이와 SWD(33)의 교차영역(Cross area)에서 합성하는 방식이다.
또한, 도 9의 (2)는 PX(31)와 관련된 회로를 컬럼 디코더(4) 쪽에 배치하여 컬럼 디코더(4)쪽에서 PX(31)와 CBS를 합성하고 그 결과를 SWD(33)로 전달하는 방식이다.
도 10의 (1)(2)는 SA컨트롤 신호(32)와 CBS의 합성 방식을 나타내고 있다.
도 10의 (1)은 어레이 컨트롤에서 생성된 SA컨트롤 신호(32)와 컬럼 디코더(4)에서 생성된 CBS를 크로스 영역(Cross area)에서 합성하는 방식이다.
또한, 도 10의 (2)는 SA컨트롤 신호(32)와 관련된 회로를 컬럼 디코더(4) 쪽에 배치하여 컬럼 디코더(4)쪽에서 CBS와 SA컨트롤 신호(32)를 합성하고, 그 결과로 SA(35)를 컨트롤 하는 방식이다.
도 11의 (1)(2)는 PCA를 적용하였을 때 SWD(33)의 SWL(34)구동 방식에 따른 데이타 엑세스 방식을 나타내고 있다.
도 11의 (1)은 현재 널리 사용되는 SWD(33)공유 방식과 그에 따른 데이타 엑세스 방식을 나타내고 있다. 또한, 도 11의 (2)는 SWL(34)이 SWD(33)를 공유하지 않는 방식과 그에 따른 데이타 엑세스 방식을 나타낸다. SWD(33)를 공유하여 사용할 경우 연속된 셀 어레이에 연결된 SWL(34)이 함께 구동하게 된다. 그리고, SWL(34)이 SWD(33)를 공유하지 않을 경우 선택된 셀 어레이에 연결된 서브 워드라인만 구동하게 된다.
앞에서 언급하였듯이 PCA를 적용한 디램의 동작은 로오 어드레스의 확장이나뱅크 어드레스와 같이 특정 블럭을 선택하는 어드레스를 사용하는 디램과는 차이가 있다. 먼저, 로오 어드레스를 확장하는 경우를 살펴보면 다음과 같다.
도 12는 도 3의 구조에서 로오 어드레스 하나를 추가하고 컬럼 어드레스 하나를 줄인 것으로 도 3의 구조와 동일한 메모리 용량을 유지한다.
추가된 어드레스는 앞서 언급한 로오 어드레스의 정의에 부합하지만 컬럼 어드레스의 기능은 없다. 그리고, 여전히 워드라인은 모든 셀 어레이에 걸쳐 활성화 되고 있다. 즉, 추가된 어드레스는 PCA의 기능이 없고, 단지 워드라인의 길이만 감소했을 뿐이다. 결과적으로 로오 어드레스를 증가시키는 것은 PCA와 차이가 있다. 그 다음 뱅크 어드레스와 같이 디램내 독립된 영역을 지정하는 어드레스는 단순히 영역 지정의 역할을 할 뿐 컬럼 어드레스로서의 역할이나 선택된 로오 블럭 내의 특정한 셀 어레이를 선택하여 서브워드라인과 SA를 동작시키는 역할은 없다.
따라서, PCA는 기존의 로오 어드레스 확장이나 디램내 특정 영역 선택을 위한 어드레스와는 달리 컬럼 어드레스 고유의 기능 뿐만 아니라 그 기능이 확장되어 서브워드라인과 SA의 제어 역할까지 수행한다.
이상에서 설명한 바와 같이, 본 발명에 의한 프리디코딩 컬럼 어드레스를 이용한 디램은, 데이타 센싱시에 데이타 엑세스가 이루어지는 셀 어레이에 대해서만 SA를 동작시키게 되면 전류 소모를 줄일 수 있고 전류소모를 분산시켜 데이타 센싱속도의 개선과 동작의 안정성을 향상시킬 수 있다.

Claims (3)

  1. 로오 어드레스 신호를 입력받아 어레이를 컨트롤하기 위한 디코딩 신호를 출력하는 로오 디코더;
    컬럼 어드레스 신호를 입력받아 컬럼 선택신호를 출력하기 위한 디코딩 신호를 출력하는 컬럼 디코더;
    상기 로오 디코더로부터 프리디코딩된 제어신호 및 상기 컬럼 디코더로부터 인가되는 컬럼 어드레스 신호에 따라 서브 워드라인을 구동하기 위한 서브 워드라인 구동수단; 및
    상기 로오 디코더로부터 프리디코딩된 제어신호 및 상기 컬럼 디코더로부터 인가되는 컬럼 어드레스에 따라 선택적으로 구동되는 센스앰프를 구비함을 특징으로 하는 프리디코딩 컬럼 어드레스를 이용한 디램.
  2. 제 1 항에 있어서, 상기 서브 워드라인 구동수단은
    상기 로오 디코더로부터 출력된 PX신호와 상기 컬럼 디코더로부터 출력된 컬럼 블럭 선택신호(CBX)의 합성에 따라 활성화됨을 특징으로 하는 프리디코딩 컬럼 어드레스를 이용한 디램.
  3. 제 1 항에 있어서, 상기 센스 앰프는
    상기 컬럼 디코더로부터 출력된 컬럼 블럭 선택신호와 상기 로오 디코더로부터 출력된 SA컨트롤 신호의 합성에 따라 활성화됨을 특징으로 하는 프리디코딩 컬럼 어드레스를 이용한 디램.
KR10-2000-0041409A 2000-07-19 2000-07-19 프리디코딩 컬럼 어드레스를 이용한 디램 KR100381965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0041409A KR100381965B1 (ko) 2000-07-19 2000-07-19 프리디코딩 컬럼 어드레스를 이용한 디램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0041409A KR100381965B1 (ko) 2000-07-19 2000-07-19 프리디코딩 컬럼 어드레스를 이용한 디램

Publications (2)

Publication Number Publication Date
KR20020007882A true KR20020007882A (ko) 2002-01-29
KR100381965B1 KR100381965B1 (ko) 2003-05-01

Family

ID=19678789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0041409A KR100381965B1 (ko) 2000-07-19 2000-07-19 프리디코딩 컬럼 어드레스를 이용한 디램

Country Status (1)

Country Link
KR (1) KR100381965B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905634B1 (ko) * 2002-12-24 2009-06-30 매그나칩 반도체 유한회사 플래시 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905634B1 (ko) * 2002-12-24 2009-06-30 매그나칩 반도체 유한회사 플래시 메모리 장치

Also Published As

Publication number Publication date
KR100381965B1 (ko) 2003-05-01

Similar Documents

Publication Publication Date Title
JPH11250657A (ja) 同期型半導体記憶装置
KR100615405B1 (ko) 반도체 메모리 디바이스
JPH0765572A (ja) 半導体記憶装置
US6674684B1 (en) Multi-bank chip compatible with a controller designed for a lesser number of banks and method of operating
EP0905705A3 (en) Space-efficient semiconductor memory having hierarchical column select line architecture
US5970019A (en) Semiconductor memory device with row access in selected column block
KR970051292A (ko) 휘발성 메모리 장치 및 이 장치를 리프레싱하는 방법
JP4191018B2 (ja) 半導体記憶装置のリフレッシュ制御方式
US7187615B2 (en) Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
KR100431331B1 (ko) 반도체 메모리장치의 입출력 센스 앰프 구동방법 및 그구동제어회로
US6847580B2 (en) Method of controlling data reading capable of increasing data transfer rate in SDRAM of the posted CAS standard
KR100381965B1 (ko) 프리디코딩 컬럼 어드레스를 이용한 디램
KR100425470B1 (ko) Ｄｒａｍ 장치에서 리프레쉬 동작시의 잡음 피크를감소시키기 위한 부분 리프레쉬 방법 및 부분 리프레쉬 회로
JP3267462B2 (ja) 半導体記憶装置
KR100363380B1 (ko) 메모리 구조물 및 계층적 시스템
KR100374632B1 (ko) 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법
KR100301039B1 (ko) 칼럼선택선신호를제어하여데이터를마스킹하는반도체메모리장치및이의칼럼디코더
KR100326266B1 (ko) 반도체메모리소자에서글로벌입출력라인을선택적으로구동하기위한장치
US6396755B2 (en) Integrated memory with row access control to activate and precharge row lines, and method of operating such a memory
KR100224767B1 (ko) 메모리 장치
KR100361862B1 (ko) 반도체 메모리장치 및 이의 센싱전류 감소방법
KR20020002244A (ko) 반도체 기억 장치
JP2002269982A (ja) 半導体メモリ
KR20030089231A (ko) 동일뱅크 중복선택 방지 회로
KR100694774B1 (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee