KR970051292A - 휘발성 메모리 장치 및 이 장치를 리프레싱하는 방법 - Google Patents

휘발성 메모리 장치 및 이 장치를 리프레싱하는 방법 Download PDF

Info

Publication number
KR970051292A
KR970051292A KR1019960032933A KR19960032933A KR970051292A KR 970051292 A KR970051292 A KR 970051292A KR 1019960032933 A KR1019960032933 A KR 1019960032933A KR 19960032933 A KR19960032933 A KR 19960032933A KR 970051292 A KR970051292 A KR 970051292A
Authority
KR
South Korea
Prior art keywords
bank
decoder
memory device
cell array
volatile memory
Prior art date
Application number
KR1019960032933A
Other languages
English (en)
Other versions
KR100244371B1 (ko
Inventor
신야 후지오카
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR970051292A publication Critical patent/KR970051292A/ko
Application granted granted Critical
Publication of KR100244371B1 publication Critical patent/KR100244371B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Abstract

휘발성 메모리 및 복수의 메모리 셀에 저장된 정부를 리프레싱하는 리프레싱 방법은 복수의 메모리 셀을 갖는 복수의 셀 어레이 블록과 메로리 셀을 선택하는 디코더부를 각각 포함하는 복수의 뱅크와, 어드레스 신호가 공급되는 어드레스 버포와 뱅크와 각각 관련되며 어드레스 버퍼로부터 출력신호가 공급되어 관련 뱅크에 전치디코딩된 신호를 공급하는 복수의 전치디코더를 구비한다. 휘발성 메모리 장치가 리프레시될 때 선택된 복수의 뱅크 중 하나의 뱅크에 관련된 전치디코더가 액티브되며, 선택된 뱅크에 있는 복수의 셀러레이 블록은 동시에 선택되고, 선택되지 않는 뱅크와 관련된 전치디코더는 인액티브된다. 본 발명에 따라 고속의 리프레시 동작과 낮은 전력 소비가 실현될 수 있다.

Description

휘발성 메모리장치 및 이장치를 리프레싱하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 DRAM의 블록도,
제2도는 제1도에 도시된 DRAM과 결합하는 메모리 칩의 상세한 블록도
제3도는 제2도에 도시된 메모리 칩의 각각의 뱅크를 상세히 도시한 블록도

Claims (22)

  1. 복수의 메모리 실에 저장된 정보를 리프레싱하는 휘발성 메모리 장치에 있어서, 복수의 메모리 셀을 각각 갖는 복수의 셀 어레이 블록과 상기 메모리 셀을 선택하는 디코더부를 각각 포함하는 복수의 뱅크와;어드레스신호가 공급되는 어드레스 버퍼와, 상기 뱅크와 각각 관련되며, 상기 어드레스 버퍼로 부터 출력신호가 공급되어, 상기 관련된 뱅크에 전치지코딩된 신호를 공급하하는 복수의 전치디코더를 구비하고, 상기 휘발성메모리 장치가 리프레시될때, 상기 복수의 뱅크중 선택된 하나의 뱅크에 관련된 상기 전치디코더가 액티브되며, 상기 선택된 뱅크에 있는 복수의 셀 어레이 블록은 동시에 선택되고, 선택되지 않은 뱅크와 관련된 전치디코더는 인액티브되는 것을 특징으로 하는 휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 디코더부는 상기 셀 어레이블록을 선택하는 블록 디킥더와 상기 메모리 셀에 접속된 워드라인을 선택하는 워드 디코더를 구비하고 상기 블록디키도에는 선택되지 않는 상태에서 전치디코딩된 신호가 공급되며, 상기 관련된 전치디코더가 인액티브되면 상기 블록 디코더에는 선택되지 않은 상태에서 전치디코딩된 신호가 공급되며, 상기 관련된 전치 디코더가 액티브되면 상기 블록 디코더에는 상기 어드레스 신호에 따른 전치디코딩된 신호가 공급되고, 상기 휘발성 메모리 장치가 리프레시될때 상기 복수의 블록 디코더는 선택되어 디코딩된 신호를 출력하는 것을 특징으로 하는 휘발성 메모리 장치
  3. 제2항에 있어서 상기 블록 디코더는 선택되지 않은 상태에서 전치디코딩된 신호가 공급되어 상기 전치디코더가 인액티브되면 선택되지 않은 디코딩된 신호를 출력하는 것을 특징으로 하는 휘발성 메모리 장치.
  4. 제2항 또는 제3항에 있어서, 상기 워드 디코더에는 관련된 전치디코더로 부터 전치디코딩된 신호와 상기 블록 디코더로 부터 출력된 다코딩된 신호가 공급되며, 상기 선택된 셀 어레이 블록과 관련된 상기 워드 디코더는 공급된 전치디코딩된 신호에 따라 선택된 셀에 어레이 블록내에서 단일의 워드라인을 선택하고, 상기 선택되지 않은 셀 어레이 블록과 관련된 상기 워드 디코더는 인액티브되는 것을 특징으로 하는 휘발성 메모리 장치.
  5. 제1항에 있어서, 상기 디코더부는 상기 셀 어레이 블록을 선택하는 블록디코더와 상기 메모리 셀에 접속된 워드라인을 선택하는 워드 디코더를 구비하며, 상기 선택된 뱅크와 관련된 전치디코더는 액티브되고, 상기 선택된 뱅크에서 선택된 셀 어레이 블록과 관련된 워드디코더는 액티브 되어 워드라인을 선택하며, 상기 선택된 뱅크에서 선택되지 않은 셀 어레이 블록과 관련된 워드 디코더는 인액티브되고, 상기 선택되지 않은 뱅크와 관련된 전치디코더는 인액티브되며, 상기 선택되지 않은 뱅크에 있는 블록 디코더 및 워드 디코더는 인액티브되는 것을 특징으로 하는 휘발성 메모리 장치.
  6. 제1항에 있어서, 상기 휘발성 메모리 장치가 리프레시될 때, 상기 셀 어레이 블록을 선택하는 상기 어드레스 신호가 디제너레이트 작용을 하게 해주는 것을 특징으로 하는 휘발성 메모리 장치.
  7. 제1항에 있어서 상기 디코더 영역은 상기 셀 어레이 블록을 선택하는 블록 디코더와 상기 메모리 셀에 접속된 워드 라인을 선택하는 워드 디코더를 구비하며, 상기 휘발성 메모리 장치가 리프레시될때 상기 어드레스 버러로부터 상기 블록 디코더와 관련된 전치디코더로 공급된 어드레스 신호가 디제너레이트 작용을 하게 해주는 것을 특징으로 하는 휘발성 메모리 장치.
  8. 제6항 또는 제7항에 있어서, 상기 어드레스 신호가 디제너레이트하는 기능을 할때 상기 디제너레이트 어드레스 신호가 공급된 어드레스 버퍼로 부터의 반전 및 비반전 출력 신호는 서로 동일 레벨로 되는 것을 특징으로 하는 휘발성 메모리 장치.
  9. 제1항에 있어서, 단일 뱅크는 상기 복수의 뱅크로부터 선택되며, 상기 선택된 뱅크와 관련된 전치디코더는 액티브되고, 상기 선택되지 않은 뱅크와 관련된 전치디코더는 인액티브되는 것을 특징으로 하는 휘발성 메모리 장치.
  10. 제1항에 있어서 상기 어드레스 신호가 공급되며, 뱅크 선택 신호를 뱅크와 관련된 전치디코더로 공급하는 뱅크 셀렉터를 추가로 구비하는 것을 특징으로 하는 휘발성 메모리 장치.
  11. 복수의 메모리 셀에 저장된 정보를 리프레싱하는 휘발성 메모리 장치에 있어서, 복수의 메모리 셀을 각각 갖는 복수의 셀 어레이 블록과 상기 메모리 셀을 선택하는 디코더 영역을 갖각 포함하는 복수의 뱅크와;어드레스 신호가 공급되는 어드레스 버퍼와, 상기 뱅크와 각각 관련되며, 상기 어드레스 버퍼로 부터 출력신호가 공급되어, 상기 관련된 뱅크에 전치디코딩신호를 공급하는 복수의 전치디코더를 구비하고, 상기 뱅크는 인접한 상기 셀어레이 블록에 의해 공유되며 상기 셀 어레이 블록중에서 선택된 블록에 접속된 센스 증폭기를구비하며, 상기 셀 어레이 블록중에서 선택된 블록의비트라인은 상기 센스 증폭기와 비접속되고, 상기 휘발성 메모리 장치가 리프레쉬될때, 상기 센스 증폭기를 공유하지 않기 위해 위치한 상기 복수의 셀어레이 블록은 상기 뱅크중에서 선택된 뱅크에서 동시에 선택되는 것을 특징으로 하는 휘발송 메모리 장치.
  12. 제11항에 있어서 상기 휘발성 메모리 장치가 정상적인 동작 상태에 있을때, 단일의 셀 어레이 블록은 상기 선택된 뱅크내에서 선택되는 것을 특징으로 하는 휘발성 메모리 장치
  13. 제11항 또는 제12항에서 있어서 상기 휘발성 메모리 장치가 리프레쉬될때, 상기 선택된 뱅크와 관련된 전치디코더는 액티브되며, 선택되지 않은 뱅크와 관련된 전치디코더는 인액티브되는 것을 특징으로 하는 휘발성 메모리 장치.
  14. 리프레시되어야 하는 정보를 저장하는 복수의 메모리셀과, 복수의 메모리 셀을 각각 갖는 복수의 셀어레이 블록과 상기 메모리 셀을 선택하는 디코더를 각각 포함하는 복수의 뱅크와 어드레스 신호가 공급되는 어드레스 버퍼와, 상기 뱅크와 각각 관련되며 상기 어드레스 버퍼로 부터 출력신호가 공급되어 상기 관련된 뱅크에 전치디코딩된 신호를 공급하는 복수의 전치디코더를 구비하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법에 있어서, 상기 휘발성 메모리 장치가 리프레시될때 선택된 상기 하나의 뱅크와 관련된 전치디코더를 액티브시키는 단계와; 상기 선택된 뱅크에 있는 복수의 셀 어레이 블록을 동시에 선택하는 단계와 ; 선택되지 않은 뱅크와 관련된 전치디코더를 인액티브시키는 단계를 포함하는 것을 특징으로 하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법
  15. 제14항에 있어서 상기 디코더부는 상기 셀어레이 블록을 선택하는 블록 디코더와 상기 메모리 셀에 접속된 워드라인을 선택하는 워드 디코더를 구비하며, 상기 블록디코더는 관련 전치디코더로 부터 전치디코딩된 신호가 공급되며, 상기 관련된 전치 디코더가 인액티브되면 상기 블록 디코더에는 선택되지 않은 상태에서 전치디코딩된 신호가 공급되며, 상기 관련된 전치디코더가 액티브되면 상기 블록 디코더에는 상기 어드레스 신호에 따른 전치디코딩된 신호가 공급되고, 상기 휘발성 메모리 장치가 리프레시 될때 상기 복수의 블록 디코더는 선택되어 디코딩된 신호를 출력하는 것을 특징으로 하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법
  16. 제15항에 있어서, 상기 블록 디코더는 선택되지 않은 상태에서 전치코딩된 신호가 공급되어 상기 전치디코더가 인액트브되면 선택되지 않은 디코딩된 신호를 출력하는 것을 특징으로 휘발성 메모리 장치를 위한 정보 리프레싱 방법
  17. 제15항 또는 16항에 있어서, 상기 워드 디코더는 관련된 전치디코더로 부터 전치 디코딩된 신호와 상기블록 디코더로부터 출력된 디코딩된 신호가 공급되며 상기 선택된 셀 어레이 블록과 관련된 상기 워드디코더는 공급된 전치디코딩된 신호에 따라 선택된 셀어레이 블록내에서 단일의 워드 라인을 선택하고 상기 선택되지 않은 셀어레이 블록과 관련된 상기 워드 디코더는 인액티브되는 것을 특징으로 하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법
  18. 리프레시되어야 하는 정보를 저장하는 복수의 메모리 셀과, 상기 복수의 메모리 셀을 각각 갖는 복수의 셀 어레이 블록과 상기 메모리 셀을 선택하는 디코더부를 각각 포함하는 복수의 뱅크와, 어드레스 신호가 공급되는 어드레스 버퍼와, 상기 뱅크와 각각 관련되며 상기 어드레스 버퍼로 부터 출력신호가 공급되어 상기 관련된 뱅크에 전치디코딩된 신호를 공급하는 복수의 전치디코더를 구비하는 휘발성 메모리장치를 위한 정보 리프레싱 방법에 있어서, 상기 뱅크는 인접한 상기 셀 어레이 블록에 의해 공유되며, 상기 셀 어레이 블록중에서 선택된 블록에 접속된 센스 증폭기를 구비하며, 상기 셀 어레이 블록중에서 선택된 블록의 비트라인은 상기 센스 증폭기와 비접속되고, 상기 휘발성 메모리 장치가 리프레시될 때, 상기 센스 증폭기를 공유하지 않기위해 위치한 상기 복수의 셀 어레이 블록은 상기 뱅크중에서 선택된 뱅크에서 동시에 선택되는 것을 특징으로 하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법.
  19. 제18항에 있어서, 상기 휘발성 메모리 장치가 정상적인 동작 상태에 있을 때, 단일의 셀 어레이 블록은 상기 선택된 뱅크내에서 선택되는 것을 특징으로 하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법.
  20. 제18항 또는 제19항에 있어서, 상기 휘발성 메모리 장치가 리프레시될 때, 상기 선택된 뱅크와 관련된전치디코더는 액티브되며, 선택되지 않은 뱅크와 관련된 전치디코더는 인액티브되는 것을 특징으로 하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법
  21. 복수의 메모리 셀에 저장된 정보를 리프레싱하는 휘발성 메모리 장치에 있어서, 복수의 메모리 셀을 각각 갖는 복수의 셀 어레이 블록을 각각 포함하는 복수의 뱅크와; 어드레스 신호가 공급되는 어드레스 버퍼와; 상기어드레스 버퍼로 부터 출력신호가 공급되어, 상기 뱅크에 전치디코딩된 신호를 공급하는 전치디코더를 구비하고, 상기 휘발성 메모리 장치가 리프레시될 때, 상기 전치디코딩된 신호에 의해 상기 뱅크중에서 하나의 뱅크가 선택되며, 상기 선택된 뱅크에 있는 복수의 셀 어레이 블록은 동시에 선택되며, 나머지 뱅크는 인액티브되는 것을 특징으로 하는 휘발성 메모리 장치.
  22. 리프레시되어야 하는 정보를 저장하는 복수의 메모리 셀과, 상기 복수의 메모리셀을 각각 갖는 복수의 셀 어레이 블록을 각각 포함하는 복수의 뱅크와, 어드레스 신호가 공급되는 어드레스 버퍼와, 상기 어드레스 버퍼로 부터 출력 신호가 공급되어 상기 뱅크에 전치디코딩된 신호를 공급하는 전치디코더를 구비하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법에 있어서, 상기 휘발성 메모리 장치가 리프레쉬될때, 상기 전치디코딩된 신호에 따라 상기 뱅크중에서 한 뱅크를 선택하는 단계와; 상기 선택된 뱅크에서 복수의 셀 어레이 블록을 동시에 선택하는 단계와 상기 선택된 뱅크가 아닌 뱅크를 인액티브시키는 단계를 포함하는 것을 특징으로 하는 휘발성 메모리 장치를 위한 정보 리프레싱 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960032933A 1995-12-25 1996-08-08 휘발성 메모리 장치 및 그 리프레시 방법 KR100244371B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7336712A JPH09180442A (ja) 1995-12-25 1995-12-25 揮発性メモリ装置及びそのリフレッシュ方法
JP95-336712 1995-12-25

Publications (2)

Publication Number Publication Date
KR970051292A true KR970051292A (ko) 1997-07-29
KR100244371B1 KR100244371B1 (ko) 2000-02-01

Family

ID=18302018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032933A KR100244371B1 (ko) 1995-12-25 1996-08-08 휘발성 메모리 장치 및 그 리프레시 방법

Country Status (3)

Country Link
US (1) US5742554A (ko)
JP (1) JPH09180442A (ko)
KR (1) KR100244371B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851939B1 (ko) * 2005-10-17 2008-08-12 키몬다 아게 다이나믹 랜덤 액세스 메모리용 제어 회로를 포함하는 메모리, 메모리 재생방법 및 메모리 동작방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209374B1 (ko) * 1996-10-31 1999-07-15 김영환 컬럼 디코더 어레이 장치
KR100240870B1 (ko) * 1997-03-15 2000-01-15 윤종용 동기형 반도체 메모리 장치
US6088293A (en) * 1998-09-08 2000-07-11 Texas Instruments Incorporated Low-power column decode circuit
DE19916913A1 (de) * 1999-04-14 2000-10-26 Siemens Ag Halbleiterspeicher mit Speicherbänken
JP3530425B2 (ja) * 1999-08-20 2004-05-24 Ｎｅｃマイクロシステム株式会社 半導体記憶装置
JP3745185B2 (ja) 2000-03-13 2006-02-15 沖電気工業株式会社 ダイナミックランダムアクセスメモリ
US6944081B2 (en) 2000-08-31 2005-09-13 Nec Electronics Corporation Semiconductor storage and its refreshing method
US6633952B2 (en) * 2000-10-03 2003-10-14 Broadcom Corporation Programmable refresh scheduler for embedded DRAMs
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
JP2003132674A (ja) * 2001-10-26 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
DE10208611A1 (de) * 2002-02-27 2003-05-22 Infineon Technologies Ag DRAM-Speicherschaltung
KR100479821B1 (ko) * 2002-05-17 2005-03-30 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어회로 및 리프레쉬 제어방법
KR20040000066A (ko) * 2002-06-21 2004-01-03 삼성전자주식회사 반도체 메모리 장치의 프리 디코더
KR100621619B1 (ko) * 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
US7099221B2 (en) * 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) * 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
KR100914298B1 (ko) * 2007-12-28 2009-08-27 주식회사 하이닉스반도체 셀프리프레시 회로
US8634268B2 (en) * 2010-10-27 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit having decoding circuits and method of operating the same
US9135998B2 (en) * 2010-11-09 2015-09-15 Micron Technology, Inc. Sense operation flags in a memory device
WO2015071966A1 (ja) * 2013-11-12 2015-05-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
KR102544184B1 (ko) * 2018-08-09 2023-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 리프레쉬 방법
US20230223069A1 (en) * 2022-01-12 2023-07-13 Micron Technology, Inc. Main word line drivers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
JPH04109488A (ja) * 1990-08-29 1992-04-10 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
US5402384A (en) * 1992-04-24 1995-03-28 Citizen Watch Co., Ltd. Dynamic ram
JPH06168588A (ja) * 1992-11-30 1994-06-14 Hitachi Ltd 半導体記憶装置
JP2988804B2 (ja) * 1993-03-19 1999-12-13 株式会社東芝 半導体メモリ装置
KR950014089B1 (ko) * 1993-11-08 1995-11-21 현대전자산업주식회사 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851939B1 (ko) * 2005-10-17 2008-08-12 키몬다 아게 다이나믹 랜덤 액세스 메모리용 제어 회로를 포함하는 메모리, 메모리 재생방법 및 메모리 동작방법

Also Published As

Publication number Publication date
KR100244371B1 (ko) 2000-02-01
JPH09180442A (ja) 1997-07-11
US5742554A (en) 1998-04-21

Similar Documents

Publication Publication Date Title
KR970051292A (ko) 휘발성 메모리 장치 및 이 장치를 리프레싱하는 방법
JP4452463B2 (ja) レイアウト面積を減らし、バンクごとに独立的な動作を実行することができるデコーダを有するフラッシュメモリ装置
KR950006853A (ko) 소정의 뱅크 형태로 세트하여 인에이블하는 복수개의 뱅크를 갖는 반도체 메모리
KR940010103A (ko) 이중 워드라인 구조인 반도체 메모리 디바이스
WO2001067461A1 (fr) Memoire a semiconducteurs
KR100316041B1 (ko) 블럭기록을큰버스폭으로할수있는반도체기억장치
JP3719934B2 (ja) 半導体記憶装置
KR100336838B1 (ko) 리프레시 주기 선택 회로 및 입/출력 비트 폭 선택 회로를 구비한 다이내믹 랜덤 액세스 메모리 장치
JP2000173265A (ja) 半導体メモリ
KR100214262B1 (ko) 메모리 장치
KR100996185B1 (ko) 상변화 메모리장치
US7187615B2 (en) Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
KR100431331B1 (ko) 반도체 메모리장치의 입출력 센스 앰프 구동방법 및 그구동제어회로
JPH11283395A (ja) 半導体記憶装置
US20050249000A1 (en) Semiconductor memory device for testifying over-driving quantity depending on position
KR100374632B1 (ko) 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법
US5986938A (en) Wordline driver for semiconductor memory device
KR100363380B1 (ko) 메모리 구조물 및 계층적 시스템
US20060181935A1 (en) Semiconductor memory devices and methods of operating the same
KR20090037255A (ko) 반도체 테스트 장치 및 그의 테스트 방법
JP4125448B2 (ja) 半導体メモリ装置
JPH0798989A (ja) 半導体メモリの制御回路
KR20090059677A (ko) 서브 워드라인 드라이버를 포함하는 반도체 집적 회로
KR970051166A (ko) 반도체 메모리 장치
JP4532481B2 (ja) 半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041109

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee