KR100429872B1 - 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법 - Google Patents

반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법 Download PDF

Info

Publication number
KR100429872B1
KR100429872B1 KR10-2001-0037051A KR20010037051A KR100429872B1 KR 100429872 B1 KR100429872 B1 KR 100429872B1 KR 20010037051 A KR20010037051 A KR 20010037051A KR 100429872 B1 KR100429872 B1 KR 100429872B1
Authority
KR
South Korea
Prior art keywords
refresh
address
bank
semiconductor memory
command
Prior art date
Application number
KR10-2001-0037051A
Other languages
English (en)
Other versions
KR20030001710A (ko
Inventor
경계현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0037051A priority Critical patent/KR100429872B1/ko
Priority to US10/151,877 priority patent/US6570803B2/en
Priority to JP2002188180A priority patent/JP3881289B2/ja
Publication of KR20030001710A publication Critical patent/KR20030001710A/ko
Application granted granted Critical
Publication of KR100429872B1 publication Critical patent/KR100429872B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템 및 상기 반도체 메모리 장치의 리프레쉬 방법이 개시된다. 상기 과제를 이루기 위해, 본 발명에 따른 반도체 메모리 시스템은, 각각은, 다수개의 뱅크들로 이루어지며, 리프레쉬 명령에 응답하여 다음에 리프레쉬될 뱅크의 어드레스 및 리프레쉬될 워드라인의 어드레스를 제1리프레쉬 뱅크 어드레스 및 리프레쉬 로우 어드레스로서 생성하고, 생성된 제1리프레쉬 뱅크 어드레스 및 리프레쉬 로우 어드레스에 대응하는 뱅크의 워드라인을 리프레쉬하는 다수개의 반도체 메모리 장치들 및 다수개의 반도체 메모리 장치들로 리프레쉬 명령을 발생하고, 리프레쉬 명령에 응답하여 제1리프레쉬 뱅크 어드레스와 같은 어드레스의 제2리프레쉬 뱅크 어드레스를 생성하는 메모리 컨트롤러를 포함하는 것을 특징으로 하고, 메모리 컨트롤러는 뱅크 어드레스를 인가하지 않고 리프레쉬 명령만 인가하여 특정 뱅크를 선택적으로 리프레쉬를 수행하여 메모리 이용 효율을 높일 수 있다.

Description

반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템 및 상기 반도체 메모리 장치의 리프레쉬 방법{Memory system for promoting efficiency of use of semiconductor memory and refresh method of the semiconductor memory}
본 발명은 반도체 메모리 시스템에 관한 것으로, 특히, 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템 및 상기 반도체 메모리 장치의 리프레쉬 방법에 관한 것이다.
다이내믹 랜덤 액세스 메모리 장치(DRAM)는 그 특성상 주기적으로 리프레쉬(refresh)를 실행하여야 하며, 메모리 용량이 커질수록 리프레쉬에 걸리는 시간은 길어지며, 리프레쉬를 수행중일 때, 반도체 메모리 장치는 다른 동작을 수행하지 못한다. 여기서, 리프레쉬에 걸리는 시간이 길어진다는 것은 반도체 메모리 장치가 수행해야 하는 여러 가지 동작중 리프레쉬가 차하는 비중이 커진다는 것이다. 즉, 디램의 동작 실행 가능 시간 중에 리프레쉬가 차지하는 시간의 비중이 커지며, 따라서 메모리의 이용 효율이 떨어지게 된다.
예를 들어, 100MHz로 동작하며, tRFC=70ns이며, 리프레쉬 인터벌이 32ms이고, 페이지 크기가 1KByte인 256Mbit 동기DRAM(SDRAM)의 경우, 전체 실행 가능한 시간중에 리프레쉬 명령이 차지하는 시간의 비중은 다음 수학식 1과 같이 구해질 수 있다. 여기서, tRFC는 리프레쉬시 워드라인을 활성화시키고, 프리챠지시키는데 걸리는 최소시간이다.
또한, 100MHz로 동작하며, tRFC=70ns이며, 리프레쉬 인터벌이 32ms이고, 페이지 크기가 4KByte인 4Gbit SDRAM의 경우, 전체 실행 가능한 시간중에 리프레쉬 명령이 차지하는 시간의 비중은 다음 수학식 2와 같이 구해질 수 있다.
수학식 1 및 2를 참조하면, 반도체 메모리 장치의 메모리 용량이 커질수록 리프레쉬에 할당되는 시간이 길어짐을 알 수 있다.
또한, 현재의 SDRAM의 경우 리프레쉬를 위해 모든 뱅크를 프리챠지해야 함으로써, 리프레쉬 전에 액세스되었던 뱅크를 리프레쉬 후에 다시 액세스하기 위해서는 tRFC+tRAC 만큼의 지연시간이 반드시 필요하게 된다. 여기서, tRAC(access time from row active command)는 로우 액티브 커맨드가 발생한 후 해당 워드라인의 메모리셀이 액세스되는 데 걸리는 시간이다.
이처럼, 리프레쉬에 할당되는 시간이 길어지는 문제점을 해결하기 위해 여러개의 뱅크들로 구성된 SDRAM에서 특정 뱅크를 리프레쉬하는 동안 다른 뱅크에 대해서는 동작을 가능하게 하는 방법이 있을 수 있다. 그러나, 이처럼 특정 뱅크를 선택적으로 리프레쉬하기 위해서는 리프레쉬 명령을 인가시 리프레쉬하고자 하는 뱅크 어드레스를 함께 인가해야 한다. 즉, 리프레쉬 명령에 뱅크의 어드레스를 지시하는 어드레스 필드가 정의되어야 함으로써 명령의 비트 효율성이 떨어진다.
본 발명이 이루고자 하는 기술적 과제는 별도의 뱅크 어드레스를 주지 않고도 각 뱅크를 선택적으로 리프레쉬하며, 선택된 뱅크가 리프레쉬를 수행중일 때, 리프레쉬를 수행하지 않는 다른 뱅크들을 액세스하는 것이 가능하도록 하는 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 메모리 시스템에서 상기 반도체 메모리 장치의 리프레쉬 방법을 제공하는 데 있다.
도 1은 본 발명에 따른 반도체 메모리의 이용 효율을 높이는 메모리 시스템을 개략적으로 나타내는 블록도이다.
도 2는 도 1에 도시된 장치에서 수행되는 셀프 리프레쉬 방법의 일실시예를 나타내는 흐름도이다.
도 3은 도 1에 도시된 반도체 메모리 장치(12)가 셀프 리프레쉬 모드 전후에 리프레쉬 뱅크 어드레스의 발생을 설명하기 위한 도면이다.
도 4는 메모리 컨트롤러(20)와 다수개의 반도체 메모리 모듈들(22,24)들이 메모리 버스(26)를 통해 연결되어 있는 본 발명에 따른 메모리 시스템을 개략적으로 나타내는 블록도이다.
상기 과제를 이루기 위해, 본 발명에 따른 반도체 메모리 시스템은, 각각은, 다수개의 뱅크들로 이루어지며, 리프레쉬 명령에 응답하여 다음에 리프레쉬될 뱅크의 어드레스 및 리프레쉬될 워드라인의 어드레스를 제1리프레쉬 뱅크 어드레스 및 리프레쉬 로우 어드레스로서 생성하고, 생성된 제1리프레쉬 뱅크 어드레스 및 리프레쉬 로우 어드레스에 대응하는 뱅크의 워드라인을 리프레쉬하는 다수개의 반도체 메모리 장치들 및 다수개의 반도체 메모리 장치들로 리프레쉬 명령을 발생하고, 리프레쉬 명령에 응답하여 제1리프레쉬 뱅크 어드레스와 같은 어드레스의 제2리프레쉬 뱅크 어드레스를 생성하는 메모리 컨트롤러를 포함하여 구성된다.
상기 다른 과제를 이루기 위해, 각각은 다수개의 뱅크들을 구비하는 다수개의 반도체 메모리 장치들과 반도체 메모리 장치들을 제어하는 메모리 컨트롤러를 구비하는 반도체 메모리 장치에서, 반도체 메모리 장치의 본 발명에 따른 리프레쉬 방법은 메모리 컨트롤러로부터 리프레쉬 명령이 발생되면 리프레쉬하고자 하는 뱅크의 어드레스를 상기 메모리 컨트롤러는 제1리프레쉬 뱅크 어드레스로서, 반도체 메모리 장치는 제2리프레쉬 뱅크 어드레스로서 각각 생성하는 (a)단계 및 반도체 메모리 장치는 제2리프레쉬 뱅크 어드레스에 해당되는 뱅크를 리프레쉬하는 (b)단계로 이루어진다.
상기 다른 과제를 이루기 위해, 각각은 다수개의 뱅크들을 구비하는 다수개의 반도체 메모리 장치들과 반도체 메모리 장치들을 제어하는 메모리 컨트롤러를 구비하고, 상기 메모리 컨트롤러와 상기 반도체 메모리 장치들 각각은 메모리 컨트롤러에서 발생되는 리프레쉬 명령에 응답하여 리프레쉬하고자 하는 뱅크의 어드레스를 나타내는 리프레쉬 뱅크 어드레스를 생성하는 메모리 시스템에서, 반도체 메모리 장치의 본 발명에 따른 리프레쉬 방법은 다수개의 반도체 메모리 장치들 각각은 리프레쉬 뱅크 어드레스와 리프레쉬하고자 하는 리프레쉬 로우 어드레스에 해당하는 뱅크의 워드라인을 리프레쉬하는 (a)단계, 최종 어드레스에 해당되는 뱅크가 리프레쉬되었는가를 판단하는 (b)단계, (b)단계에서 최종 어드레스의 뱅크가 아직 리프레쉬되지 않았다면, 메모리 컨트롤러와 반도체 메모리 장치들 각각은 리프레쉬 명령에 응답하여 다음에 리프레쉬할 리프레쉬 뱅크 어드레스를 생성하고 (a)단계로 진행하는 (c)단계, (b)단계에서 최종 어드레스의 뱅크가 리프레쉬되었다면, 최종 로우 어드레스가 리프레쉬되었는가를 판단하는 (d)단계, (d)단계에서 최종 로우 어드레스가 리프레쉬되지 않았다면, 리프레쉬 명령에 응답하여 리프레쉬 뱅크 어드레스를 초기 어드레스로 초기화하고 (a)단계로 진행하는 (e)단계 및 (d)단계에서 최종 로우 어드레스가 리프레쉬되었다고 판단되면, 리프레쉬 명령에 응답하여 리프레쉬 뱅크 어드레스를 초기 어드레스로, 리프레쉬 로우 어드레스를 초기 로우 어드레스로 초기화하고 (a)단계로 진행하는 (f)단계로 이루어진다.
이하, 본 발명에 따른 반도체 메모리의 이용 효율을 높이는 메모리 시스템 및 상기 반도체 메모리의 리프레쉬 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 따른 반도체 메모리의 이용 효율을 높이는 메모리 시스템을 개략적으로 나타내는 블록도이다.
먼저, 도 1에 도시된 반도체 메모리 시스템은 메모리 컨트롤러(10)와 다수개의 반도체 메모리 장치들(12,14)들이 메모리 버스(16)를 통해 연결되어 있다. 그리고, 도시되지는 않았지만, 반도체 메모리 장치들(12,14) 각각의 메모리 영역은 n개의 뱅크들(뱅크1~뱅크n)로 이루어진다. 설명의 편의를 위해, 뱅크1은 최소 뱅크 어드레스에 의해 액세스되고, 뱅크n은 최대 뱅크 어드레스에 의해 액세스된다고 가정한다.
메모리 컨트롤러(10)는 메모리 버스(16)를 통해 반도체 메모리 장치들(12,14)로 제어 명령들을 인가하여 메모리 버스(16)에 연결된 반도체 메모리 장치들(12,14)의 동작을 제어한다. 메모리 컨트롤러(10)는 반도체 메모리 장치들(12,14)의 동작을 제어하는 명령들 중, 리프레쉬 명령을 주기적으로 인가하여 반도체 메모리 장치들(12,14)을 리프레쉬시킨다. 메모리 컨트롤러(10)는 리프레쉬 명령에 응답하여, 반도체 메모리 장치에서 다음에 리프레쉬될 뱅크 어드레스를 제1리프레쉬 뱅크 어드레스(BANK_ADD1)로서 내부적으로 생성한다. 메모리 컨트롤러(10)는 제1리프레쉬 뱅크 어드레스(BANK_ADD1)를 참조하여 반도체 메모리 장치에서 다음에 리프레쉬를 수행할 뱅크의 어드레스를 알 수 있으며, 리프레쉬를 수행하지 않는 뱅크들로 리프레쉬 이외의 동작 제어를 위한 명령을 인가할 수 있다. 한편, 제1리프레쉬 뱅크 어드레스(BANK_ADD1)는 리프레쉬 명령에 응답하여 시작 어드레스부터 최종 어드레스까지 소정의 순서로 순차적으로 발생된다. 여기서, 시작 어드레스 및 최종 어드레스는 뱅크들을 리프레쉬하는 순서에 따라 결정된다. 예컨대, 최소 뱅크 어드레스부터 최대 뱅크 어드레스까지 순차적으로 리프레쉬시킬경우, 시작 어드레스는 최소 뱅크 어드레스가되고, 최종 어드레스는 최대 뱅크 어드레스가 된다.
또한, 메모리 컨트롤러(10)는 메모리 시스템이 파워 온될 때 또는 셀프 리프레쉬 종료 명령에 응답하여 제1리셋 신호(RST1)를 발생하며, 제1리프레쉬 뱅크 어드레스(BANK_ADD1)는 제1리셋 신호(RST1)에 응답하여 시작 어드레스로 초기화된다. 바람직하게는, 메모리 컨트롤러(10)는 제1제어부(30) 및 제1뱅크 어드레스 발생부(32)를 포함하여 구성된다.
제1제어부(30)는 제1뱅크 어드레스 발생부(32)를 초기화하기 위한 제1리셋 신호(RST1)를 발생한다. 제1제어부(30)는 반도체 메모리 시스템이 파워 온될 때 또는 셀프 리프레쉬 종료 명령을 발생할 때 제1리셋 신호(RST1)를 발생한다. 그리고, 제1제어부(30)는 리프레쉬 명령에 응답하여 인에이블되는 제1카운트 신호(CNT1)를 제1뱅크 어드레스 발생부(32)로 발생한다. 또한, 제1제어부(30)는 제1뱅크 어드레스 발생부(32)로부터 제1리프레쉬 뱅크 어드레스(BANK_ADD1)를 제공받는다. 제1제어부(30)는 제1리프레쉬 뱅크 어드레스(BANK_ADD1)를 통해 반도체 메모리 장치들(12,14)에서 다음에 리프레쉬가 수행될 뱅크가 어떤 뱅크인지 알 수있다. 따라서, 제1제어부(30)는 반도체 메모리 장치들(12,14)에서 리프레쉬가 수행되지 않는 뱅크들로 리프레쉬 이외의 동작 제어를 위한 명령을 인가할 수 있다.
제1뱅크 어드레스 발생부(32)는 제1카운트 신호(CNT1)에 응답하여, 시작 어드레스부터 최종 어드레스까지 반복적으로 제1리프레쉬 뱅크 어드레스(BANK_ADD1)를 발생한다. 또한, 제1뱅크 어드레스 발생부(32)는 제1리셋 신호(RST1)에 응답하여 시작 어드레스로 초기화된다. 예컨대, 제1뱅크 어드레스 발생부(32)가 제1카운트 신호(CNT1)에 응답하여 상향되는 제1리프레쉬 뱅크 어드레스(BANK_ADD1)를 발생한다면, 제1리프레쉬 뱅크 어드레스(BANK_ADD1)는 제1카운터 신호(CNT1)에 응답하여 뱅크1, 뱅크2, 뱅크3, ..., 뱅크n, 뱅크1, 뱅크2, ...을 가리키는 어드레스를 순차적으로 발생한다.
계속해서, 반도체 메모리 장치들(12,14) 각각은 전술된 바와 같이 n개의 뱅크들로 이루어지며, 메모리 컨트롤러(10)로부터 인가되는 명령에 따라 동작이 제어된다. 반도체 메모리 장치들(12,14) 각각은 메모리 컨트롤러(10)로부터 리프레쉬 명령이 인가되면, 리프레쉬 명령에 응답하여 리프레쉬를 수행할 제2리프레쉬 뱅크 어드레스를 내부적으로 발생한다. 이 때, 반도체 메모리 장치들(12,14)은 메모리 컨트롤러(10)에 동기되어 제2리프레쉬 뱅크 어드레스(BANK_ADD2)를 생성하므로, 제2리프레쉬 뱅크 어드레스(BANK_ADD2)는 제1리프레쉬 뱅크 어드레스(BANK_ADD1)와 동일한 값을 가지게 된다.
한편, 반도체 메모리 장치들(12,14)은 메모리 컨트롤러(10)로부터 발생되는 제1리셋 신호(RST1)에 응답하여 제2리프레쉬 뱅크 어드레스(BANK_ADD2)를 시작 어드레스로 초기화한다. 또한, 반도체 메모리 장치들(12,14) 각각에서 생성되는 제2리프레쉬 뱅크 어드레스가 최종 어드레스이면 리프레쉬를 수행할 로우 어드레스를 리프레쉬 로우 어드레스로서 생성한다. 리프레쉬 로우 어드레스는 제2리프레쉬 뱅크 어드레스(BANK_ADD2)가 최종 어드레스에 도달됨에 응답하여, 시작 로우 어드레스부터 최종 로우 어드레스까지 소정의 순서로 순차적으로 발생된다. 여기서, 시작로우 어드레스 및 최종 로우 어드레스는 워드라인을 리프레쉬하고자 하는 순서에 따라 결정된다. 예컨대, 리프레쉬 로우 어드레스(ROW_ADD)를 시작 로우 어드레스부터 순차적으로 상향시킬 경우, 시작 로우 어드레스는 최소 로우 어드레스가되고, 최종 로우 어드레스는 최대 로우 어드레스가 된다.
반도체 메모리 장치들(12,14)은 제2리프레쉬 뱅크 어드레스(BANK_ADD2)에 해당되는 뱅크에서 리프레쉬 로우 어드레스(ROW_ADD)에 해당되는 워드라인을 리프레쉬한다. 리프레쉬를 수행하지 않는 다른 뱅크들은 메모리 컨트롤러(10)의 제어에 따라 다른 동작을 수행할 수 있다. 바람직하게는, 반도체 메모리 장치들(12,14) 각각은 제2제어부(40), 로우 어드레스 발생부(42) 및 제2뱅크 어드레스 발생부(44)를 포함하여 구성된다. 이하, 설명의 편의를 위해 반도체 메모리 장치(12)의 구성 및 동작을 설명하며, 나머지 반도체 메모리 장치들의 구성 및 동작은 반도체 메모리 장치(12)의 구성과 동일하므로, 그 상세한 설명을 생략한다.
제2제어부(40)는 메모리 컨트롤러(10)로부터 인가되는 리프레쉬 명령에 응답하여 인에이블되는 제2카운트 신호(CNT2)를 생성하여 제2뱅크 어드레스 발생부(44)로 출력한다. 그리고, 제2뱅크 어드레스 발생부(44) 및 로우 어드레스 발생부(42)에서 발생되는 제2리프레쉬 뱅크 어드레스(BANK_ADD2) 및 리프레쉬 로우 어드레스(ROW_ADD)에 대응하는 뱅크의 워드라인의 리프레쉬를 수행한다. 또한, 제2제어부(40)는 제2뱅크 어드레스 발생부(44)를 초기화하기 위한 제2리셋 신호(RST2)를 발생한다. 여기서, 제2리셋 신호(RST2)는 반도체 메모리 시스템이 파워 온될 때 또는 메모리 컨트롤러(10)로부터 셀프 리프레쉬 종료 명령이 인가될 때 발생된다.반도체 메모리 장치(12)는 메모리 컨트롤러(10)로부터 셀프 리프레쉬 명령이 인가되면, 소정 주기로 제2카운트 신호(CNT2)를 인에이블시킨다. 한편, 제2제어부(40)는 리프레쉬가 수행되지 않는 다른 뱅크들이 메모리 컨트롤러(10)의 제어에 따라 리프레쉬 이외의 다른 동작을 수행하도록 한다.
제2뱅크 어드레스 발생부(44)는 제2카운트 신호(CNT2)에 응답하여 리프레쉬를 수행할 제2리프레쉬 뱅크 어드레스(BANK_ADD2)를 발생하고, 제2리셋 신호(RST2)에 응답하여 초기값으로 초기화된다. 전술된 바와 같이, 리프레쉬 명령 인가시 발생되는 제2리프레쉬 뱅크 어드레스(BANK_ADD2)는 메모리 컨트롤러(10)에서 내부적으로 발생되는 제1리프레쉬 뱅크 어드레스(BANK_ADD1)와 동일하며, 이를 위해 제2뱅크 어드레스 발생부(44)와 제1뱅크 어드레스 발생부(32)는 그 특성이 동일해야 한다. 또한, 제2뱅크 어드레스 발생부(44)는 최종 어드레스를 발생하고 있으면, 다음에 인에이블되는 제2카운터 신호(CNT2)에 응답하여 초기화되고, 동시에 제3카운트 신호(CNT3)를 로우 어드레스 발생부(42)로 발생한다.
로우 어드레스 발생부(42)는 제3카운트 신호(CNT3)에 응답하여 리프레쉬하고자 하는 로우 어드레스를 리프레쉬 로우 어드레스(ROW_ADD)로서 제2제어부(40)로 발생한다. 예컨대, 로우 어드레스 발생부(42)가 어드레스를 순차적으로 상향시킨다면, 로우 어드레스 발생부(42)는 제3카운터 신호(CNT3)에 응답하여 로우1, 로우2, ..., 로우(N-1), 로우N을 나타내는 리프레쉬 로우 어드레스를 순차적으로 발생한다. 즉, 한 워드라인에 대해 모든 뱅크들을 순차적으로 리프레쉬하며, 따라서 하나의 뱅크가 장시간 리프레쉬에 할당되는 것을 방지할 수 있다.
이상에서와 같이, 메모리 컨트롤러(10)가 반도체 메모리 장치들(12,14)로 리프레쉬 명령을 인가할 때, 메모리 컨트롤러(10) 및 반도체 메모리 장치들(12,14)은 동기되어 리프레쉬를 수행하고자 하는 리프레쉬 뱅크 어드레스를 각각 생성한다. 즉, 메모리 컨트롤러(10)는 반도체 메모리 장치들(12,14)의 특정 뱅크를 리프레쉬하기 위해 뱅크 어드레스를 인가하지 않고 리프레쉬 명령만 인가하여도, 메모리 컨트롤러(10)에서 내부적으로 생성되는 제1리프레쉬 뱅크 어드레스를 통해 반도체 메모리 장치들(12,14)에서 어떤 뱅크가 리프레쉬되는가를 알 수 있다. 따라서,메모리 컨트롤러(10)는 제1리프레쉬 뱅크 어드레스를 참조하여 리프레쉬를 수행하지 않는 다른 뱅크 어드레스들을 액세스하여 리프레쉬 이외의 다른 동작을 제어할 수 있다. 결국, 반도체 메모리 장치들(12,14) 각각은 메모리 컨트롤러(10)의 제어에 의해 리프레쉬와 리프레쉬 이외의 다른 동작을 동시에 수행할 수 있어, 메모리 이용 효율을 높일 수 있게된다.
한편, 도 1을 참조하여, 메모리 컨트롤러(10)가 셀프 리프레쉬 명령을 인가하면 반도체 메모리 장치들(12,14)은 셀프 리프레쉬 모드로 동작한다. 그러다, 메모리 컨트롤러(10)가 셀프 리프레쉬 종료 명령을 인가하면, 반도체 메모리 장치들(12,14)은 셀프 리프레쉬 모드에서 벗어나게 된다. 이처럼, 반도체 메모리 장치(12)가 셀프 리프레쉬 모드로 동작하는 동안 제1제어부(30)는 리프레쉬 명령을 발생하지 않는다. 따라서, 반도체 메모리 장치(12)가 셀프 리프레쉬 모드인 동안 제1카운트 신호(CNT1)는 인에이블되지 않으며, 결국 제1뱅크 어드레스 발생부(32)는 셀프 리프레쉬 명령이 발생되기 전의 어드레스값을 그대로 유지하게 된다.
반면, 반도체 메모리 장치(12)의 제2제어부(40)는 셀프 리프레쉬 명령에 응답하여 소정 주기를 갖고 인에이블되는 제2카운트 신호(CNT2)를 발생한다. 즉, 제2뱅크 어드레스 발생부(44)는 셀프 리프레쉬 모드에서도 제2카운트 신호(CNT2)에 응답하여 계속적으로 제2리프레쉬 뱅크 어드레스(BANK_ADD2)를 발생하며 셀프 리프레쉬를 수행한다.
도 2는 도 1에 도시된 장치에서 수행되는 셀프 리프레쉬 방법의 일실시예를 나타내는 흐름도이다. 셀프 리프레쉬는 메모리 컨트롤러(10)에서 발생되는 셀프 리프레쉬 명령에 응답하여 반도체 메모리 장치들(12,14)은 셀프 리프레쉬 모드로 동작하며, 셀프 리프레쉬 종료 명령에 응답하여 반도체 메모리 장치들(12,14)은 셀프 리프레쉬를 종료한다.
이제, 도 1 및 도 2를 참조하여 도 1에 도시된 장치의 셀프 리프레쉬 동작을 상세히 설명한다. 먼저, 반도체 메모리 장치들(12,14)은 메모리 컨트롤러(10)로부터 셀프 리프레쉬 명령이 인가되었는가를 계속적으로 판단한다(제150단계).
제150단계에서, 메모리 컨트롤러(10)의 제1제어부(30)에서 셀프 리프레쉬 명령이 발생되면, 반도체 메모리 장치(12,14)들 각각은 제2리프레쉬 뱅크 어드레스(BANK_ADD2)와 리프레쉬 로우 어드레스(ROW_ADD)가 지시하는 뱅크의 워드라인을 리프레쉬한다(제155단계).
제155단계 후에, 메모리 컨트롤러(10)로부터 셀프 리프레쉬 종료 명령이 인가되었는가를 판단하여(제160단계), 셀프 리프레쉬 종료 명령이 인가되면 메모리 컨트롤러(10)는 제1리셋 신호(RST1)를 발생하여 제1 및 제2뱅크 어드레스발생부(32,44)를 초기화하고(제190단계), 셀프 리프레쉬 동작을 종료한다.
제160단계에서 셀프 리프레쉬 종료 명령이 인가되지 않았다면, 반도체 메모리 장치(12)는 최종 어드레스에 해당되는 뱅크가 리프레쉬되었는가를 판단한다(제165단계). 제165단계에서, 최종 어드레스에 해당되는 뱅크가 아직 리프레쉬되지 않았다면 소정 주기로 인에이블되는 제2카운트 신호(CNT2)에 응답하여 다음에 리프레쉬될 제2리프레쉬 뱅크 어드레스(BANK_ADD2)를 생성한다(제170단계). 반면, 제165단계에서 최종 어드레스에 해당되는 뱅크가 리프레쉬되었다면, 제2뱅크 어드레스 발생부(44)는 최종 로우 어드레스가 리프레쉬되었는가를 판단한다(제175단계).
제175단계에서, 최종 로우 어드레스가 리프레쉬되지 않았다면 제2뱅크 어드레스 발생부(44)는 리셋됨과 동시에 제3카운트 신호(CNT3)를 발생하고, 로우 어드레스 발생부(42)는 제3카운트 신호(CNT3)에 응답하여 리프레쉬를 수행할 리프레쉬 로우 어드레스를 생성한다(제180단계). 반면, 제175단계에서 최종 로우 어드레스가 리프레쉬되었다면 제2뱅크 어드레스 발생부(44)와 로우 어드레스 발생부(42)는 각각 초기화되어 초기 어드레스 및 초기 로우 어드레스를 각각 발생하고 제155단계로 진행한다(제185단계).
도 3은 도 1에 도시된 반도체 메모리 장치(12)가 셀프 리프레쉬 모드 전후에 제1 및 제2뱅크 어드레스 발생부(32,44)의 동작을 설명하기 위한 도면이다. 도 3을 참조하여, 제1 및 제3구간(T1,T3)은 리프레쉬 명령에 응답하여 리프레쉬를 수행하는 구간이고, 제2구간(T2)은 셀프 리프레쉬 명령에 응답하여 셀프 리프레쉬를 수행하는 구간이다.
도 1 및 도 3을 참조하여, 제1구간(T1)의 리프레쉬 구간에서는 제1 및 제2뱅크 어드레스 발생부(32,44)는 서로 동기되어 동작하며, 따라서, 도 3에 도시된 바와 같이 제1 및 제2리프레쉬 뱅크 어드레스(BANK_ADD1,BANK_ADD2)는 모두 뱅크4의 어드레스를 나타낸다. 그러나, 메모리 컨트롤러(10)로부터 셀프 리프레쉬 명령이 발생되면, 반도체 메모리 장치(12)는 셀프 리프레쉬 모드로 된다. 이처럼, 반도체 메모리 장치(12)가 셀프 리프레쉬 모드인 제2구간(T2)에서는 리프레쉬 명령이 발생되지 않으므로, 제1뱅크 어드레스 발생부(32)는 셀프 리프레쉬 명령이 인가되기 전의 제1리프레쉬 뱅크 어드레스를 그대로 유지한다. 반면, 제2뱅크 어드레스 발생부(44)는 제2제어부(40)에서 소정 주기로 발생되는 제2카운터 신호(CNT2)에 응답하여 제2리프레쉬 뱅크 어드레스를 계속 발생한다. 그러다, 메모리 컨트롤러(10)에서 셀프 리프레쉬 종료 명령이 발생되면 메모리 컨트롤러(10) 및 반도체 메모리 장치(12)는 셀프 리프레쉬 종료 명령에 응답하여 제1 및 제2리셋 신호(RST1,RST2)를 발생하여 제1 및 제2뱅크 어드레스 발생부(32,44)를 초기화시킨다. 도 4에 도시된 바와 같이, 셀프 리프레쉬 모드에서 벗어난 제3구간에서 제1 및 제2뱅크 어드레스 발생부(32,44)는 초기화되어 초기 어드레스(도 3에서는 뱅크0을 초기 어드레스로 함)를 제1 및 제2리프레쉬 뱅크 어드레스(BANK_ADD1,BANK_ADD2)로서 발생한다.
즉, 반도체 메모리 장치(12)가 셀프 리프레쉬 모드로 동작하는 동안 제1 및 제2뱅크 어드레스 카운터(32,44)는 동기되지 않고 서로 다른 리프레쉬 뱅크 어드레스를 발생한다. 그러다, 셀프 리프레쉬 모드를 벗어나면 제1 및 제2뱅크 어드레스발생부(32,44)를 동시에 리셋시킴으로써, 수동 리프레쉬 모드에서 제1 및 제2뱅크 어드레스 발생부(32,44)를 동기시킬 수 있다.
한편, 이상에서는 제1 및 제2리프레쉬 뱅크 어드레스(BANK_ADD1,BANK_ADD2)는 하나의 뱅크와 액세스되는 것으로 설명하였으나, 둘 이상의 뱅크들이 액세스될 수 있다. 즉, 다수개의 뱅크를 소정의 그룹으로 나눌 수 있으며, 이 때, 제1 및 제2리프레쉬 뱅크 어드레스(BANK_ADD1, BANK_ADD2)는 각 그룹을 액세스하기 위한 어드레스이며, 액세스된 그룹을 이루는 다수개의 뱅크들이 동시에 액세스되어 리프레쉬된다.
도 4는 메모리 컨트롤러(20)와 다수개의 반도체 메모리 모듈들(22,24)들이 메모리 버스(26)를 통해 연결되어 있는 본 발명에 따른 메모리 시스템을 개략적으로 나타내는 블록도이다. 여기서, 메모리 모듈들(22,24)은 다수개의 반도체 메모리 장치들을 포함하여 구성되며, 반도체 메모리 장치들 각각은 도 1에 도시된 반도체 메모리 장치(12)와 같은 구성을 가지며, 같은 동작을 수행한다. 따라서, 그 상세한 설명을 생략한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야할 것이다.
상술한 바와 같이, 반도체 메모리의 이용 효율을 높이는 본 발명에 따른 메모리 시스템 및 상기 반도체 메모리의 리프레쉬 방법에 따르면, 메모리 컨트롤러(10)는 뱅크 어드레스를 인가하지 않고 리프레쉬 명령만 인가하여 특정 뱅크를 선택적으로 리프레쉬할 수 있으며, 리프레쉬를 수행하지 않는 다른 뱅크들을 액세스하여 리프레쉬 이외의 다른 동작을 제어할 수 있다. 결국, 다수개의 뱅크들을 포함하는 반도체 메모리 장치에서 특정 뱅크가 리프레쉬를 수행하는 동안 리프레쉬를 수행하지 않는 다른 뱅크들은 다른 동작을 수행하도록 제어됨으로써, 메모리 이용 효율이 높아지게 된다.

Claims (15)

  1. 각각은, 다수개의 뱅크들로 이루어지며, 리프레쉬 명령에 응답하여 다음에 리프레쉬될 뱅크의 어드레스 및 리프레쉬될 워드라인의 어드레스를 제1리프레쉬 뱅크 어드레스 및 리프레쉬 로우 어드레스로서 생성하고, 생성된 제1리프레쉬 뱅크 어드레스 및 상기 리프레쉬 로우 어드레스에 대응하는 뱅크의 워드라인을 리프레쉬하는 다수개의 반도체 메모리 장치들; 및
    상기 다수개의 반도체 메모리 장치들로 상기 리프레쉬 명령을 발생하고, 상기 리프레쉬 명령에 응답하여 상기 제1리프레쉬 뱅크 어드레스와 같은 어드레스의 제2리프레쉬 뱅크 어드레스를 생성하는 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는 상기 제2리프레쉬 뱅크 어드레스를 참조하여 리프레쉬를 수행하지 않는 뱅크들의 동작 제어를 위한 명령을 상기 다수개의 반도체 메모리 장치들로 인가하는 것을 특징으로 하는 반도체 메모리 시스템.
  2. 삭제
  3. 제1항에 있어서, 상기 다수개의 반도체 메모리들 각각은
    상기 리프레쉬 명령에 응답하여 상기 제1리프레쉬 뱅크 어드레스를 생성하고, 상기 제1리프레쉬 뱅크 어드레스가 최종 어드레스에 도달되면 상기 리프레쉬 명령에 응답하여 상기 제1리프레쉬 뱅크 어드레스를 초기 어드레스로 초기함과 동시에 상기 리프레쉬 로우 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 시스템.
  4. 제1항에 있어서, 상기 메모리 컨트롤러는,
    제1카운트 신호에 응답하여 상기 제2리프레쉬 뱅크 어드레스를 발생하는 제1뱅크 어드레스 발생부; 및
    상기 리프레쉬 명령 및 상기 리프레쉬 명령에 응답하여 인에이블되는 상기 제1카운트 신호를 발생하며, 상기 제2리프레쉬 뱅크 어드레스를 참조하여 상기 다수개의 반도체 메모리 장치들로 리프레쉬를 수행하지 않는 뱅크들의 동작 제어를 위한 명령을 인가하는 제1제어부를 포함하는 것을 특징으로 하는 반도체 메모리 시스템.
  5. 제4항에 있어서,
    상기 제1제어부는 상기 반도체 메모리 장치들로 셀프 리프레쉬 명령 및 셀프 리프레쉬 종료 명령을 발생하며, 상기 셀프 리프레쉬 종료 명령에 응답하여 상기 제2리프레쉬 뱅크 어드레스를 초기 어드레스로 초기화하는 제1리셋 신호를 상기 제1뱅크 어드레스 발생부로 발생하고,
    상기 다수개의 메모리 장치들 각각은, 상기 셀프 리프레쉬 명령이 인가되면 소정 주기로 상기 제1리프레쉬 뱅크 어드레스를 발생하고, 상기 제1리셋 신호에 응답하여 상기 제1리프레쉬 뱅크 어드레스를 상기 초기 어드레스로 초기화하는 것을 특징으로 하는 반도체 메모리 시스템.
  6. 제1항에 있어서, 상기 다수개의 반도체 메모리 장치들 각각은,
    제2카운트 신호에 응답하여 상기 제1리프레쉬 뱅크 어드레스를 발생하고, 상기 제2카운트 신호에 응답하여 상기 제1리프레쉬 뱅크 어드레스가 상기 최종 어드레스에서 상기 초기 어드레스로 초기화되면 인에이블되는 제3카운트 신호를 발생하는 제2뱅크 어드레스 발생부;
    상기 제3카운트 신호에 응답하여 상기 리프레쉬 로우 어드레스를 발생하는 로우 어드레스 발생부; 및
    상기 리프레쉬 명령에 응답하여 인에이블되는 상기 제2카운트 신호를 발생하고, 상기 제1리프레쉬 뱅크 어드레스 및 상기 리프레쉬 로우 어드레스에 해당되는 뱅크의 워드라인을 리프레쉬하고, 상기 메모리 컨트롤러로부터 인가되는 명령에 따라 리프레쉬를 수행하지 않는 다른 뱅크들의 동작을 제어하는 제2제어부를 포함하는 것을 특징으로 하는 반도체 메모리 시스템.
  7. 제6항에 있어서,
    상기 제2제어부는 상기 메모리 컨트롤러로부터 인가되는 상기 셀프 리프레쉬 명령에 응답하여 소정의 주기로 상기 제2카운트 신호를 인에이블시키고, 상기 셀프 리프레쉬 종료 명령이 인가되면 상기 제1리프레쉬 로우 어드레스를 상기 초기 어드레스로 초기화시키는 것을 특징으로 하는 반도체 메모리 시스템.
  8. 제1항에 있어서, 상기 다수개의 뱅크들은 둘 이상의 뱅크들로 그룹화하고, 상기 제1 및 제2리프레쉬 뱅크 어드레스는 상기 그룹의 뱅크들을 액세스하기 위한 어드레스인 것을 특징으로 하는 반도체 메모리 시스템.
  9. 각각은 다수개의 뱅크들을 구비하는 다수개의 반도체 메모리 장치들과 상기 반도체 메모리 장치들을 제어하는 메모리 컨트롤러를 구비하는 반도체 메모리 장치에서, 상기 반도체 메모리 장치의 리프레쉬 방법에 있어서,
    (a)상기 메모리 컨트롤러로부터 리프레쉬 명령이 발생되면 리프레쉬하고자 하는 뱅크의 어드레스를 상기 메모리 컨트롤러는 제1리프레쉬 뱅크 어드레스로서,상기 반도체 메모리 장치는 제2리프레쉬 뱅크 어드레스로서 각각 생성하는 단계; 및
    (b)상기 반도체 메모리 장치는 상기 제2리프레쉬 뱅크 어드레스에 해당되는 뱅크를 리프레쉬하는 단계로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 방법.
  10. 제9항에 있어서,
    상기 메모리 컨트롤러는 상기 제1리프레쉬 뱅크 어드레스를 참조하여, 리프레쉬를 수행하지 않는 뱅크의 동작 제어 명령을 상기 반도체 메모리 장치로 인가하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 방법.
  11. 제9항에 있어서, 상기 메모리 컨트롤러가 상기 반도체 메모리 장치들로 셀프 리프레쉬 명령을 인가하면, 상기 반도체 메모리 장치들은 상기 리프레쉬 뱅크 어드레스를 소정 주기로 생성하는 단계; 및
    상기 메모리 컨트롤러가 상기 반도체 메모리 장치들로 셀프 리프레쉬 종료 명령을 인가하면, 상기 메모리 컨트롤러는 상기 제1리프레쉬 뱅크 어드레스를 상기 반도체 메모리 장치들은 상기 제2리프레쉬 뱅크 어드레스를 각각 초기화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 방법.
  12. 각각은 다수개의 뱅크들을 구비하는 다수개의 반도체 메모리 장치들과 상기반도체 메모리 장치들을 제어하는 메모리 컨트롤러를 구비하고, 상기 메모리 컨트롤러와 상기 반도체 메모리 장치들 각각은 상기 메모리 컨트롤러에서 발생되는 리프레쉬 명령에 응답하여 리프레쉬하고자 하는 뱅크의 어드레스를 나타내는 리프레쉬 뱅크 어드레스를 생성하는 메모리 시스템에서, 상기 반도체 메모리 장치의 리프레쉬 방법에 있어서,
    (a)상기 다수개의 반도체 메모리 장치들 각각은 상기 리프레쉬 뱅크 어드레스와 리프레쉬하고자 하는 리프레쉬 로우 어드레스에 해당하는 뱅크의 워드라인을 리프레쉬하는 단계;
    (b)최종 어드레스에 해당되는 뱅크가 리프레쉬되었는가를 판단하는 단계;
    (c)상기 (b)단계에서 상기 최종 어드레스의 뱅크가 아직 리프레쉬되지 않았다면, 상기 메모리 컨트롤러와 상기 반도체 메모리 장치들 각각은 상기 리프레쉬 명령에 응답하여 다음에 리프레쉬할 리프레쉬 뱅크 어드레스를 생성하고 상기 (a)단계로 진행하는 단계;
    (d)상기 (b)단계에서 상기 최종 어드레스의 뱅크가 리프레쉬되었다면, 최종 로우 어드레스가 리프레쉬되었는가를 판단하는 단계;
    (e)상기 (d)단계에서 상기 최종 로우 어드레스가 리프레쉬되지 않았다면, 상기 리프레쉬 명령에 응답하여 상기 리프레쉬 뱅크 어드레스를 상기 초기 어드레스로 초기화하고 상기 (a)단계로 진행하는 단계; 및
    (f)상기 (d)단계에서 상기 최종 로우 어드레스가 리프레쉬되었다고 판단되면, 상기 리프레쉬 명령에 응답하여 상기 리프레쉬 뱅크 어드레스를 상기 초기 어드레스로, 상기 리프레쉬 로우 어드레스를 상기 초기 로우 어드레스로 초기화하고 상기 (a)단계로 진행하는 단계로 이루어지는 것을 특징으로 하는 리프레쉬 방법.
  13. 제12항에 있어서, 상기 (f)단계에서 상기 다수개의 뱅크들은 둘 이상의 뱅크들로 그룹화하되고, 상기 리프레쉬 뱅크 어드레스는 상기 그룹의 뱅크들을 액세스하기 위한 어드레스인 것을 특징으로 하는 리프레쉬 방법.
  14. 제12항에 있어서, 상기 메모리 컨트롤러는 상기 리프레쉬 뱅크 어드레스를 참조하여, 리프레쉬를 수행하지 않는 뱅크의 동작 제어 명령을 상기 반도체 메모리 장치로 인가하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리스레쉬 방법.
  15. 제12항에 있어서,
    (g)상기 메모리 컨트롤러로부터의 셀프 리프레쉬 명령에 따라, 상기 반도체 메모리 장치들 각각은 상기 리프레쉬 뱅크 어드레스와 상기 리프레쉬 로우 어드레스가 나타내는 뱅크의 워드라인을 리프레쉬하는 단계;
    (h)상기 메모리 컨트롤러로부터 상기 셀프 리프레쉬 종료 명령이 인가되었는가를 판단하는 단계;
    (i)상기 (h)단계에서 상기 셀프 리프레쉬 종료 명령이 인가되지 않았다면, 상기 최종 어드레스의 뱅크가 리프레쉬되었는가를 판단하는 단계;
    (j)상기 (i)단계에서 상기 최종 어드레스의 뱅크가 리프레쉬되지 않았다면, 상기 반도체 메모리 장치들 각각은 다음에 셀프 리프레쉬할 어드레스를 상기 리프레쉬 뱅크 어드레스로서 생성하고 상기 (g)단계로 진행하는 단계;
    (k)상기 (i)단계에서 상기 최종 어드레스의 뱅크가 리프레쉬되었다면, 최종 로우 어드레스가 리프레쉬되었는가를 판단하는 단계;
    (l)상기 (k)단계에서 상기 최종 로우 어드레스가 리프레쉬되지 않았다면, 상기 리프레쉬 뱅크 어드레스를 상기 초기 어드레스로 초기화하고, 셀프 리프레쉬할 로우 어드레스를 상기 리프레쉬 로우 어드레스로서 생성하고 상기 (g)단계로 진행하는 단계;
    (m)상기 (k)단계에서 상기 최종 로우 어드레스가 리프레쉬되었다면, 상기 리프레쉬 뱅크 어드레스를 상기 초기 어드레스로, 상기 리프레쉬 로우 어드레스를 상기 초기 로우 어드레스로 초기화하고 상기 (g)단계로 진행하는 단계; 및
    (n)상기 (h)단계에서 상기 셀프 리프레쉬 종료 명령이 발생되었다면, 상기 메모리 컨트롤러와 상기 반도체 메모리 장치들 각각은 상기 리프레쉬 뱅크 어드레스를 상기 초기 뱅크 어드레스로 초기화하는 단계를 더 포함하는 것을 특징으로 하는 리프레쉬 방법.
KR10-2001-0037051A 2001-06-27 2001-06-27 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법 KR100429872B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0037051A KR100429872B1 (ko) 2001-06-27 2001-06-27 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
US10/151,877 US6570803B2 (en) 2001-06-27 2002-05-22 Memory system capable of increasing utilization efficiency of semiconductor memory device and method of refreshing the semiconductor memory device
JP2002188180A JP3881289B2 (ja) 2001-06-27 2002-06-27 半導体メモリ装置の利用効率を高めるメモリシステム及び半導体メモリ装置のリフレッシュ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037051A KR100429872B1 (ko) 2001-06-27 2001-06-27 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법

Publications (2)

Publication Number Publication Date
KR20030001710A KR20030001710A (ko) 2003-01-08
KR100429872B1 true KR100429872B1 (ko) 2004-05-04

Family

ID=19711406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0037051A KR100429872B1 (ko) 2001-06-27 2001-06-27 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법

Country Status (3)

Country Link
US (1) US6570803B2 (ko)
JP (1) JP3881289B2 (ko)
KR (1) KR100429872B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1408510A3 (en) * 2002-05-17 2005-05-18 Matsushita Electric Industrial Co., Ltd. Memory control apparatus, method and program
KR100543914B1 (ko) * 2003-04-30 2006-01-23 주식회사 하이닉스반도체 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US7296134B2 (en) * 2004-02-11 2007-11-13 Infineon Technologies Ag Fast unaligned memory access system and method
US7366819B2 (en) 2004-02-11 2008-04-29 Infineon Technologies Ag Fast unaligned cache access system and method
US7099221B2 (en) * 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
KR20050112973A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 다중 쓰레드 파이프라인 버스 시스템의 메모리 컨트롤러및 메모리 제어 방법
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7230850B2 (en) * 2004-08-31 2007-06-12 Micron Technology, Inc. User configurable commands for flash memory
US7275131B2 (en) * 2004-12-22 2007-09-25 International Business Machines Corporation Cache refresh algorithm and method
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
KR100607334B1 (ko) 2004-12-30 2006-08-01 주식회사 하이닉스반도체 슈도 에스램의 리프레쉬 제어 회로
KR100665901B1 (ko) 2005-03-31 2007-01-11 주식회사 하이닉스반도체 반도체 기억 소자의 개별 뱅크 리프레쉬 회로 및 방법
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US20070086261A1 (en) * 2005-10-17 2007-04-19 Freebern Margaret C Directed auto-refresh for a dynamic random access memory
US7433261B2 (en) 2005-10-17 2008-10-07 Infineon Technologies Ag Directed auto-refresh for a dynamic random access memory
JP4912718B2 (ja) * 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
KR100803005B1 (ko) * 2006-10-26 2008-02-14 삼성전자주식회사 메모리 인터페이싱 방법과 장치
US8024513B2 (en) * 2007-12-04 2011-09-20 International Business Machines Corporation Method and system for implementing dynamic refresh protocols for DRAM based cache
US8108609B2 (en) * 2007-12-04 2012-01-31 International Business Machines Corporation Structure for implementing dynamic refresh protocols for DRAM based cache
KR101190680B1 (ko) 2010-08-30 2012-10-16 에스케이하이닉스 주식회사 리프레시 제어회로 및 그를 이용한 반도체 메모리 장치
KR101993794B1 (ko) 2012-06-14 2019-06-27 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US8874973B2 (en) * 2012-10-26 2014-10-28 Lsi Corporation Methods and structure to assure data integrity in a storage device cache in the presence of intermittent failures of cache memory subsystem
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US10318187B2 (en) * 2016-08-11 2019-06-11 SK Hynix Inc. Memory controller and memory system including the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5447445A (en) * 1977-09-21 1979-04-14 Hitachi Ltd Memory unit
JPH04149892A (ja) * 1990-10-11 1992-05-22 Fujitsu Ltd メモリ制御方法
KR950015374A (ko) * 1993-11-08 1995-06-16 김주용 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH09180442A (ja) * 1995-12-25 1997-07-11 Fujitsu Ltd 揮発性メモリ装置及びそのリフレッシュ方法
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
US5999481A (en) * 1997-08-22 1999-12-07 Micron Technology, Inc. Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals
JP3490887B2 (ja) * 1998-03-05 2004-01-26 シャープ株式会社 同期型半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5447445A (en) * 1977-09-21 1979-04-14 Hitachi Ltd Memory unit
JPH04149892A (ja) * 1990-10-11 1992-05-22 Fujitsu Ltd メモリ制御方法
KR950015374A (ko) * 1993-11-08 1995-06-16 김주용 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
JPH09180442A (ja) * 1995-12-25 1997-07-11 Fujitsu Ltd 揮発性メモリ装置及びそのリフレッシュ方法
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置

Also Published As

Publication number Publication date
KR20030001710A (ko) 2003-01-08
US20030007406A1 (en) 2003-01-09
US6570803B2 (en) 2003-05-27
JP3881289B2 (ja) 2007-02-14
JP2003016782A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
KR100429872B1 (ko) 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
JP6396515B2 (ja) 有向自動リフレッシュ同期
US6587389B2 (en) DRAM refresh command operation
WO1999046775A3 (en) Performing concurrent refresh and current control operations in a memory subsystem
CN108932959B (zh) 针对被干扰行执行照顾操作的存储器装置及其操作方法
US20050268024A1 (en) Memory controller for use in multi-thread pipeline bus system and memory control method
US6518595B2 (en) Semiconductor memory device for reducing power consumption during refresh
JP2003007054A (ja) 半導体記憶装置
CN109767797A (zh) 伪静态随机存取存储器及其刷新的方法
KR100652380B1 (ko) 버퍼를 이용하여 리프레쉬하는 메모리 장치 및 그 방법
KR100809960B1 (ko) 반도체 메모리 장치의 리프레시 회로 및 리프레시 방법
KR100396894B1 (ko) 버스 효율을 향상시키는 메모리 시스템 및 반도체 메모리장치와 상기 반도체 메모리 장치의 리프레쉬 방법
KR102501651B1 (ko) 리프레쉬 제어 장치
US6563756B2 (en) Memory device with reduced refresh noise
KR20110131634A (ko) 뱅크 그룹 리프레쉬 제어장치
KR0184510B1 (ko) 동기식 반도체 메모리의 리프레쉬 제어회로 및 그 제어방법
KR20200032465A (ko) 메모리 및 메모리의 리프레시 동작 방법
KR20160041329A (ko) 반도체 장치
WO2009093548A1 (ja) 半導体記憶装置
KR20020042030A (ko) 리프레쉬 수행시간이 감소될 수 있는 다중 뱅크를구비하는 반도체 메모리 장치 및 리프레쉬 방법
KR100368132B1 (ko) 메모리 어드레싱 방법
KR100282518B1 (ko) 반도체 메모리의 셀프 리프레시 방법
KR20030097025A (ko) 고주파수 동작을 위한 멀티 뱅크 반도체 메모리장치의구동 제어장치 및 그 제어방법
KR100455372B1 (ko) 자동 리프레쉬 수행시간이 감소될 수 있는 싱크로너스 디램
KR20010004653A (ko) 멀티뱅크 리프레쉬장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 14