KR0184510B1 - 동기식 반도체 메모리의 리프레쉬 제어회로 및 그 제어방법 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야 :

동기식 반도체 메모리 장치에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제:

리프레쉬 명령의 인가시간을 줄일 수 있는 리프레쉬 제어회로 및 그 제어방법을 제공함에 있다.

3. 발명의 해결방법의 요지:

행과 열의 매트릭스 형태로 구성되며 다수개의 메모리 셀들을 가지는 복수의 뱅크들을 가지는 동기식 반도체 메모리 장치에서 상기 복수의 뱅크들의 리프레쉬 동작을 제어하기 위한 방법은 상기 뱅크들중 한 뱅크를 리프레쉬하기 위한 리프레쉬 명령을 인가하는 제1과정과, 상기 리프레쉬 명령이 인가된 뱅크를 제외한 다른 뱅크들중 한 뱅크에 상기 리프레쉬 명령을 소정간격을 두고 인가하는 제2과정으로 구성됨을 특징으로 한다.

4. 발명의 중요한 용도:

동기식 반도체 메모리 장치에 적합하게 사용된다.

Description

동기식 반도체 메모리의 리프레쉬 제어회로 및 그 제어방법

제1도는 종래의 기술에 따라 뱅크들의 리프레쉬 동작을 제어하기 위한 블럭도.

제2도는 제1도에 대한 타이밍도.

제3도는 본 발명에 따라 뱅크들이 리프레쉬 동작을 제어하기 위한 블럭도.

제4도는 제3도에 대한 타이밍도.

제5도는 본 발명에 따라 리프레쉬 동작의 종료 및 프리차아지 동작의 활성화를 제어하기 위한 신호를 제공하는 자동 리프레쉬 제어회로의 상세도.

본 발명은 동기식 반도체 메모리 장치(Synchronous DRAM)의 리프레쉬(Refresh)를 제어하는 회로 및 그 제어방법에 관한 것이다.

일반적으로, 동기식 반도체 메모리 장치는 데이터 비트들의 파괴(Destruction)를 방지하기 위해 메모리 셀들에 저장된 데이터 비트들을 주기적으로 리프레쉬한다. 그리고 상기 데이터 비트들은 동기식 반도체 메모리 장치에서 메모리 셀들의 각각에 전기 차아지들(Electric charges)의 형태로 저장되어진다. 이러한 상기 전기 차아지들은 메모리 셀들로부터 누설되는 경향이 있다.

이러한 이유로, 동기식 반도체 메모리 장치는 미리 예정된 시간마다 데이터 비트들을 리프레쉬할 필요가 있다. 또한 다양한 리프레쉬 기술들이 동기식 반도체 메모리 장체에 대해 제안되어지고 있다.

이러한 종래의 리프레쉬 제어방법으로는 동기식 반도체 메모리 장치의 내부에 리프레쉬할 어드레스를 발생하여 주는 내부 카운터가 존재하고 그 내부 카운터에서 발생되는 어드레스 중에서 가장 상위 비트 즉 MSB(Most Significant Bit) 어드레스를 리프레쉬 수행 모드에서는 뱅크를 선택하여 주는 어드레스로 사용하였다. 이러한 상기 어드레스는 리프레쉬 수행모드로 진입하기 위한 제어신호로써, CBR(CAS-Before-RAS) 신호에 의해 발생되는 신호이거나 셀프 리프레쉬 사이클에 의해 발생되는 신호이다. 여기에서 뱅크는 메모리 셀 어레이를 일정 크기의 사이즈로 구분하여 주는 것으로서, 16M 밀도의 메모리라면 뱅크를 통상적으로 2개로 구분하는데 마치 8M 밀도의 메모리가 2개 존재하여 독립적으로 제어가 가능하게 할 수 있는 것이다. 즉, 4K 리프레쉬 수행모드에서는 그 MSB 어드레스가 뱅크를 구분하는 어드레스이므로 하나의 뱅크가 선택이 되고, 하위 어드레스에 따라서 한번의 리프레쉬 사이클에서 하나의 로우씩 리프레쉬를 수행하여 선택된 한 뱅크를 모두 수행하고 나면 상위 어드레스가 변하게 되고 그 어드레스에 따라서 다른 뱅크가 선택이 되고 동일한 방법으로 리프레쉬를 수행하게 된다.

따라서, 전술한 리프레쉬 수행모드에서는 한번의 리프레쉬 사이클에서 tRC(tRAS + tRP : 로우 사이클 시간)만큼의 시간이 필요하게 되며 리프레쉬를 수행하는 시간 동안에는 다른 동작을 할 수가 없다. 즉, 시스템 입장에서 보면 리프레쉬 수행시간이 적을수록 시스템이 사용할 수 있는 시간이 확보됨으로 종래의 리프레쉬 모드에서는 수행능력의 향상을 기대할 수 없게 된다.

따라서, 본 발명의 목적은 리프레쉬 명령의 인가시간을 줄일 수 있는 리프레쉬 제어회로 및 그 제어방법을 제공함에 있다.

본 발명의 다른 목적은 시스템의 효율성을 높일 수 있는 리프레쉬 제어회로 및 그 제어방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 행과 열의 매트릭스 형태로 구성되며 다수개의 메모리 셀들을 가지는 복수의 뱅크들을 가지는 동기식 반도체 메모리 장치에서 상기 복수의 뱅크들의 리프레쉬 동작을 제어하기 위한 방법은 상기 뱅크들중 한 뱅크를 리프레쉬 하기 위한 리프레쉬 명령을 인가하는 제1과정과, 상기 리프레쉬 명령이 인가된 뱅크를 제외한 다른 뱅크들중 한 뱅크에 상기 리프레쉬 명령을 소정 간격을 두고 인가하는 제2과정으로 구성됨을 특징으로 한다.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명한다.

도면들중 동일한 구성요소 및 부분들은 가능한한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

본 발명에서 사용하게 될 리프레쉬 카운터는 상기 어드레스 즉 리프레쉬 명령을입력으로 하여 로우 어드레스 버퍼(뱅트내의 해당 워드라인을 선택하기 위한 회로)를 제어하기 위한 신호를 출력하는 회로이다.

제3도는 본 발명에 따라 뱅크들의 리프레쉬 동작을 제어하기 위해 구성된 블럭도이고, 제4도는 제3도에서 사용되는 주요 클럭들의 타이밍 관계를 나타낸 타이밍도이다.

본 발명에서는 메모리 내부에 내장되어 있는 리프레쉬 카운터(303)의 어드레스 중에 가장 하위 비트 즉 LSB(Least Significant Bit) 어드레스는 리프레쉬 사이클마다 매번 변하게 되는 어드레스이다. LSB 어드레스에 따라서 한 뱅크가 선택되면 리프레쉬를 수행하고 다음 리프레쉬 사이클에서는 나머지 다른 뱅크의 로우가 리프레쉬를 수행하게 된다. 다시 말하면, 종래의 기술에서와 같이 한 뱅크가 선택되면 그 뱅크의 전 메모리 셀을 리프레쉬 수행한 후 다른 뱅크를 수행하는 것과는 달리 한 뱅크가 선택되면 한 로우만 리프레쉬하고 바로 다음 사이클에서는 다른 뱅크의 로우를 리프레쉬하게 된다. 즉, 뱅크를 번갈아 가며 한 로우씩 리프레쉬한다. 이때 리프레쉬 명령 인가시간을 줄여 줄 수가 있다. 이러한 방법은 뱅크의 수에 따라서 2가지의 방법으로 구분할 수가 있다.

첫 번째 방법은 뱅크들(301, 302)이 2개인 경우에 먼저, 두 뱅크들(301, 302)중 한 뱅크에 리프레쉬 명령을 인가한 뒤 그 다음 리프레쉬 명령을 인가하는 시점을 tRRD라 할 수 있고 이는 LSB 어드레스에 의해 서로 다른 뱅크를 선택하기 때문이며, 그 다음의 리프레쉬 명령은 상기 tRC(로우 사이클 시간, 즉 한 뱅크의 여러 로우들중 한 로우를 리프레쉬하기 위해 필요한 시간) - tRRD(첫번째 리프레쉬 명령을 인가한 후 다음 리프레쉬 명령을 인가하기까지의 시간) 이후에 인에이블시키면 된다. 이는 첫 번째 리프레쉬 명령을 인가한 뱅크의 리프레쉬 시간인 tRC가 보장되어야 하기 때문이다.

뱅크가 4개 이상인 메모리 구조(본 발명에서는 도시하고 있지 않음)에 있어서는 매번의 리프레쉬 명령은 rRRD로 인가 가능하다. 이는 뱅크가 4개이므로 첫 번째 뱅크에 주어진 리프레쉬 명령은 4×tRRD 이후에 다시 돌아오게 되므로 tRC를 보장한 이후이기 때문에 상관이 없게 된다. 이때 주어지는 리프레쉬 명령의 디세이블(Disable)은 자동으로 이루어지게 되는데 제5도에서와 같이 구현되어질 수 있다. 이 회로는 LSB 어드레스 CNTi의 하이레벨 또는 로우레벨 상태에 따라서 자연회로(504)에 의한 지연후에 자동펄스를 생성하여 뱅크의 마스터 신호를 디세이블함으로서 리프레쉬 동작을 종료하게 되며, 또한 상기 자동펄스에 의해 로우 프리차아지를 하는 회로이다.

상기 리프레쉬 동작의 종료 및 프리차아지 동작의 활성화를 제어하기 위한 상기 자동펄스를 제공하기 위한 자동 리프레쉬 제어회로에 대하여 구체적으로 살펴보면, 상기 LSB 어드레스 CNTi에 응답하여 펄스를 발생하는 낸드게이트(505) 및 노아게이트(506)와, 상기 낸드게이트(505)의 출력신호에 응답하여 하이레벨의 논리신호를 출력하는 펄스발생기(511)와, 상기 노아게이트(506)의 출력신호에 응답하여 하이레벨의 논리신호를 출력하는 펄스발생기(517)로 구성된다. 그리고 상기 낸드게이트(505)와 노아게이트(506)의 펄스폭은 지연회로(504)에 의해 조정된다. 이러한 지연회로(504)는 통상적으로 홀수개의 인버어터들(501)∼(503)로 구성된다. 상기 펄스발생기(511)는 인버어터들(507)∼(509)과 노아게이트(510)로 구성된다. 그리고 상기 펄스발생기(517)는 인버어터들(512)∼(515)과 낸드게이트(516)로 이루어진다.

상기 리프레쉬 카운터(303)에서 발생되는 상기 LSB 어드레스 CNTi는 제1 및 제2뱅크들(301, 302)을 구분하는 어드레스이다. 그리고 상기 LSB 어드레스 CNTi는 매 리프레쉬 사이클마다 하이레벨 또는 로우레벨로 변하는 어드레스이다. 그리고 지연회로(504)에 의한 지연은 LSB 어드레스 CNTi에 의해 선택된 로우가 tRAS를 보장후 프리차아지 되어야 하므로 필요한 것이며, 자동 펄스 PRFCA, PRFCB는 상기 지연회로(504)에 의한 지연 후에 자동으로 리프레쉬 명령이 인가된 뱅크를 프리차아자 시키기 위한 수단이다. 즉, 상기 LSB 어드레스 CNTi의 하이레벨 또는 로우레벨 상태에 따라 상기 지연회로(504)에 의한 일정 지연시간 뒤에 매번 자동으로 자동 펄스가 발생되어 각 뱅크의 마스터 클릭을 디세이블함으로서 프리차아지할 수 있다.

전술한 바와 같이 본 발명은 순차적으로 리프레쉬를 수행하게 되면 2뱅크 시스템에서는 tRC - tRRD의 시간을 두 로우마다 줄일 수 있으며, 4뱅크 시스팀에서는 매 리프레쉬 명령이 tRRD로 인가 가능하므로 4×tRC - 4×tRRD의 시간 만큼을 줄여줄 수 있다.

상기한 바와 같이 본 발명에 따르면, 리프레쉬 명령의 인가시간을 줄일 수 있는 이점을 가진다. 또한, 본 발명은 시스템의 효율성을 높일 수 있는 이점을 가진다.

상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (8)

1. 행과 열의 매트릭스 형태로 구성되며 다수개의 메모리 셀들을 가지는 복수의 뱅크들을 가지는 동기식 반도체 메모리 장치에서 리프레쉬 동작을 제어하기 위한 방법에 있어서; 상기 뱅크들중 한 뱅크를 리프레쉬하기 위한 리프레쉬 명령을 인가하는 제1과정과, 상기 리프레쉬 명령이 인가된 뱅크를 제외한 다른 뱅크들중 한 뱅크에 상기 리프레쉬 명령을 소정간격을 두고 인가하는 제2과정으로 구성됨을 특징으로 하는 방법.
2. 제1항에 있어서, 상기 제1과정후 상기 제2과정이 반복적으로 행해짐을 특징으로 하는 방법.
3. 제2항에 있어서, 상기 소정간격은 상기 뱅크들내의 여러 행들중 한 행을 리프레쉬하기 위해 필요한 시간에서 상기 리프레쉬 명령을 인가한 후 다음 리프레쉬 명령을 인가하기까지의 시간을 뺀 간격임을 특징으로 하는 방법.
4. 제2항에 있어서, 상기 소정간격은 상기 리프레쉬명령을 인가한 후 다음 리프레쉬 명령을 인가하기 까지의 시간임을 특징으로 하는 방법.
5. 제1항에 있어서, 상기 복수의 뱅크들중 한 뱅크를 선택하는 동작은 최하위 비트의 어드레스 신호에 의해 선택되어짐을 특징으로 하는 방법.
6. 적어도 2개 이상의 뱅크들을 가지는 동기식 반도체 메모리 장치에 있어서; 리프레쉬 속도를 증가시키기 위하여, 인가되는 어드레스의 소정 비트에 응답하여 상기 뱅크들의 한 행 단위를 순차적으로 병렬 제어하는 리프레쉬 명령신호를 제공하는 제어수단을 가짐을 특징으로 하는 리프레쉬 제어회로.
7. 제6항에 있어서, 상기 소정비트는 최하위 비트임을 특징으로 하는 리프레쉬 제어회로.
8. 제6항에 있어서, 상기 제어수단은 상기 소정 비트에 응답하여 각기 제1펄스 및 제2펄스를 출력하는 제1펄스 발생기 및 제2펄스 발생기와, 상기 제1펄스 및 제2펄스에 응답하여 상기 뱅크들을 순차적으로 선택하기 위한 상기 리프레쉬 명령신호를 출력하는 제3펄스 발생기로 구성됨을 특징으로 하는 리프레쉬 제어회로.