JP3719934B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3719934B2 JP3719934B2 JP2000545151A JP2000545151A JP3719934B2 JP 3719934 B2 JP3719934 B2 JP 3719934B2 JP 2000545151 A JP2000545151 A JP 2000545151A JP 2000545151 A JP2000545151 A JP 2000545151A JP 3719934 B2 JP3719934 B2 JP 3719934B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- signal
- sub
- activated
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 description 12
- 101100150004 Schizosaccharomyces pombe (strain 972 / ATCC 24843) spd2 gene Proteins 0.000 description 9
- 101150028119 SPD1 gene Proteins 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 101100078997 Arabidopsis thaliana MWL1 gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 2
- 101710190981 50S ribosomal protein L6 Proteins 0.000 description 1
- 102100021568 B-cell scaffold protein with ankyrin repeats Human genes 0.000 description 1
- 101000575029 Bacillus subtilis (strain 168) 50S ribosomal protein L11 Proteins 0.000 description 1
- 102100035793 CD83 antigen Human genes 0.000 description 1
- 101000971155 Homo sapiens B-cell scaffold protein with ankyrin repeats Proteins 0.000 description 1
- 101000946856 Homo sapiens CD83 antigen Proteins 0.000 description 1
- -1 XSPD2 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
［技術分野］
本発明は、半導体記憶装置に関し、特に階層型ワード線構成を有する半導体記憶装置に関するものである。
【０００１】
［背景技術］
近年の高速・高密度ＤＲＡＭ（dynamic random access memory）では、配線ピッチの緩和のために階層型ワード線構成が採用されている。これは、ワード線を主ワード線と副ワード線との２つの階層で構成したものである。１つの例は、日本国特開平６−１９５９６４号公報（１９９４年７月１５日公開）に開示されたＤＲＡＭである。T. Sugibayashi,et al., "A 30ns 256Mb DRAM with Multi-Divided Array Structure", ISSCC, Digest of Technical Papers, pp50-51, Feb., 1993には、非マルチプレクスのアドレス入力を用いたＤＲＡＭの例が示されている。これらの従来例によれば、共通の主ワード線に関連付けられた複数本の副ワード線のうちの一部のみが活性化される。
【０００２】
しかしながら、従来は、共通の主ワード線に関連付けられた複数本の副ワード線を順次又はランダムに活性化させる場合でも、(1)主ワード線の活性化、(2)副ワード線の活性化、(3)副ワード線の非活性化、(4)主ワード線の非活性化というシーケンスが繰り返されていた。したがって、活性化させる副ワード線を変更するつど主ワード線の選択をやり直す必要があり、ロウアクセスの速度を上げることができなかった。
【０００３】
［発明の開示］
本発明の目的は、階層型ワード線構成を有する半導体記憶装置のロウアクセス速度を向上させることにある。
【０００４】
この目的を達成するため、本発明は、複数バンクの各々に、ある主ワード線を活性化するための第１の手段と、この主ワード線が活性化され続けている間に、この主ワード線に共通に関連付けられた複数本の副ワード線のうちの活性化される副ワード線を変更するための第２の手段とを備えた構成を採用したものである。この構成によれば、共通の主ワード線に関連付けられた複数本の副ワード線を順次又はランダムに活性化させる場合には、主ワード線の選択を固定したまま、活性化させる副ワード線を変更することができるので、従来に比べてロウアクセス速度が向上する。しかも、与えられたコントロールパケットにより各バンク毎の特定のモードが指定されているときに限り上記第２の手段が動作するような構成を採用する。
【０００５】
［発明を実施するための最良の形態］
以下、本発明に係る半導体記憶装置の実施形態について、図面を参照しながら説明する。
【０００６】
図１は、本発明に係るＤＲＡＭチップの構成例を示している。このＤＲＡＭチップは、各々階層型ワード線構成を有する４個のメモリバンク（ＢＡＮＫ０−３）１０，１１，１２，１３に加えて、インターフェイス１４と、モード判定器１５と、主ワードプリデコーダ１６と、副ワードプリデコーダ１７と、コラムプリデコーダ１８とを備えている。インターフェイス１４は、外部クロック（ＣＬＫ）信号に同期してコントロールパケットＰＫＴを入力する。ＰＫＴは、図２に例示するように４ビット（ＰＫＴ０−３）で構成される。この例では、ＣＬＫ信号の４パルス期間に、メモリバンク毎のモード指定を表す４ビットＭ０−３と、ロウアドレスを表す６ビットＲＡ０−５と、コラムアドレスを表す６ビットＣＡ０−５とが、ＰＫＴにより当該ＤＲＡＭチップに入力される。図１に示すように、モード指定Ｍ０−３はモード判定器１５に与えられる。ロウアドレスＲＡ０−５のうちの主ワードアドレスＭＷＡを表す部分は主ワードプリデコーダ１６に、副ワードアドレスＳＷＡを表す部分は副ワードプリデコーダ１７にそれぞれ与えられる。コラムアドレスＣＡ０−５は、コラムプリデコーダ１８に与えられる。モード判定器１５は、Ｍ０−３がいずれのモードを指定しているかを判定し、該判定の結果に応じた制御信号を各回路ブロックへ与える。図１には、メモリバンク毎の主ワード変更イネーブル（ＭＥＮ０−３）信号と、メモリバンク毎の副ワード変更イネーブル（ＳＥＮ０−３）信号と、メモリバンク毎のコラム変更イネーブル（ＣＥＮ０−３）信号とが示されている。主ワードプリデコーダ１６は主ワードプリデコード（ＭＰＤ）信号を、副ワードプリデコーダ１７は副ワードプリデコード（ＳＰＤ）信号を、コラムプリデコーダ１８はコラムプリデコード（ＣＰＤ）信号をＢＡＮＫ０−３の各々へ供給する。なお、図１では、データの入出力経路や、回路ブロック間のタイミング信号及び他の制御信号の表示が省略されている。
【０００７】
図３は、ＢＡＮＫ０の詳細構成を示している。ＢＡＮＫ０は、互いに同一の内部構成を有する複数個のメモリブロックと、主ワードデコーダ２２と、コラムデコーダ２３とを備えている。メモリブロックの実際の個数は例えば８であるが、説明の簡略化のために２個のメモリブロック（ＢＬＫ０，ＢＬＫ１）２０，２１のみが図示されている。ＢＬＫ０は、マトリックス状に配置された複数個のメモリセルＭＣと、複数本の副ワード線と、複数個の副ワード線ドライバと、１本の副ワード選択線Ｓ０と、１個の副ワードデコーダＳＤ０と、１個のセンスアンプドライバＤＲ０と、複数個のセンスアンプと、複数個のコラムスイッチと、複数対のビット線とを備えている。図３では、説明の簡略化のため、２本の副ワード線ＳＷＬ００，ＳＷＬ０１と、２個の副ワード線ドライバＳＷＤ００，ＳＷＤ０１と、２個のセンスアンプＳＡ００，ＳＡ０１と、２個のコラムスイッチＳＷ００，ＳＷ０１と、２対のビット線ＢＬ００，ＢＬ０１のみが示されている。ＳＷＬ００及びＳＷＬ０１は、各々対応する複数個のメモリセルに接続されている。主ワードデコーダ２２は、ＭＥＮ０信号の立ち上がりエッジに応答してＭＰＤ信号をラッチし、かつ該ラッチしたＭＰＤ信号に応じ、複数個の主ワード線ドライバのうちの１個を介して、これに対応する１本の主ワード線を活性化するものである。図３では、説明の簡略化のため、２本の主ワード線ＭＷＬ０，ＭＷＬ１と、２個の主ワード線ドライバＭＷＤ０，ＭＷＤ１のみが示されている。ＳＤ０は、ＳＥＮ０信号の立ち上がりエッジに応答してＳＰＤ信号をラッチし、かつ該ラッチしたＳＰＤ信号に応じて、Ｓ０を活性化するか否かを決定する。ＳＷＤ００は、ＭＷＬ０とＳ０との双方が活性化された場合にＳＷＬ００を活性化する。ＳＷＤ０１は、ＭＷＬ１とＳ０との双方が活性化された場合にＳＷＬ０１を活性化する。ＤＲ０は、ＳＥＮ０信号の立ち上がりエッジに応答してＳＰＤ信号をラッチし、かつ該ラッチしたＳＰＤ信号に応じて、ＳＡ００及びＳＡ０１を動作させるための電圧を供給するか否かを決定する。具体的には、ＢＬＫ０がＳＰＤ信号により指定された場合には、ＳＤ０によりＳ０が、ＤＲ０によりＳＡ００及びＳＡ０１がそれぞれ活性化されるようになっている。ＳＡ００及びＳＡ０１は、各々ＢＬ００及びＢＬ０１を介して、対応する複数個のメモリセルに結合されている。コラムデコーダ２３は、ＣＥＮ０信号の立ち上がりエッジに応答してＣＰＤ信号をラッチし、かつ該ラッチしたＣＰＤ信号に応じて、複数本のコラム選択線のうちの１本を活性化するものである。図３では、説明の簡略化のため、４本のコラム選択線Ｃ００，Ｃ０１，Ｃ１０，Ｃ１１のみが示されている。ＳＷ００はＣ００が活性化された場合にＢＬ００を、ＳＷ０１はＣ０１が活性化された場合にＢＬ０１をそれぞれデータ線対ＤＬに接続する。また、ＢＬＫ１において、ＳＷＬ１０及びＳＷＬ１１は副ワード線を、ＳＷＤ１０及びＳＷＤ１１は副ワード線ドライバを、Ｓ１は副ワード選択線を、ＳＤ１は副ワードデコーダを、ＤＲ１はセンスアンプドライバを、ＳＡ１０及びＳＡ１１はセンスアンプを、ＳＷ１０及びＳＷ１１はコラムスイッチを、ＢＬ１０及びＢＬ１１はビット線対をそれぞれ表している。ＳＷＬ００及びＳＷＬ１０は、共通の主ワード線であるＭＷＬ０に関連付けられている。またＳＷＬ０１及びＳＷＬ１１は、共通の主ワード線であるＭＷＬ１に関連付けられている。なお、ＢＡＮＫ１−３の各々の内部構成も図３と同様である。
【０００８】
図４は、ＢＬＫ０の一部の詳細構成を示している。ＤＲ０は、ＳＥＮ０信号の立ち上がりエッジに応答してＳＰＤ信号を保持するためのラッチ３１と、該ラッチ３１に保持されたＳＰＤ信号をデコードするためのデコード回路３２と、１個のインバータ３３と、１個のＰＭＯＳトランジスタ３４と、２個のＮＭＯＳトランジスタ３５，３６とで構成され、デコード回路３２の出力がＨｉｇｈである場合には、ＳＡ００及びＳＡ０１を動作させるための電圧（ＶＤＤとＶＳＳとの差電圧）を２本の信号線３７，３８の間に供給する。デコード回路３２の出力がＬｏｗならば、ＮＭＯＳトランジスタ３６により信号線３７，３８の電圧がイコライズされる。ＳＡ００は、２個のＰＭＯＳトランジスタ４１，４２と、２個のＮＭＯＳトランジスタ４３，４４とで構成される。ＳＷ００は、２個のＮＭＯＳトランジスタ５１，５２で構成される。
【０００９】
図５は、モード判定器１５で判定される３つのモード指定を示している。ここでは、ＢＡＮＫ０に関するモード指定を説明する。モードＡでは、活性化させる主ワード線、副ワード線及びコラム選択線を変更できるように、ＭＥＮ０信号、ＳＥＮ０信号及びＣＥＮ０信号の各々の立ち上がりエッジが生成される。モードＢでは、主ワード線の選択を固定したまま、活性化させる副ワード線及びコラム選択線を変更できるように、ＭＥＮ０信号の論理レベルが固定されたまま、ＳＥＮ０信号及びＣＥＮ０信号の各々の立ち上がりエッジが生成される。モードＣでは、主ワード線及び副ワード線の選択を固定したまま、活性化させるコラム選択線を変更できるように、ＭＥＮ０信号及びＳＥＮ０信号の論理レベルがいずれも固定されたまま、ＣＥＮ０信号の立ち上がりエッジが生成される。なお、モード判定器１５は、他の特定モードがＭ０−３により指定された場合には、主ワード線、副ワード線及びコラム選択線のいずれをも非活性化するための制御信号を生成する機能をも備えている。このモードが指定された場合には、更にＭＥＮ０信号、ＳＥＮ０信号及びＣＥＮ０信号の各々が立ち下げられる。ただし、主ワード線、副ワード線及びコラム選択線を個別に非活性化するためのモードをそれぞれ設けてもよい。
【００１０】
図６は、ＢＡＮＫ０のデータ読み出しの動作例を示している。以下、図６に例示された４期間の各々における動作を説明する。
【００１１】
第１期間では、モードＡの指定と、ＭＷＬ０及びＢＬＫ０を指定するロウアドレスと、Ｃ００を指定するコラムアドレスとを含んだＰＫＴが入力される。モードＡの指定を受けたモード判定器１５は、ＭＥＮ０信号、ＳＥＮ０信号及びＣＥＮ０信号の各々の立ち上がりエッジを生成する。この結果、ＭＷＬ０に関連付けられた複数本の副ワード線のうちＳＷＬ００のみが活性化され、かつ複数個のセンスアンプドライバのうちＤＲ０のみが動作して、ＳＡ００及びＳＡ０１を含む複数個のセンスアンプが活性化される。そして、Ｃ００の活性化によりＳＷ００が開いて、ＢＬＫ０の中の指定されたメモリセルの記憶データがＤＬ上に読み出される。この間、例えばＳＷＬ１０は活性化されず、またＤＲ１がセンスアンプを動作させるための電圧を供給することもない。
【００１２】
第２の期間では、モードＢの指定と、ＢＬＫ１を指定するロウアドレスと、Ｃ１０を指定するコラムアドレスとを含んだＰＫＴが入力される。モードＢの指定を受けたモード判定器１５は、ＭＥＮ０信号の論理レベルを固定したまま、ＳＥＮ０信号及びＣＥＮ０信号の各々を一旦立ち下げたうえ、ＳＥＮ０信号及びＣＥＮ０信号の各々の立ち上がりエッジを生成する。この結果、ＭＷＬ００の選択が固定されたまま、ＳＷＬ００に代わってＳＷＬ１０が、Ｃ００に代わってＣ１０がそれぞれ活性化されて、ＢＬＫ１の中の指定されたメモリセルの記憶データがＤＬ上に読み出される。
【００１３】
第３の期間では、モードＣの指定と、Ｃ１１を指定するコラムアドレスとを含んだＰＫＴが入力される。モードＣの指定を受けたモード判定器１５は、ＭＥＮ０信号及びＳＥＮ０信号の各々の論理レベルを固定したまま、ＣＥＮ０信号を一旦立ち下げたうえ、ＣＥＮ０信号の立ち上がりエッジを生成する。この結果、ＭＷＬ０及びＳＷＬ１０の各々の選択が固定されたまま、Ｃ１０に代わってＣ１１が活性化されて、ＢＬＫ１の中の指定されたメモリセルの記憶データがＤＬ上に読み出される。
【００１４】
第４の期間では、主ワード線、副ワード線及びコラム選択線のいずれをも非活性化するためのモード指定を含んだＰＫＴが入力される。この結果、ＭＥＮ０信号、ＳＥＮ０信号及びＣＥＮ０信号の各々が立ち下げられ、かつＭＷＬ０、ＳＷＬ１０及びＣ１１の各々が非活性化される。
【００１５】
図７は、図１のＤＲＡＭチップの他の動作例を示している。図７の例によれば、ＰＫＴ内のＭ０−３により、ＢＡＮＫ１にモードＡが、次にＢＡＮＫ２にモードＡが、続いてＢＡＮＫ２にモードＢが、最後にＢＡＮＫ３にモードＡがそれぞれ指定される。図１の構成によれば、複数個のメモリバンクの同時活性化と、メモリバンク毎に独立なモード設定とが可能になっている。
【００１６】
以上説明してきたとおり、上記ＤＲＡＭチップの構成によれば、ある主ワード線が活性化され続けている間に、この主ワード線に共通に関連付けられた複数本の副ワード線のうちの活性化される副ワード線を変更できるようにしたので、従来に比べてロウアクセス速度が向上する。しかも、複数個のメモリブロックのうちの指定された１個のメモリブロックに属する副ワード線とセンスアンプとに限って該副ワード線及びセンスアンプを活性化することとしたので、ＤＲＡＭチップの消費電力が低減される。この消費電力の低減効果は、複数個のメモリバンクが同時に活性化されるＤＲＡＭチップにおいて大いに発揮される。また、モードＢが指定されているときに限り主ワード線の選択を固定したまま活性化させる副ワード線を変更でき、他のモードでは他の動作を選択できるようにしたので、ＤＲＡＭチップの使用上のフレキシビリティが高められる。更に、コントロールパケットを用いてアドレス入力を行うようにしたので、非マルチプレクスアドレス入力の場合に比べてＤＲＡＭパッケージのピン数を低減できる。ただし、本発明は、単一バンク構成を有するＤＲＡＭチップや、コントロールパケットを用いないＤＲＡＭチップにも適用可能である。
【００１７】
なお、上記の例ではロウアドレスの一部が副ワードアドレスを表していたが、コラムアドレスの一部が副ワードアドレスを表すものとしてもよい。各メモリバンクにおいて、複数ビットのバースト読み出しのための構成を採用することもできる。コントロールパケットのビット幅は、上記の例に限らず任意である。コントロールパケットを利用して、リフレッシュ、テスト、パワーダウン等の各種モードを設定することもできる。
【００１８】
さて、上記の例では共通の主ワード線に関連付けられた複数本の副ワード線のうちの１本の副ワード線のみが活性化されることとなっていた。したがって、いわゆるページモードで連続的にアクセスできるメモリセルの個数が、階層型ワード線構成を採用しない場合に比べて極端に少なくなる。つまり、ページ長が短くなる。このページ長を伸ばしたい場合には、少なくとも２本の副ワード線が同時に活性化されるようにすればよい。
【００１９】
図８は、ページ長を伸ばすのに適した、ＢＡＮＫ０内の副ワードデコーダの詳細構成例を示している。図８には、図３中のＳＤ０，ＳＤ１，Ｓ０，Ｓ１に加えて、他の２個の副ワードデコーダＳＤ２，ＳＤ３と、他の２本の副ワード選択線Ｓ２，Ｓ３とが示されている。ただし、ＳＥＮ０信号の立ち上がりエッジに応答してＳＰＤ信号を保持するためのラッチは、その図示が省略されている。ＳＰＤ信号は、図８に示すように、少なくとも６本の信号線ＳＰＤ２，ＸＳＰＤ２，ＳＰＤ１，ＸＳＰＤ１，ＳＰＤ０，ＸＳＰＤ０を介して伝送される。ＳＰＤ２及びＸＳＰＤ２は１組の相補信号線であり、ＳＰＤ１及びＸＳＰＤ１は他の１組の相補信号線であり、ＳＰＤ０及びＸＳＰＤ０は更に他の１組の相補信号線である。ＳＤ０は、ＳＰＤ２，ＳＰＤ１，ＳＰＤ０の各々の論理レベルがＨｉｇｈである場合にＳ０を活性化するように構成されている。ＳＤ１は、ＳＰＤ２，ＳＰＤ１，ＸＳＰＤ０の各々の論理レベルがＨｉｇｈである場合にＳ１を活性化するように構成されている。ＳＤ２は、ＳＰＤ２，ＸＳＰＤ１，ＳＰＤ０の各々の論理レベルがＨｉｇｈである場合にＳ２を活性化するように構成されている。ＳＤ３は、ＳＰＤ２、ＸＳＰＤ１及びＸＳＰＤ０の各々の論理レベルがＨｉｇｈである場合にＳ３を活性化するように構成されている。
【００２０】
図８の構成によれば、通常は、ＳＰＤ２及びＸＳＰＤ２のうちの一方の信号線の論理レベルと、ＳＰＤ１及びＸＳＰＤ１のうちの一方の信号の論理レベルと、ＳＰＤ０及びＸＳＰＤ０のうちの一方の信号線の一方の論理レベルとが各々Ｈｉｇｈに設定される。この場合には、Ｓ０，Ｓ１，Ｓ２，Ｓ３のうちの２本以上の副ワード選択線が同時に活性化されることはない。ページ長が伸びるようにＳ０及びＳ１を同時に活性化するためには、ＳＰＤ２，ＳＰＤ１，ＳＰＤ０，ＸＳＰＤ０の各々の論理レベルがＨｉｇｈに設定される。この場合には、ＢＬＫ０内の１本の副ワード線と、ＢＬＫ１内の１本の副ワード線とが同時に活性化される。これに合わせて、ＤＲ０及びＤＲ１は、各々複数個のセンスアンプを動作させるための電圧を供給する。４本の副ワード線を同時に活性化するためには、ＳＰＤ２，ＳＰＤ１，ＸＳＰＤ１，ＳＰＤ０，ＸＳＰＤ０の各々の論理レベルをＨｉｇｈに設定すればよい。
【００２１】
［産業上の利用の可能性］
本発明によれば、向上したロウアクセス速度を有するＤＲＡＭチップが提供される。ただし、本発明は、階層型ワード線構成を有する限り、ＤＲＡＭ以外の他の半導体記憶装置にも適用可能である。
【図面の簡単な説明】
【図１】本発明に係る半導体記憶装置の構成例を示すブロック図である。
【図２】図１の半導体記憶装置に与えられるコントロールパケットの詳細を示すタイミングチャート図である。
【図３】図１中のメモリバンクの詳細構成を示すブロック図である。
【図４】図３中のセンスアンプドライバ、センスアンプ及びコラムスイッチの詳細構成を示す回路図である。
【図５】図１中のモード判定器で判定される３モードを説明するための図である。
【図６】図１の半導体記憶装置の動作例を示すタイミングチャート図である。
【図７】図１の半導体記憶装置の他の動作例を示すタイミングチャート図である。
【図８】図３中の副ワードデコーダの詳細構成例を示す回路図である。
本発明は、半導体記憶装置に関し、特に階層型ワード線構成を有する半導体記憶装置に関するものである。
【０００１】
［背景技術］
近年の高速・高密度ＤＲＡＭ（dynamic random access memory）では、配線ピッチの緩和のために階層型ワード線構成が採用されている。これは、ワード線を主ワード線と副ワード線との２つの階層で構成したものである。１つの例は、日本国特開平６−１９５９６４号公報（１９９４年７月１５日公開）に開示されたＤＲＡＭである。T. Sugibayashi,et al., "A 30ns 256Mb DRAM with Multi-Divided Array Structure", ISSCC, Digest of Technical Papers, pp50-51, Feb., 1993には、非マルチプレクスのアドレス入力を用いたＤＲＡＭの例が示されている。これらの従来例によれば、共通の主ワード線に関連付けられた複数本の副ワード線のうちの一部のみが活性化される。
【０００２】
しかしながら、従来は、共通の主ワード線に関連付けられた複数本の副ワード線を順次又はランダムに活性化させる場合でも、(1)主ワード線の活性化、(2)副ワード線の活性化、(3)副ワード線の非活性化、(4)主ワード線の非活性化というシーケンスが繰り返されていた。したがって、活性化させる副ワード線を変更するつど主ワード線の選択をやり直す必要があり、ロウアクセスの速度を上げることができなかった。
【０００３】
［発明の開示］
本発明の目的は、階層型ワード線構成を有する半導体記憶装置のロウアクセス速度を向上させることにある。
【０００４】
この目的を達成するため、本発明は、複数バンクの各々に、ある主ワード線を活性化するための第１の手段と、この主ワード線が活性化され続けている間に、この主ワード線に共通に関連付けられた複数本の副ワード線のうちの活性化される副ワード線を変更するための第２の手段とを備えた構成を採用したものである。この構成によれば、共通の主ワード線に関連付けられた複数本の副ワード線を順次又はランダムに活性化させる場合には、主ワード線の選択を固定したまま、活性化させる副ワード線を変更することができるので、従来に比べてロウアクセス速度が向上する。しかも、与えられたコントロールパケットにより各バンク毎の特定のモードが指定されているときに限り上記第２の手段が動作するような構成を採用する。
【０００５】
［発明を実施するための最良の形態］
以下、本発明に係る半導体記憶装置の実施形態について、図面を参照しながら説明する。
【０００６】
図１は、本発明に係るＤＲＡＭチップの構成例を示している。このＤＲＡＭチップは、各々階層型ワード線構成を有する４個のメモリバンク（ＢＡＮＫ０−３）１０，１１，１２，１３に加えて、インターフェイス１４と、モード判定器１５と、主ワードプリデコーダ１６と、副ワードプリデコーダ１７と、コラムプリデコーダ１８とを備えている。インターフェイス１４は、外部クロック（ＣＬＫ）信号に同期してコントロールパケットＰＫＴを入力する。ＰＫＴは、図２に例示するように４ビット（ＰＫＴ０−３）で構成される。この例では、ＣＬＫ信号の４パルス期間に、メモリバンク毎のモード指定を表す４ビットＭ０−３と、ロウアドレスを表す６ビットＲＡ０−５と、コラムアドレスを表す６ビットＣＡ０−５とが、ＰＫＴにより当該ＤＲＡＭチップに入力される。図１に示すように、モード指定Ｍ０−３はモード判定器１５に与えられる。ロウアドレスＲＡ０−５のうちの主ワードアドレスＭＷＡを表す部分は主ワードプリデコーダ１６に、副ワードアドレスＳＷＡを表す部分は副ワードプリデコーダ１７にそれぞれ与えられる。コラムアドレスＣＡ０−５は、コラムプリデコーダ１８に与えられる。モード判定器１５は、Ｍ０−３がいずれのモードを指定しているかを判定し、該判定の結果に応じた制御信号を各回路ブロックへ与える。図１には、メモリバンク毎の主ワード変更イネーブル（ＭＥＮ０−３）信号と、メモリバンク毎の副ワード変更イネーブル（ＳＥＮ０−３）信号と、メモリバンク毎のコラム変更イネーブル（ＣＥＮ０−３）信号とが示されている。主ワードプリデコーダ１６は主ワードプリデコード（ＭＰＤ）信号を、副ワードプリデコーダ１７は副ワードプリデコード（ＳＰＤ）信号を、コラムプリデコーダ１８はコラムプリデコード（ＣＰＤ）信号をＢＡＮＫ０−３の各々へ供給する。なお、図１では、データの入出力経路や、回路ブロック間のタイミング信号及び他の制御信号の表示が省略されている。
【０００７】
図３は、ＢＡＮＫ０の詳細構成を示している。ＢＡＮＫ０は、互いに同一の内部構成を有する複数個のメモリブロックと、主ワードデコーダ２２と、コラムデコーダ２３とを備えている。メモリブロックの実際の個数は例えば８であるが、説明の簡略化のために２個のメモリブロック（ＢＬＫ０，ＢＬＫ１）２０，２１のみが図示されている。ＢＬＫ０は、マトリックス状に配置された複数個のメモリセルＭＣと、複数本の副ワード線と、複数個の副ワード線ドライバと、１本の副ワード選択線Ｓ０と、１個の副ワードデコーダＳＤ０と、１個のセンスアンプドライバＤＲ０と、複数個のセンスアンプと、複数個のコラムスイッチと、複数対のビット線とを備えている。図３では、説明の簡略化のため、２本の副ワード線ＳＷＬ００，ＳＷＬ０１と、２個の副ワード線ドライバＳＷＤ００，ＳＷＤ０１と、２個のセンスアンプＳＡ００，ＳＡ０１と、２個のコラムスイッチＳＷ００，ＳＷ０１と、２対のビット線ＢＬ００，ＢＬ０１のみが示されている。ＳＷＬ００及びＳＷＬ０１は、各々対応する複数個のメモリセルに接続されている。主ワードデコーダ２２は、ＭＥＮ０信号の立ち上がりエッジに応答してＭＰＤ信号をラッチし、かつ該ラッチしたＭＰＤ信号に応じ、複数個の主ワード線ドライバのうちの１個を介して、これに対応する１本の主ワード線を活性化するものである。図３では、説明の簡略化のため、２本の主ワード線ＭＷＬ０，ＭＷＬ１と、２個の主ワード線ドライバＭＷＤ０，ＭＷＤ１のみが示されている。ＳＤ０は、ＳＥＮ０信号の立ち上がりエッジに応答してＳＰＤ信号をラッチし、かつ該ラッチしたＳＰＤ信号に応じて、Ｓ０を活性化するか否かを決定する。ＳＷＤ００は、ＭＷＬ０とＳ０との双方が活性化された場合にＳＷＬ００を活性化する。ＳＷＤ０１は、ＭＷＬ１とＳ０との双方が活性化された場合にＳＷＬ０１を活性化する。ＤＲ０は、ＳＥＮ０信号の立ち上がりエッジに応答してＳＰＤ信号をラッチし、かつ該ラッチしたＳＰＤ信号に応じて、ＳＡ００及びＳＡ０１を動作させるための電圧を供給するか否かを決定する。具体的には、ＢＬＫ０がＳＰＤ信号により指定された場合には、ＳＤ０によりＳ０が、ＤＲ０によりＳＡ００及びＳＡ０１がそれぞれ活性化されるようになっている。ＳＡ００及びＳＡ０１は、各々ＢＬ００及びＢＬ０１を介して、対応する複数個のメモリセルに結合されている。コラムデコーダ２３は、ＣＥＮ０信号の立ち上がりエッジに応答してＣＰＤ信号をラッチし、かつ該ラッチしたＣＰＤ信号に応じて、複数本のコラム選択線のうちの１本を活性化するものである。図３では、説明の簡略化のため、４本のコラム選択線Ｃ００，Ｃ０１，Ｃ１０，Ｃ１１のみが示されている。ＳＷ００はＣ００が活性化された場合にＢＬ００を、ＳＷ０１はＣ０１が活性化された場合にＢＬ０１をそれぞれデータ線対ＤＬに接続する。また、ＢＬＫ１において、ＳＷＬ１０及びＳＷＬ１１は副ワード線を、ＳＷＤ１０及びＳＷＤ１１は副ワード線ドライバを、Ｓ１は副ワード選択線を、ＳＤ１は副ワードデコーダを、ＤＲ１はセンスアンプドライバを、ＳＡ１０及びＳＡ１１はセンスアンプを、ＳＷ１０及びＳＷ１１はコラムスイッチを、ＢＬ１０及びＢＬ１１はビット線対をそれぞれ表している。ＳＷＬ００及びＳＷＬ１０は、共通の主ワード線であるＭＷＬ０に関連付けられている。またＳＷＬ０１及びＳＷＬ１１は、共通の主ワード線であるＭＷＬ１に関連付けられている。なお、ＢＡＮＫ１−３の各々の内部構成も図３と同様である。
【０００８】
図４は、ＢＬＫ０の一部の詳細構成を示している。ＤＲ０は、ＳＥＮ０信号の立ち上がりエッジに応答してＳＰＤ信号を保持するためのラッチ３１と、該ラッチ３１に保持されたＳＰＤ信号をデコードするためのデコード回路３２と、１個のインバータ３３と、１個のＰＭＯＳトランジスタ３４と、２個のＮＭＯＳトランジスタ３５，３６とで構成され、デコード回路３２の出力がＨｉｇｈである場合には、ＳＡ００及びＳＡ０１を動作させるための電圧（ＶＤＤとＶＳＳとの差電圧）を２本の信号線３７，３８の間に供給する。デコード回路３２の出力がＬｏｗならば、ＮＭＯＳトランジスタ３６により信号線３７，３８の電圧がイコライズされる。ＳＡ００は、２個のＰＭＯＳトランジスタ４１，４２と、２個のＮＭＯＳトランジスタ４３，４４とで構成される。ＳＷ００は、２個のＮＭＯＳトランジスタ５１，５２で構成される。
【０００９】
図５は、モード判定器１５で判定される３つのモード指定を示している。ここでは、ＢＡＮＫ０に関するモード指定を説明する。モードＡでは、活性化させる主ワード線、副ワード線及びコラム選択線を変更できるように、ＭＥＮ０信号、ＳＥＮ０信号及びＣＥＮ０信号の各々の立ち上がりエッジが生成される。モードＢでは、主ワード線の選択を固定したまま、活性化させる副ワード線及びコラム選択線を変更できるように、ＭＥＮ０信号の論理レベルが固定されたまま、ＳＥＮ０信号及びＣＥＮ０信号の各々の立ち上がりエッジが生成される。モードＣでは、主ワード線及び副ワード線の選択を固定したまま、活性化させるコラム選択線を変更できるように、ＭＥＮ０信号及びＳＥＮ０信号の論理レベルがいずれも固定されたまま、ＣＥＮ０信号の立ち上がりエッジが生成される。なお、モード判定器１５は、他の特定モードがＭ０−３により指定された場合には、主ワード線、副ワード線及びコラム選択線のいずれをも非活性化するための制御信号を生成する機能をも備えている。このモードが指定された場合には、更にＭＥＮ０信号、ＳＥＮ０信号及びＣＥＮ０信号の各々が立ち下げられる。ただし、主ワード線、副ワード線及びコラム選択線を個別に非活性化するためのモードをそれぞれ設けてもよい。
【００１０】
図６は、ＢＡＮＫ０のデータ読み出しの動作例を示している。以下、図６に例示された４期間の各々における動作を説明する。
【００１１】
第１期間では、モードＡの指定と、ＭＷＬ０及びＢＬＫ０を指定するロウアドレスと、Ｃ００を指定するコラムアドレスとを含んだＰＫＴが入力される。モードＡの指定を受けたモード判定器１５は、ＭＥＮ０信号、ＳＥＮ０信号及びＣＥＮ０信号の各々の立ち上がりエッジを生成する。この結果、ＭＷＬ０に関連付けられた複数本の副ワード線のうちＳＷＬ００のみが活性化され、かつ複数個のセンスアンプドライバのうちＤＲ０のみが動作して、ＳＡ００及びＳＡ０１を含む複数個のセンスアンプが活性化される。そして、Ｃ００の活性化によりＳＷ００が開いて、ＢＬＫ０の中の指定されたメモリセルの記憶データがＤＬ上に読み出される。この間、例えばＳＷＬ１０は活性化されず、またＤＲ１がセンスアンプを動作させるための電圧を供給することもない。
【００１２】
第２の期間では、モードＢの指定と、ＢＬＫ１を指定するロウアドレスと、Ｃ１０を指定するコラムアドレスとを含んだＰＫＴが入力される。モードＢの指定を受けたモード判定器１５は、ＭＥＮ０信号の論理レベルを固定したまま、ＳＥＮ０信号及びＣＥＮ０信号の各々を一旦立ち下げたうえ、ＳＥＮ０信号及びＣＥＮ０信号の各々の立ち上がりエッジを生成する。この結果、ＭＷＬ００の選択が固定されたまま、ＳＷＬ００に代わってＳＷＬ１０が、Ｃ００に代わってＣ１０がそれぞれ活性化されて、ＢＬＫ１の中の指定されたメモリセルの記憶データがＤＬ上に読み出される。
【００１３】
第３の期間では、モードＣの指定と、Ｃ１１を指定するコラムアドレスとを含んだＰＫＴが入力される。モードＣの指定を受けたモード判定器１５は、ＭＥＮ０信号及びＳＥＮ０信号の各々の論理レベルを固定したまま、ＣＥＮ０信号を一旦立ち下げたうえ、ＣＥＮ０信号の立ち上がりエッジを生成する。この結果、ＭＷＬ０及びＳＷＬ１０の各々の選択が固定されたまま、Ｃ１０に代わってＣ１１が活性化されて、ＢＬＫ１の中の指定されたメモリセルの記憶データがＤＬ上に読み出される。
【００１４】
第４の期間では、主ワード線、副ワード線及びコラム選択線のいずれをも非活性化するためのモード指定を含んだＰＫＴが入力される。この結果、ＭＥＮ０信号、ＳＥＮ０信号及びＣＥＮ０信号の各々が立ち下げられ、かつＭＷＬ０、ＳＷＬ１０及びＣ１１の各々が非活性化される。
【００１５】
図７は、図１のＤＲＡＭチップの他の動作例を示している。図７の例によれば、ＰＫＴ内のＭ０−３により、ＢＡＮＫ１にモードＡが、次にＢＡＮＫ２にモードＡが、続いてＢＡＮＫ２にモードＢが、最後にＢＡＮＫ３にモードＡがそれぞれ指定される。図１の構成によれば、複数個のメモリバンクの同時活性化と、メモリバンク毎に独立なモード設定とが可能になっている。
【００１６】
以上説明してきたとおり、上記ＤＲＡＭチップの構成によれば、ある主ワード線が活性化され続けている間に、この主ワード線に共通に関連付けられた複数本の副ワード線のうちの活性化される副ワード線を変更できるようにしたので、従来に比べてロウアクセス速度が向上する。しかも、複数個のメモリブロックのうちの指定された１個のメモリブロックに属する副ワード線とセンスアンプとに限って該副ワード線及びセンスアンプを活性化することとしたので、ＤＲＡＭチップの消費電力が低減される。この消費電力の低減効果は、複数個のメモリバンクが同時に活性化されるＤＲＡＭチップにおいて大いに発揮される。また、モードＢが指定されているときに限り主ワード線の選択を固定したまま活性化させる副ワード線を変更でき、他のモードでは他の動作を選択できるようにしたので、ＤＲＡＭチップの使用上のフレキシビリティが高められる。更に、コントロールパケットを用いてアドレス入力を行うようにしたので、非マルチプレクスアドレス入力の場合に比べてＤＲＡＭパッケージのピン数を低減できる。ただし、本発明は、単一バンク構成を有するＤＲＡＭチップや、コントロールパケットを用いないＤＲＡＭチップにも適用可能である。
【００１７】
なお、上記の例ではロウアドレスの一部が副ワードアドレスを表していたが、コラムアドレスの一部が副ワードアドレスを表すものとしてもよい。各メモリバンクにおいて、複数ビットのバースト読み出しのための構成を採用することもできる。コントロールパケットのビット幅は、上記の例に限らず任意である。コントロールパケットを利用して、リフレッシュ、テスト、パワーダウン等の各種モードを設定することもできる。
【００１８】
さて、上記の例では共通の主ワード線に関連付けられた複数本の副ワード線のうちの１本の副ワード線のみが活性化されることとなっていた。したがって、いわゆるページモードで連続的にアクセスできるメモリセルの個数が、階層型ワード線構成を採用しない場合に比べて極端に少なくなる。つまり、ページ長が短くなる。このページ長を伸ばしたい場合には、少なくとも２本の副ワード線が同時に活性化されるようにすればよい。
【００１９】
図８は、ページ長を伸ばすのに適した、ＢＡＮＫ０内の副ワードデコーダの詳細構成例を示している。図８には、図３中のＳＤ０，ＳＤ１，Ｓ０，Ｓ１に加えて、他の２個の副ワードデコーダＳＤ２，ＳＤ３と、他の２本の副ワード選択線Ｓ２，Ｓ３とが示されている。ただし、ＳＥＮ０信号の立ち上がりエッジに応答してＳＰＤ信号を保持するためのラッチは、その図示が省略されている。ＳＰＤ信号は、図８に示すように、少なくとも６本の信号線ＳＰＤ２，ＸＳＰＤ２，ＳＰＤ１，ＸＳＰＤ１，ＳＰＤ０，ＸＳＰＤ０を介して伝送される。ＳＰＤ２及びＸＳＰＤ２は１組の相補信号線であり、ＳＰＤ１及びＸＳＰＤ１は他の１組の相補信号線であり、ＳＰＤ０及びＸＳＰＤ０は更に他の１組の相補信号線である。ＳＤ０は、ＳＰＤ２，ＳＰＤ１，ＳＰＤ０の各々の論理レベルがＨｉｇｈである場合にＳ０を活性化するように構成されている。ＳＤ１は、ＳＰＤ２，ＳＰＤ１，ＸＳＰＤ０の各々の論理レベルがＨｉｇｈである場合にＳ１を活性化するように構成されている。ＳＤ２は、ＳＰＤ２，ＸＳＰＤ１，ＳＰＤ０の各々の論理レベルがＨｉｇｈである場合にＳ２を活性化するように構成されている。ＳＤ３は、ＳＰＤ２、ＸＳＰＤ１及びＸＳＰＤ０の各々の論理レベルがＨｉｇｈである場合にＳ３を活性化するように構成されている。
【００２０】
図８の構成によれば、通常は、ＳＰＤ２及びＸＳＰＤ２のうちの一方の信号線の論理レベルと、ＳＰＤ１及びＸＳＰＤ１のうちの一方の信号の論理レベルと、ＳＰＤ０及びＸＳＰＤ０のうちの一方の信号線の一方の論理レベルとが各々Ｈｉｇｈに設定される。この場合には、Ｓ０，Ｓ１，Ｓ２，Ｓ３のうちの２本以上の副ワード選択線が同時に活性化されることはない。ページ長が伸びるようにＳ０及びＳ１を同時に活性化するためには、ＳＰＤ２，ＳＰＤ１，ＳＰＤ０，ＸＳＰＤ０の各々の論理レベルがＨｉｇｈに設定される。この場合には、ＢＬＫ０内の１本の副ワード線と、ＢＬＫ１内の１本の副ワード線とが同時に活性化される。これに合わせて、ＤＲ０及びＤＲ１は、各々複数個のセンスアンプを動作させるための電圧を供給する。４本の副ワード線を同時に活性化するためには、ＳＰＤ２，ＳＰＤ１，ＸＳＰＤ１，ＳＰＤ０，ＸＳＰＤ０の各々の論理レベルをＨｉｇｈに設定すればよい。
【００２１】
［産業上の利用の可能性］
本発明によれば、向上したロウアクセス速度を有するＤＲＡＭチップが提供される。ただし、本発明は、階層型ワード線構成を有する限り、ＤＲＡＭ以外の他の半導体記憶装置にも適用可能である。
【図面の簡単な説明】
【図１】本発明に係る半導体記憶装置の構成例を示すブロック図である。
【図２】図１の半導体記憶装置に与えられるコントロールパケットの詳細を示すタイミングチャート図である。
【図３】図１中のメモリバンクの詳細構成を示すブロック図である。
【図４】図３中のセンスアンプドライバ、センスアンプ及びコラムスイッチの詳細構成を示す回路図である。
【図５】図１中のモード判定器で判定される３モードを説明するための図である。
【図６】図１の半導体記憶装置の動作例を示すタイミングチャート図である。
【図７】図１の半導体記憶装置の他の動作例を示すタイミングチャート図である。
【図８】図３中の副ワードデコーダの詳細構成例を示す回路図である。
Claims (3)
- 階層型ワード線構成を有する半導体記憶装置であって、
複数個のバンクを備え、
前記複数個のバンクの各々は、
複数個のメモリセルと、
各々前記複数個のメモリセルのうちの対応するメモリセルに接続された複数本の副ワード線と、
前記複数本の副ワード線が共通に関連付けられた主ワード線と、
前記主ワード線を活性化するための第１の手段と、
前記主ワード線が活性化され続けている間に、前記複数本の副ワード線のうちの活性化される副ワード線を変更するための第２の手段とを有し、
前記半導体記憶装置は、
コントロールパケットを入力するための手段と、
前記コントロールパケットにより各バンク毎に特定のモードを指定するための手段と、
前記特定のモードが指定されているときに該当バンクの前記第２の手段を動作させるための手段とを更に備えたことを特徴とする半導体記憶装置。 - 請求項１記載の半導体記憶装置において、
ページ長を長くするように前記複数本の副ワード線のうちの少なくとも連続した２本を同時に活性化するための手段を更に備えたことを特徴とする半導体記憶装置。 - 請求項１記載の半導体記憶装置において、
各々前記複数個のメモリセルのうちの対応するメモリセルに結合された複数個のセンスアンプと、
前記複数個のセンスアンプのうち、前記複数本の副ワード線のうちの活性化された副ワード線に接続されたメモリセルに結合されたセンスアンプのみを活性化するための手段とを更に備えたことを特徴とする半導体記憶装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11044798 | 1998-04-21 | ||
| PCT/JP1999/002105 WO1999054881A1 (fr) | 1998-04-21 | 1999-04-20 | Dispositif de memorisation a semiconducteurs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3719934B2 true JP3719934B2 (ja) | 2005-11-24 |
Family
ID=14535958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000545151A Expired - Fee Related JP3719934B2 (ja) | 1998-04-21 | 1999-04-20 | 半導体記憶装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6400637B1 (ja) |
| EP (1) | EP1074994B1 (ja) |
| JP (1) | JP3719934B2 (ja) |
| KR (1) | KR100529706B1 (ja) |
| CN (1) | CN1181493C (ja) |
| AU (1) | AU3344999A (ja) |
| DE (1) | DE69909280T2 (ja) |
| TW (1) | TW452798B (ja) |
| WO (1) | WO1999054881A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4011248B2 (ja) * | 1999-12-22 | 2007-11-21 | 沖電気工業株式会社 | 半導体記憶装置 |
| JP2002008370A (ja) * | 2000-06-21 | 2002-01-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| GB2370667B (en) * | 2000-09-05 | 2003-02-12 | Samsung Electronics Co Ltd | Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same |
| DE10128254B4 (de) | 2001-06-11 | 2016-09-01 | Polaris Innovations Ltd. | Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Segmenten und Verfahren zu seinem Betrieb |
| KR100546342B1 (ko) * | 2003-07-12 | 2006-01-26 | 삼성전자주식회사 | 반복적으로 배치되는 프리-디코딩된 신호선들의레이아웃을 개선시키는 로우 디코더 구조, 이를 구비한반도체 메모리 장치, 및 그 방법 |
| US8250295B2 (en) | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
| US7532537B2 (en) * | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
| US7289386B2 (en) * | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
| US7916574B1 (en) | 2004-03-05 | 2011-03-29 | Netlist, Inc. | Circuit providing load isolation and memory domain translation for memory module |
| US20060277355A1 (en) * | 2005-06-01 | 2006-12-07 | Mark Ellsberry | Capacity-expanding memory device |
| JP4769548B2 (ja) | 2005-11-04 | 2011-09-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体記憶装置 |
| JP5029205B2 (ja) * | 2007-08-10 | 2012-09-19 | 富士通セミコンダクター株式会社 | 半導体メモリ、半導体メモリのテスト方法およびシステム |
| US8832518B2 (en) * | 2008-02-21 | 2014-09-09 | Ramot At Tel Aviv University Ltd. | Method and device for multi phase error-correction |
| US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
| US8516185B2 (en) | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
| US8417870B2 (en) * | 2009-07-16 | 2013-04-09 | Netlist, Inc. | System and method of increasing addressable memory space on a memory board |
| US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
| JP2013196717A (ja) | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体記憶装置およびその駆動方法 |
| US8811110B2 (en) * | 2012-06-28 | 2014-08-19 | Intel Corporation | Configuration for power reduction in DRAM |
| WO2015017356A1 (en) | 2013-07-27 | 2015-02-05 | Netlist, Inc. | Memory module with local synchronization |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03238694A (ja) * | 1990-02-15 | 1991-10-24 | Matsushita Electric Ind Co Ltd | 半導体メモリ |
| JPH06195964A (ja) * | 1992-10-01 | 1994-07-15 | Nec Corp | 半導体メモリ |
| JPH06195966A (ja) * | 1992-10-01 | 1994-07-15 | Nec Corp | 半導体メモリ |
| JPH087568A (ja) * | 1994-06-27 | 1996-01-12 | Nec Corp | ダイナミックｒａｍ |
| GB9423038D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | An integrated circuit memory device with voltage boost |
| JPH08227597A (ja) * | 1995-02-21 | 1996-09-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH08335390A (ja) * | 1995-06-08 | 1996-12-17 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
| JP3185610B2 (ja) * | 1995-06-13 | 2001-07-11 | 松下電器産業株式会社 | 半導体記憶装置 |
| KR0170903B1 (ko) * | 1995-12-08 | 1999-03-30 | 김주용 | 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치 |
| KR100186300B1 (ko) * | 1996-04-04 | 1999-04-15 | 문정환 | 계층적 워드라인 구조를 갖는 반도체 메모리 소자 |
| KR100200724B1 (ko) * | 1996-08-21 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 서브 워드라인 드라이버 |
| JPH1083672A (ja) | 1996-09-10 | 1998-03-31 | Hitachi Ltd | 半導体集積回路装置 |
| JP4059951B2 (ja) * | 1997-04-11 | 2008-03-12 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| US5870350A (en) * | 1997-05-21 | 1999-02-09 | International Business Machines Corporation | High performance, high bandwidth memory bus architecture utilizing SDRAMs |
| JP3908338B2 (ja) * | 1997-06-30 | 2007-04-25 | 富士通株式会社 | 半導体記憶装置 |
| KR100280468B1 (ko) * | 1998-04-16 | 2001-03-02 | 김영환 | 반도체 메모리장치의 워드라인 드라이버 |
-
1999
- 1999-04-20 US US09/673,419 patent/US6400637B1/en not_active Expired - Lifetime
- 1999-04-20 AU AU33449/99A patent/AU3344999A/en not_active Abandoned
- 1999-04-20 CN CNB998050644A patent/CN1181493C/zh not_active Expired - Fee Related
- 1999-04-20 KR KR10-2000-7011628A patent/KR100529706B1/ko not_active IP Right Cessation
- 1999-04-20 WO PCT/JP1999/002105 patent/WO1999054881A1/ja active IP Right Grant
- 1999-04-20 DE DE69909280T patent/DE69909280T2/de not_active Expired - Lifetime
- 1999-04-20 JP JP2000545151A patent/JP3719934B2/ja not_active Expired - Fee Related
- 1999-04-20 EP EP99914782A patent/EP1074994B1/en not_active Expired - Lifetime
- 1999-04-20 TW TW088106399A patent/TW452798B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1297566A (zh) | 2001-05-30 |
| EP1074994A1 (en) | 2001-02-07 |
| TW452798B (en) | 2001-09-01 |
| US6400637B1 (en) | 2002-06-04 |
| AU3344999A (en) | 1999-11-08 |
| KR100529706B1 (ko) | 2005-11-22 |
| DE69909280T2 (de) | 2004-02-05 |
| CN1181493C (zh) | 2004-12-22 |
| DE69909280D1 (de) | 2003-08-07 |
| EP1074994A4 (en) | 2001-11-14 |
| KR20010042856A (ko) | 2001-05-25 |
| EP1074994B1 (en) | 2003-07-02 |
| WO1999054881A1 (fr) | 1999-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3719934B2 (ja) | 半導体記憶装置 | |
| EP0640980B1 (en) | Semiconductor memory having a plurality of banks | |
| US6134154A (en) | Semiconductor memory device with several access enabled using single port memory cell | |
| KR100316713B1 (ko) | 반도체 메모리 장치 및 이에 적합한 구동신호 발생기 | |
| US6549483B2 (en) | RAM having dynamically switchable access modes | |
| KR100244371B1 (ko) | 휘발성 메모리 장치 및 그 리프레시 방법 | |
| US5812483A (en) | Integrated circuit memory devices including split word lines and predecoders and related methods | |
| KR20060027665A (ko) | 스택뱅크 구조를 갖는 반도체 메모리 장치 및 그것의워드라인 구동 방법 | |
| US5910927A (en) | Memory device and sense amplifier control device | |
| US7187615B2 (en) | Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line | |
| US7002874B1 (en) | Dual word line mode for DRAMs | |
| US6084819A (en) | Multi-bank memory with word-line banking | |
| KR100431331B1 (ko) | 반도체 메모리장치의 입출력 센스 앰프 구동방법 및 그구동제어회로 | |
| US6728159B2 (en) | Flexible multibanking interface for embedded memory applications | |
| US6404693B1 (en) | Integrated circuit memory devices that select sub-array blocks and input/output line pairs based on input/output bandwidth, and methods of controlling same | |
| KR100363380B1 (ko) | 메모리 구조물 및 계층적 시스템 | |
| US5701273A (en) | Memory device | |
| US5384726A (en) | Semiconductor memory device having a capability for controlled activation of sense amplifiers | |
| US6643211B2 (en) | Integrated memory having a plurality of memory cell arrays | |
| KR100649063B1 (ko) | 반도체 기억 장치 | |
| KR100361862B1 (ko) | 반도체 메모리장치 및 이의 센싱전류 감소방법 | |
| JP3733279B2 (ja) | 集積回路 | |
| KR20060095262A (ko) | 반도체 메모리 장치 | |
| KR100694774B1 (ko) | 반도체 기억 장치 | |
| KR20020096411A (ko) | 메모리 어레이별 센스 앰프의 구동이 가능한 분할워드라인 구조의 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |