JPH03238694A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH03238694A JPH03238694A JP2035125A JP3512590A JPH03238694A JP H03238694 A JPH03238694 A JP H03238694A JP 2035125 A JP2035125 A JP 2035125A JP 3512590 A JP3512590 A JP 3512590A JP H03238694 A JPH03238694 A JP H03238694A
- Authority
- JP
- Japan
- Prior art keywords
- mode setting
- memory
- data
- terminals
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000015654 memory Effects 0.000 abstract description 26
- 238000000034 method Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体メモリに関し 特に複数の動作モードを
もつ半導体メモリのモード設定方式に関する。
もつ半導体メモリのモード設定方式に関する。
従来の技術
以下に従来の半導体メモリのモード設定方式を図面を用
いて説明すも 第２図は従来のモード設定方式を示す図
で、第２図（ａ）はメモリに対して外部から与えるモー
ド設定用信号群を示Ｌ 第２図（ｂ）はメモリ内部の
モード設定信号受信回路を示す。
いて説明すも 第２図は従来のモード設定方式を示す図
で、第２図（ａ）はメモリに対して外部から与えるモー
ド設定用信号群を示Ｌ 第２図（ｂ）はメモリ内部の
モード設定信号受信回路を示す。
ここの説明で４ｉ メモリに対してＰＯ〜Ｐ４の５本
の信号により３２通りのモードを設定することを前提と
する。第２図（ａ）で（よ メモリのモード設定用端子
ＰＯ〜Ｐ４に対し外部から電圧レベルをスタティックに
供給することを示ｔ。ＰＯ〜Ｐ４は各々”Ｈルベルか”
Ｌ”レベルのいずれかを示す。
の信号により３２通りのモードを設定することを前提と
する。第２図（ａ）で（よ メモリのモード設定用端子
ＰＯ〜Ｐ４に対し外部から電圧レベルをスタティックに
供給することを示ｔ。ＰＯ〜Ｐ４は各々”Ｈルベルか”
Ｌ”レベルのいずれかを示す。
また第２図（ｂ）ζよ メモリ内部のモード設定信号受
信回路で、メモリのＰＯ〜Ｐ４端子から取り込んだモー
ド設定信号をメモリ内部へ転送する回路を示す。この場
合は外部のスタティックレベルをｂ１〜ｂ５のバッファ
を介して内部モード設定信号ＰＩＯ〜ＰＩ４に転送する
形式になっていも発明が解決しようとする課題 従来のモード設定方式で（よ モード設定データをモー
ド設定用端子にパラレルに供給する方式であったた数
設定モード数が増えるとモード設定用の端子数が増加す
るという問題があっ九 これに伴いメモリの端子数、メ
モリ内部のパッド数が増え パッケージのピン数増旗
メモリチップの面積増加が起き、メモリのコストの増大
ボード実装時の実装面積の増大が起きていた 特にメ
モリは一度に多数用いられるた八 （例えばコンビュー
タにおけるメインメモリやフレームバッファなど）これ
らの問題は大きかった 課題を解決するための手段 本発明（表 メモリに対してモード設定用データをシリ
アルに供給することを特徴とするものである。
信回路で、メモリのＰＯ〜Ｐ４端子から取り込んだモー
ド設定信号をメモリ内部へ転送する回路を示す。この場
合は外部のスタティックレベルをｂ１〜ｂ５のバッファ
を介して内部モード設定信号ＰＩＯ〜ＰＩ４に転送する
形式になっていも発明が解決しようとする課題 従来のモード設定方式で（よ モード設定データをモー
ド設定用端子にパラレルに供給する方式であったた数
設定モード数が増えるとモード設定用の端子数が増加す
るという問題があっ九 これに伴いメモリの端子数、メ
モリ内部のパッド数が増え パッケージのピン数増旗
メモリチップの面積増加が起き、メモリのコストの増大
ボード実装時の実装面積の増大が起きていた 特にメ
モリは一度に多数用いられるた八 （例えばコンビュー
タにおけるメインメモリやフレームバッファなど）これ
らの問題は大きかった 課題を解決するための手段 本発明（表 メモリに対してモード設定用データをシリ
アルに供給することを特徴とするものである。
作用
本発明は上述の構成により、メモリに対してモード設定
用データをシリアルに供給することにより、モード設定
用の端子数を削減できも実施例 本発明の実施例を図面を用いて説明すも 第１図は本発
明の半導体メモリのモード設定方式を示す図であり、第
１図（ａ）は本発明のモード設定方式を用いたメモリに
対して供給する信号群を示すタイミングチャート図であ
ａ 第１図（ａ）において、ＳＣはモード設定用シリア
ルクロック ＳＤはモード設定用シリアルデー久 ＤＬ
はモード設定用データラッチクロッ九 ＰＩＯ〜ＰＩ４
はメモリ内部のモード設定データを示す。第１図（ｂ）
は第１図（ａ）の信号群を用いる時のメモリ内部のモー
ド設定用信号受信回路を示す。第１図（ｂ）において、
ｇ１〜ｇ５はＤ−ラッチ、 ｇ６〜ｇｌＯはＤ−Ｆ／Ｆ
を示す。この受信回路の動作は シリアルクロックＳＣ
に従って、モード設定データＳＤをＤ−Ｆ／Ｆｇ６〜ｇ
ＩＯに順次取り込へ ５ｂｉｔそろったところでラッチ
クロックＤＬでＤ−ラッチｇ１〜ｇ５にラッチすも こ
のラッチされたデータＰ■０〜ＰＩ４がメモリ内部で使
用され４ 以上の様にこの実施例においてはモード設定
用端子（＆ＳＣ，ＤＬ、ＳＤの３本でよしも この様に
モード設定用データをシリアルに供給すればモード設定
用端子は最小１本まで減らすことができる。
用データをシリアルに供給することにより、モード設定
用の端子数を削減できも実施例 本発明の実施例を図面を用いて説明すも 第１図は本発
明の半導体メモリのモード設定方式を示す図であり、第
１図（ａ）は本発明のモード設定方式を用いたメモリに
対して供給する信号群を示すタイミングチャート図であ
ａ 第１図（ａ）において、ＳＣはモード設定用シリア
ルクロック ＳＤはモード設定用シリアルデー久 ＤＬ
はモード設定用データラッチクロッ九 ＰＩＯ〜ＰＩ４
はメモリ内部のモード設定データを示す。第１図（ｂ）
は第１図（ａ）の信号群を用いる時のメモリ内部のモー
ド設定用信号受信回路を示す。第１図（ｂ）において、
ｇ１〜ｇ５はＤ−ラッチ、 ｇ６〜ｇｌＯはＤ−Ｆ／Ｆ
を示す。この受信回路の動作は シリアルクロックＳＣ
に従って、モード設定データＳＤをＤ−Ｆ／Ｆｇ６〜ｇ
ＩＯに順次取り込へ ５ｂｉｔそろったところでラッチ
クロックＤＬでＤ−ラッチｇ１〜ｇ５にラッチすも こ
のラッチされたデータＰ■０〜ＰＩ４がメモリ内部で使
用され４ 以上の様にこの実施例においてはモード設定
用端子（＆ＳＣ，ＤＬ、ＳＤの３本でよしも この様に
モード設定用データをシリアルに供給すればモード設定
用端子は最小１本まで減らすことができる。
発明の詳細
な説明した様に メモリに対してモード設定用データを
シリアルに供給することにより、メモリの端子数を削減
でき、ひいてはメモリチップのパッド数の削減 メモリ
のコスト削減 ボード実装時の実装面積の削減ができも
特にメモリは一度に多数用いられるた取 これらの効
果は絶大である。
シリアルに供給することにより、メモリの端子数を削減
でき、ひいてはメモリチップのパッド数の削減 メモリ
のコスト削減 ボード実装時の実装面積の削減ができも
特にメモリは一度に多数用いられるた取 これらの効
果は絶大である。
第１１！１
（ｃＬン
内部のモード設定信号受信回路図であもＳＣ・・・・モ
ード設定用シリアルクロ・ソ久 ＳＤ・・・・モード設
定用シリアルデー久 ＤＬ・・・・モード設定用データ
ラッチクロッ九 ＰＯ−Ｐ４・・・・モード設定用外部
デー久 ＰＩＯ−ＰＩ４・・・・モード設定用内部デー
久 ｇ１〜ｇ５・・・・Ｄ−ラ・〕、チゲート、ｇ６〜
ｇｌＯ・・・・Ｄ−Ｆ／Ｆゲート、ｂ１〜ｂ５・・・・
バッファ。
ード設定用シリアルクロ・ソ久 ＳＤ・・・・モード設
定用シリアルデー久 ＤＬ・・・・モード設定用データ
ラッチクロッ九 ＰＯ−Ｐ４・・・・モード設定用外部
デー久 ＰＩＯ−ＰＩ４・・・・モード設定用内部デー
久 ｇ１〜ｇ５・・・・Ｄ−ラ・〕、チゲート、ｇ６〜
ｇｌＯ・・・・Ｄ−Ｆ／Ｆゲート、ｂ１〜ｂ５・・・・
バッファ。
Claims (1)
- 複数の動作モードが設定できる半導体メモリにおいて、
モード設定データをシリアルに与える手段を有すること
を特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035125A JPH03238694A (ja) | 1990-02-15 | 1990-02-15 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035125A JPH03238694A (ja) | 1990-02-15 | 1990-02-15 | 半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03238694A true JPH03238694A (ja) | 1991-10-24 |
Family
ID=12433216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035125A Pending JPH03238694A (ja) | 1990-02-15 | 1990-02-15 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03238694A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275066A (ja) * | 1993-03-23 | 1994-09-30 | Internatl Business Mach Corp <Ibm> | ページモードを有するシングルクロックメモリ |
| WO1999054881A1 (fr) * | 1998-04-21 | 1999-10-28 | Matsushita Electric Industrial Co., Ltd. | Dispositif de memorisation a semiconducteurs |
| JP2006216197A (ja) * | 2005-02-07 | 2006-08-17 | Nec Corp | シリアルモード設定回路 |
-
1990
- 1990-02-15 JP JP2035125A patent/JPH03238694A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275066A (ja) * | 1993-03-23 | 1994-09-30 | Internatl Business Mach Corp <Ibm> | ページモードを有するシングルクロックメモリ |
| WO1999054881A1 (fr) * | 1998-04-21 | 1999-10-28 | Matsushita Electric Industrial Co., Ltd. | Dispositif de memorisation a semiconducteurs |
| US6400637B1 (en) | 1998-04-21 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
| JP2006216197A (ja) * | 2005-02-07 | 2006-08-17 | Nec Corp | シリアルモード設定回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890002330B1 (ko) | 멀티프로세서 시스템 | |
| IL134870A (en) | Data transfer system for use in an information processing system | |
| US5951669A (en) | Method and apparatus for serialized interrupt transmission | |
| US6058439A (en) | Asynchronous first-in-first-out buffer circuit burst mode control | |
| JPH03238694A (ja) | 半導体メモリ | |
| US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
| GB2060961A (en) | Data processing system having memory modules with distributed address information | |
| WO2023283886A1 (zh) | 一种寄存器阵列电路和访问寄存器阵列的方法 | |
| JPH03668B2 (ja) | ||
| JPH11274414A (ja) | 入力バッファを備える半導体装置 | |
| US5823871A (en) | Interface control device for use with TV game equipment | |
| US6590795B2 (en) | High speed data capture circuit for a digital device | |
| US11114058B2 (en) | Method of V-By-One (VBO) signal processing for saving hardware resources, device, and terminal thereof | |
| JP2814543B2 (ja) | 信号選択伝送回路とそのタスク処理方法 | |
| US5539887A (en) | Input buffer circuit for a microprocessor which prevents improper data input | |
| US4330842A (en) | Valid memory address pin elimination | |
| KR100381024B1 (ko) | 마이크로프로세서 개발 시스템의 기능을 효율적으로 지원하기위한 회로 | |
| JP2565768B2 (ja) | シリアルデータ送受信装置 | |
| JPH076153A (ja) | プロセッサを有する集積回路 | |
| JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
| JP2595707B2 (ja) | メモリ装置 | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| JPH03139756A (ja) | 回路接続システム | |
| JPH11273380A (ja) | Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ | |
| JPS59208476A (ja) | 半導体集積回路装置 |