KR100996185B1 - 상변화 메모리장치 - Google Patents

상변화 메모리장치 Download PDF

Info

Publication number
KR100996185B1
KR100996185B1 KR1020090022147A KR20090022147A KR100996185B1 KR 100996185 B1 KR100996185 B1 KR 100996185B1 KR 1020090022147 A KR1020090022147 A KR 1020090022147A KR 20090022147 A KR20090022147 A KR 20090022147A KR 100996185 B1 KR100996185 B1 KR 100996185B1
Authority
KR
South Korea
Prior art keywords
column
row
local
phase change
change memory
Prior art date
Application number
KR1020090022147A
Other languages
English (en)
Other versions
KR20100104023A (ko
Inventor
김동근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090022147A priority Critical patent/KR100996185B1/ko
Priority to US12/488,637 priority patent/US8139415B2/en
Priority to TW098122664A priority patent/TWI435327B/zh
Publication of KR20100104023A publication Critical patent/KR20100104023A/ko
Application granted granted Critical
Publication of KR100996185B1 publication Critical patent/KR100996185B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 어드레스에 의해 특정 메모리셀이 선택되는 과정에서 발생하는 전류소모 및 라인 로딩을 줄이기 위한 기술에 관한 것으로, 본 발명에 따른 상변화 메모리장치는, 로우 방향으로 배열되는 적어도 둘 이상의 셀메트릭스가 공유하며, 제1로우 어드레스의 조합으로 선택되는 글로벌 로우 신호를 활성화하는 워드라인 디코더부; 각각의 셀메트릭스 별로 구비되며, 상기 활성화된 글로벌 로우 신호에 대응되는 복수의 워드라인들을 복수의 로컬 전류라인들과 연결시켜주는 로컬 로우 스위치부; 각각의 셀메트릭스 별로 구비되며, 상기 복수의 로컬 전류라인들과 복수의 글로벌 전류라인들을 연결시켜주는 버스 연결부; 및 제2로우 어드레스의 조합으로 상기 글로벌 전류라인들 중 하나를 활성화시키는 활성화부를 포함한다.
상변화 메모리, 워드라인, 비트라인, 어드레스

Description

상변화 메모리장치{PHASE CHANGE MEMORY DEVICE}
본 발명은 상변화 메모리장치에 관한 것으로, 어드레스에 의해 특정 메모리셀이 선택되는 과정에서 발생하는 전류소모 및 라인의 로딩에 의한 성능저하를 줄이는 기술에 관한 것이다.
비활성 메모리인 상변화 메모리(PCM: Phase Change Memory)는 휘발성 램(RAM: Rnadom Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
도 1은 종래의 상변화 메모리의 메모리 셀 하나를 도시한 도면이다.
상변화 메모리 셀은 다이오드(D)와 가변저항(R)을 포함하여 구성되며, 워드라인(WL)과 비트라인(BL)의 제어를 받는다.
라이트(write) 동작시에는 라이트 드라이버(WD: Write Driver, 도면에 미도시)가 동작하여 비트라인(BL)을 통해 전류(current)를 공급한다. 이때 워드라 인(WL)은 '로우' 레벨로 활성화기 때문에 비트라인(BL)으로 흘러들어온 전류가 다이오드(D)를 통하여 워드라인(WL)을 통해 빠져나갈 수 있는 상태가 된다. 데이터의 논리 레벨에 따라서 라이트 드라이버가 공급하는 전류량은 달라지는데, 이에 의해 가변저항(R)의 저항값도 데이터의 논리 레벨에 따라 달라진다.
리드(read) 동작시에는 비트라인(BL)을 통하여 전류가 공급되고, 워드라인(WL)은 '로우' 레벨로 활성화되어 메모리셀에 전류가 흐를 수 있는 조건에서, 센스앰프(SA: Sense Amp, 도면에 미도시)를 통하여 비트라인(BL)에 흐르는 전류량을 센싱하게 된다. 메모리셀에 어떠한 데이터가 저장되어 있는지에 따라 가변저항(R)의 저항값이 서로 다르기 때문에, 센스앰프가 비트라인(BL)에 흐르는 전류량을 센싱하면 데이터의 '로우', '하이'를 구별할 수 있게 된다.
도 2는 종래의 상변화 메모리에서 어드레스에 의해 비트라인 및 워드라인이 선택되는 과정을 설명하기 위한 도면이다.
이하에서는, 셀메트릭스(MAT) 별로 512개의 워드라인(WL)과 512개의 비트라인(BL)이 존재하고 셀메트릭스(MAT)는 64(8로우*8컬럼)개가 존재한다고 가정하고 설명하기로 한다.
워드라인(WL)의 선택이 이루어지는 로우(row) 동작에 대하여 설명하면, 제0로우 어드레스(XADD<0:2>)가 로우 블록 선택부(210)에 의해 디코딩되어 8개의 로우 선택신호(XBLK<0:7>) 중 하나가 활성화된다(여기서는 XBLK<0>이 활성화된 경우를 가정). 그러면 활성화된 로우 선택신호(XBLK<0>)를 입력받는 워드라인 디코더 부(220_0)만이 활성화되고, 나머지 워드라인 디코더부(220_0~220_7)는 비활성화된다. 워드라인 디코더부(220_0)는 제1로우 어드레스(XADD<3:8>)를 입력받아 디코딩해 64개의 글로벌 로우 신호(GX) 중 하나를 활성화시킨다. 글로벌 로우 신호(GX)는 로컬 로우 스위치부(230_0~230_7)로 입력되는데, 각각의 로컬 로우 스위치부(230_0~230_7)에는 512개의 워드라인(WL)이 구비되어 있으며, 8개의 워드라인(WL) 마다 하나씩의 글로벌 로우 신호(GX)가 배정되어 있다. 글로벌 로우 신호(GX) 중 하나가 활성화되면 이에 대응되는 8개의 워드라인(WL)은 8개의 전류라인과 연결되고 나머지 504개의 워드라인들(WL)은 전류라인과 연결되지 않는다. 활성화부(240_0~240_7)에는 각각 8개의 전류라인(CL)이 연결되는데, 활성화부(240_0~240_7)는 자신에 연결된 8개의 전류라인(CL) 중에서 제2로우 어드레스(XADD<9:11>에 의하여 선택되는 하나의 전류라인을 접지(VSS) 시킨다. 따라서 결국, 셀메트릭스(MAT0~MAT7) 마다 하나씩의 워드라인(WL)이 '로우'레벨로 활성화되게 된다.
이제 비트라인의 선택이 이루어지는 컬럼(column) 동작에 대해 설명하면, 제0컬럼 어드레스(YADD<0:3>)가 컬럼 블록 선택부(250)에 의해 디코딩되어 8개의 컬럼 선택신호(YBLK<0:7>) 중 하나가 활성화된다(여기서는 YBLK<0>이 활성화된 경우를 가정). 그러면 활성화된 컬럼 선택신호(YBLK<0>)를 입력받는 센스앰프/라이트 드라이버 어레이부(260_0)만이 활성화되고, 나머지 센스앰프/라이트 드라이버 어레이부(260_1~260_7)는 비활성화된다. 센스앰프/라이트 드라이버 어레이부(260_0)는 제1컬럼 어드레스(YADD<3:8>)를 입력받아 디코딩해 64개의 글로벌 비트라인(GBL) 중 하나를 구동한다. 컬럼 프리디코딩부(270_0~270_7)는 제2컬럼 어드레스(YADD<9:11>)를 디코딩해 8개의 프리디코딩된 신호(PDEC<0:7>)를 출력한다. 로컬 컬럼 스위치부(280_0~280_7)는 프리디코딩된 신호(PDEC<0:7>)에 응답하여 글로벌 비트라인(GBL)과 로컬 비트라인(BL)을 연결시킨다. 각각의 셀메트릭스 별로 로컬 비트라인(BL)이 512개가 구비되며, 로컬 컬럼 스위치부(280_0~280_7)에 의해 셀메트릭스(MAT) 별로 로컬 비트라인(BL) 64개가 64개의 글로벌 비트라인(GBL)에 연결되지만(1:8 코딩), 실제로 센스앰프/라이트 드라이버 어레이부(260_0)에 의하여 구동되는 글로벌 비트라인(GBL)은 하나 뿐이므로, 셀메트릭스(MAT0, MAT8, MAT16, MAT24, MAT32, MAT40, MAT48, MAT56) 내에서 하나씩의 로컬 비트라인(BL)만이 실제로 구동되게 된다. 이렇게 여러개의 로컬 비트라인(BL)이 구동되더라도 셀메트릭스(MAT0) 내에서만 하나의 워드라인(WL)이 '로우'로 활성화되므로, 결국 하나의 메모리셀에서만 데이터의 입력 또는 출력이 이루어진다.
상변화 메모리의 경우 라이트 동작 및 리드 동작시에 사용되는 전압 레벨이 높은 편인데, 상기와 같은 방식으로 메모리셀을 선택하여 라이트 또는 리드 동작을 하는 경우에는 다수의 셀메트릭스(MAT) 내에서 워드라인(WL) 또는 비트라인(BL)이 활성화되므로, 라인의 로딩(loading)이 증가하게 되고, 이에 따라 전류소모도 심해진다. 따라서 과다한 전류소모를 막고 라인의 로딩 증가에 의한 성능저하를 줄여주기 위한 기술이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 상변화 메모리의 라이트 또는 리드 동작시 메모리셀이 선택되는 방식을 개선하여, 리드 또는 라이트 동작시에 발생하는 전류소모를 줄이고, 라인의 로딩 증가에 의한 성능저하를 막고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 상변화 메모리장치는, 로우 계열 동작을 위한 구성으로, 로우 방향으로 배열되는 적어도 둘 이상의 셀메트릭스가 공유하며, 제1로우 어드레스의 조합으로 선택되는 글로벌 로우 신호를 활성화하는 워드라인 디코더부; 각각의 셀메트릭스 별로 구비되며, 상기 활성화된 글로벌 로우 신호에 대응되는 복수의 워드라인들을 복수의 로컬 전류라인들과 연결시켜주는 로컬 로우 스위치부; 각각의 셀메트릭스 별로 구비되며, 상기 복수의 로컬 전류라인들과 복수의 글로벌 전류라인들을 연결시켜주는 버스 연결부; 및 제2로우 어드레스의 조합으로 상기 글로벌 전류라인들 중 하나를 활성화시키는 활성화부를 포함한다.
상기 로컬 로우 스위치부와 상기 버스 연결부는, 자신이 대응되는 셀메트릭스가 속하는 컬럼 방향이 선택되면 활성화되는 것을 특징으로 할 수 있으며, 상기 워드라인 디코딩부와 상기 활성화부는, 자신이 속하는 로우 방향이 선택되면 활성 화되는 것을 특징으로 할 수 있다.
또한, 본 발명에 따른 상변화 메모리장치는, 컬럼 계열 동작을 위한 구성으로, 컬럼 방향으로 배열되는 적어도 둘 이상의 셀메트릭스가 공유하며, 글로벌 비트라인들 중 제1컬럼 어드레스에 의해 선택되는 글로벌 비트라인으로 데이터를 입/출력하는 센스앰프/라이트 드라이버 어레이부; 상기 센스앰프/라이트 드라이버 어레이부에 대응되도록 구비되어, 제2컬럼 어드레스를 디코딩해 프리디코딩된 신호를 생성하는 컬럼 프리디코딩부; 및 각각의 셀메트릭스 별로 구비되어, 로컬 비트라인들 중 상기 프리디코딩된 신호에 의해 선택되는 로컬 비트라인을 상기 선택된 글로벌 비트라인과 연결시키는 로컬 컬럼 스위치부를 포함한다.
상기 센스앰프/라이트 드라이버 어레이부와 상기 컬럼 프리디코딩부는, 자신이 속하는 컬럼 방향이 선택되면 활성화되는 것을 특징으로 할 수 있으며, 상기 로컬 컬럼 스위치부는, 자신이 대응되는 셀메트릭스가 속하는 컬럼 방향이 선택되면 활성화되는 것을 특징으로 할 수 있다.
본 발명에 따른 상변화 메모리장치는, 리드 또는 라이트 동작시 워드라인 및 비트라인을 선택하는 과정에서 전체 셀메트릭스가 동시에 동작하지 아니하며, 각각의 셀메트릭스 별로 동작이 이루어지기 때문에 전류소모가 줄어든다는 장점이 있다. 또한, 활성화되는 라인들의 전체 길이 또한 짧아지게 때문에 라인의 로딩 증가에 따른 성능저하를 막을 수 있다는 장점이 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 상변화 메모리장치의 로우 동작과 관련된 부분을 도시한 도면이다.
이하에서는, 셀메트릭스(MAT) 별로 512개의 워드라인(WL)과 512개의 비트라인(BL)이 존재하고 셀메트릭스(MAT)는 64개(8로우*8컬럼)가 존재한다고 가정하고 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명에 따른 상변화 메모리장치는, 로우 방향으로 배열되는 적어도 둘 이상의 셀메트릭스(MAT)가 공유하며, 제1로우 어드레스(XADD<3:8>)의 조합으로 선택되는 글로벌 로우 신호(GX)를 활성화하는 워드라인 디코더부(320_0~320_7); 각각의 셀메트릭스(MAT) 별로 구비되며, 활성화된 글로벌 로우 신호(GX)에 대응되는 복수의 워드라인들(WL)을 복수의 로컬 전류라인들(CL)과 연결시켜주는 로컬 로우 스위치부(330_0~330_63); 각각의 셀메트릭스 별로 구비되며, 복수의 로컬 전류라인들(CL)과 복수의 글로벌 전류라인들(GCL)을 연결시켜주는 버스 연결부(340_0~340_63); 및 제2로우 어드레스(XADD<9:11>)의 조합으로 글로벌 전류라인들(GCL) 중 하나를 활성화시키는 활성화부(350_0~350_7)를 포함한다.
로우 블록 선택부(310)는 제0로우 어드레스(XADD<0:2>)를 디코딩해 8개의 로 우 선택신호(XBLK<0:7>) 중 하나를 활성화시킨다(여기서는 XBLK<0>이 활성화된 경우를 가정). 그러면 로우 선택신호(XBLK<0>)를 입력받는 로우 블록(로우 방향으로 배열되는 1열의 셀메트릭스에 대응되는 블록을 의미함, MAT0~7에 대응되는 블록이 하나의 로우 블록) 내의 워드라인 디코더부(320_0)와 활성화부(350_0)가 활성화된다. 나머지 로우 선택신호(XBLK<0:7>)를 입력받는 로우 블록은 비활성화된다.
워드라인 디코더부(320_0)는 제1로우 어드레스(XADD<3:8>)를 디코딩해 64개의 글로벌 로우 신호(GX) 중 하나를 활성화시킨다. 비활성화된 워드라인 디코더부(320_0~320_7)는 제1로우 어드레스(XADD<3:8>)를 디코딩하는 동작을 하지 않으며, 글로벌 로우 신호(GX)도 활성화시키지 않는다.
로컬 로우 스위치부(330_0~330_7)로 활성화된 글로벌 로우 신호(GX)가 입력되면, 로컬 로우 스위치부(330_0~330_7)는 활성화된 글로벌 로우 신호(GX)에 대응되는 8개의 워드라인(WL)을 8개의 로컬 전류라인(CL)과 연결한다. 각각의 로컬 로우 스위치부(330_0~330_7)에는 512개의 워드라인(WL)이 구비되어 있으며, 8개의 워드라인(WL) 마다 하나씩의 글로벌 로우 신호(GX)가 배정되어 있다. 따라서 워드라인 디코더부(320_0)에 연결되어 있는 64개의 글로벌 로우 신호(GX) 중 하나가 활성화되면 활성화된 글로벌 로우 신호(GX)에 대응되는 8개의 워드라인(WL)을 로컬 전류라인(CL)과 연결시킨다. 로컬 로우 스위치부(330_0~330_7)는 컬럼 선택신호(YBLK<0:7>)에 응답하여 활성화된다. 컬럼 선택신호(YBLK<0:7>)는 컬럼 블록(컬럼 방향으로 배열되는 1열의 셀메트릭스에 대응되는 블록을 의미함, MAT0, MAT8, MAT16, MAT24, MAT32, MAT40, MAT48, MAT56에 대응되는 블록이 하나의 컬럼 블록) 중 하나를 활성화시키기 위한 신호에 해당하는데, 활성화된 로컬 로우 스위치부(330_0, YBLK<0>가 활성화되었다고 가정)는 활성화된 글로벌 워드라인(GX)에 대응되는 워드라인(WL)을 로컬 전류라인(CL)과 연결시키지만, 비활성화된 로컬 로우 스위치부(330_1~330_7)는 글로벌 워드라인(GX)이 활성화되더라도 이에 대응되는 워드라인(WL)을 로컬 전류라인(CL)과 연결시키지 않는다.
버스 연결부(340_0~340_7)는 로컬 전류라인(CL)과 글로벌 전류라인(GCL)을 연결시킨다. 버스 연결부(340_0~340_7)는 컬럼 선택신호(YBLK<0:7>)에 응답하여 활성화된다. 따라서 컬럼 선택신호(YBLK<0>)가 활성화되었다면 셀메트릭스(MAT0)에 대응되는 로컬 전류라인(CL)만이 글로벌 전류라인(GCL)과 연결된다.
활성화부(350_0)는 제2로우 어드레스(XADD<9:11>)를 디코딩해 글로벌 전류라인(GCL) 중 하나를 접지시킨다. 따라서 결국 로우 선택신호(XBLK<0>)에 의해 선택된 로우 블록과 컬럼 선택신호(YBLK<0>)에 의해 선택된 컬럼 블록에 속하는 셀메트릭스(MAT0)에서 하나의 워드라인(WL)만이 '로우'레벨로 활성화되게 된다.
도 4는 본 발명의 일실시예에 따른 상변화 메모리장치의 컬럼 동작과 관련된 부분을 도시한 도면이다.
이하에서는, 셀메트릭스(MAT) 별로 512개의 워드라인(WL)과 512개의 비트라인(BL)이 존재하고 셀메트릭스(MAT)는 64개(8로우*8컬럼)가 존재한다고 가정하고 설명하기로 한다.
도 4에 도시된 바와 같이, 본 발명에 따른 상변화 메모리장치는, 컬럼 방향 으로 배열되는 적어도 둘 이상의 셀메트릭스(MAT)가 공유하며, 글로벌 비트라인들(GBL) 중 제1컬럼 어드레스(YADD<3:8>)에 의해 선택되는 글로벌 비트라인(GBL)으로 데이터를 입/출력하는 센스앰프/라이트 드라이버 어레이부(420_0~420_7); 센스앰프/라이트 드라이버 어레이부(420_0~420_7)에 대응되도록 구비되어, 제2컬럼 어드레스(YADD<9:11>)를 디코딩해 프리디코딩된 신호(PDEC<0:7>)를 생성하는 컬럼 프리디코딩부(430_0~430_7); 및 각각의 셀메트릭스(MAT) 별로 구비되어, 로컬 비트라인들(BL) 중 프리디코딩된 신호에 의해 선택되는 로컬 비트라인(BL)을 선택된 글로벌 비트라인(GBL)과 연결시키는 로컬 컬럼 스위치부(440_0~440_63)를 포함한다.
컬럼 블록 선택부(410)는 제0컬럼 어드레스(YADD<0:2>)를 디코딩해 8개의 컬럼 선택신호(YBLK<0:7>) 중 하나를 활성화시킨다(여기서는 YBLK<0>이 활성화된 경우를 가정). 그러면 컬럼 선택신호(YBLK<0>)를 입력받는 컬럼 블록(컬럼 방향으로 배열되는 1열의 셀메트릭스에 대응되는 블록을 의미함, MAT0, MAT8, MAT16, MAT24, MAT32, MAT40, MAT48, MAT56에 대응되는 블록이 하나의 컬럼 블록) 내의 센스앰프/라이트 드라이버 어레이부(420_0)와 컬럼 프리디코딩부(430_0)가 활성화된다. 나머지 컬럼 선택신호(YBLK<1:7>)를 입력받는 컬럼 블록은 비활성화된다.
센스앰프/라이트 드라이버 어레이부(420_0)는 제1컬럼 어드레스(YADD<3:8>)를 디코딩해 64개의 글로벌 비트라인(GBL) 중 하나의 글로벌 비트라인(GBL)을 구동한다. 라이트 동작시에는 라이트 드라이버가 글로벌 비트라인(GBL)을 구동하며, 리드 동작시에는 센스앰프가 글로벌 비트라인(GBL)을 구동하게 된다. 한편, 비활성화된 센스앰프/라이트 드라이버 어레이부(420_0)는 제1컬럼 어드레스(YADD<3:8>)를 디코딩하는 동작을 하지 않으며, 글로벌 비트라인(GBL)도 구동하지 않는다.
컬럼 프리디코딩부(430_0)는 제2컬럼 어드레스(YADD<9:11>)를 디코딩해 프리디코딩된 신호(PDEC<0:7>)를 생성한다. 제2컬럼 어드레스(YADD<9:11)에 의하여 프리디코딩된 신호(PDEC<0:7>) 중 하나만이 활성화된다. 비활성화된 컬럼 프리디코딩부(430_1~430_7)는 디코딩동작 및 프리디코딩된 신호(PDEC<0:7>)를 생성하는 동작을 하지 아니한다.
로컬 컬럼 스위치부(440_0, 440_8, 440_16, 440_24, 440_32, 440_40, 440_48, 440_56)는 프리디코딩된 신호(PDEC<0:7>)에 응답하여 글로벌 비트라인(GBL)과 로컬 비트라인(BL)을 연결시킨다. 각각의 셀메트릭스(MAT) 별로 로컬 비트라인(BL) 512개가 구비되며, 이들은 64개씩 하나의 프리디코딩 신호(PDEC<0:7>)에 대응된다. 따라서 프리디코딩 신호(PDEC<0:7>) 중 하나가 활성화되면 로컬 컬럼 스위치부(440_0, 440_8, 440_16, 440_24, 440_32, 440_40, 440_48, 440_56)에 의해 셀메트릭스(MAT) 별로 로컬 비트라인(BL) 64개가 64개의 글로벌 비트라인(GBL)에 연결되지만(1:8 코딩), 실제로 센스앰프/라이트 드라이버 어레이부(420_0)에 의해 구동되는 글로벌 비트라인(GBL)은 하나 뿐이므로, 셀메트릭스(MAT0, MAT8, MAT16, MAT24, MAT32, MAT40, MAT48, MAT56) 내에서 로컬 비트라인(BL)은 하나만이 구동된다. 또한, 로컬 컬럼 스위치부(440_0, 440_8, 440_16, 440_24, 440_32, 440_40, 440_48, 440_56)는 로우 선택신호(XBLK<0:7>)에 응답하여 활성화되기 때문에 로컬 컬럼 스위치부(440_0, 440_8, 440_16, 440_24, 440_32, 440_40, 440_48, 440_56) 중 하나만이 동작을 하게 된다. 예컨데 로우 선택신호(XBLK<0>)가 활성화되었다면, 로컬 컬럼 스위치부(440_0)만이 동작하므로, 셀메트릭스(MAT0) 내의 로컬 비트라인(BL) 하나만이 센스앰프/라이트 드라이버 어레이부(420_0)에 의하여 실질적으로 구동된다. 즉, 로우 선택신호(XBLK<0>)에 의해 선택된 로우 블록과 컬럼 선택신호(YBLK<0>)에 의해 선택된 컬럼 블록에 속하는 셀메트릭스(MAT0)에서 하나의 로컬 비트라인(BL)만이 '로우'레벨로 활성화된다.
도 5는 본 발명의 일실시예에 따른 상변화 메모리장치의 로우 동작과 관련된 부분(도 3)과 컬럼 동작과 관련된 부분(도 4)을 모두 두시한 도면이다.
본 발명에 따른 상변화 메모리장치는, 실제로 선택이 이루어진 셀메트릭스(MAT) 내에서 단 하나씩의 워드라인(WL)과 로컬 비트라인(BL)이 활성화되며, 다른 셀메트릭스(MAT) 내의 워드라인(WL)과 로컬 비트라인(BL)은 활성화되지 않는다. 예를 들어, 제0로우 어드레스(XADD<0:2>)에 의해 가장 상단의 로우 블록이 선택되고, 제0컬럼 어드레스(YADD<0:2>)에 의해 가장 왼쪽의 컬럼 블록이 선택되었다면, 셀메트릭스(MAT0) 내에서만 워드라인(WL) 하나와 로컬 비트라인(BL)이 활성화된다. 이는, 종래(도 2)에 동일한 경우에 셀메트릭스(MAT0~7) 마다 하나씩의 워드라인(WL)이 활성화되고, 셀메트릭스(MAT0, MAT8, MAT16, MAT24, MAT32, MAT40, MAT48, MAT56) 내의 로컬 비트라인(BL)이 동시에 구동되던 것과는 다르다.
이와 같이, 본 발명에 따른 상변화 메모리장치는, 실제로 선택이 이루어진 셀메트릭스(MAT)의 워드라인(WL)과 로컬 비트라인(BL)만을 구동하기 때문에, 메모리셀의 선택시에 발생하는 전류소모를 줄일 수 있다. 또한, 여러 라인이 동시에 활 성화되지 않기 때문에, 여러 라인이 동시에 활성화되면서 발생하는 라인 로딩의 증가를 막아 상변화 메모리장치의 성능을 향상시킬 수 있게 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 상변화 메모리의 메모리 셀 하나를 도시한 도면.
도 2는 종래의 상변화 메모리에서 어드레스에 의해 비트라인 및 워드라인이 선택되는 과정을 설명하기 위한 도면.
도 3은 본 발명의 일실시예에 따른 상변화 메모리장치의 로우 동작과 관련된 부분을 도시한 도면.
도 4는 본 발명의 일실시예에 따른 상변화 메모리장치의 컬럼 동작과 관련된 부분을 도시한 도면.
도 5는 본 발명의 일실시예에 따른 상변화 메모리장치의 로우 동작과 관련된 부분(도 3)과 컬럼 동작과 관련된 부분(도 4)을 모두 두시한 도면.

Claims (12)

  1. 로우 방향으로 배열되는 적어도 둘 이상의 셀메트릭스가 공유하며, 제1로우 어드레스의 조합으로 선택되는 글로벌 로우 신호를 활성화하는 워드라인 디코더부;
    각각의 셀메트릭스 별로 구비되며, 상기 활성화된 글로벌 로우 신호에 대응되는 복수의 워드라인들을 복수의 로컬 전류라인들과 연결시켜주는 로컬 로우 스위치부;
    각각의 셀메트릭스 별로 구비되며, 상기 복수의 로컬 전류라인들과 복수의 글로벌 전류라인들을 연결시켜주는 버스 연결부; 및
    제2로우 어드레스의 조합으로 상기 글로벌 전류라인들 중 하나를 활성화시키는 활성화부
    를 포함하는 상변화 메모리장치.
  2. 제 1항에 있어서,
    상기 로컬 로우 스위치부와 상기 버스 연결부는,
    자신이 대응되는 셀메트릭스가 속하는 컬럼 방향이 선택되면 활성화되는 것을 특징으로 하는 상변화 메모리장치.
  3. 제 2항에 있어서,
    상기 워드라인 디코더부와 상기 활성화부는,
    자신이 속하는 로우 방향이 선택되면 활성화되는 것을 특징으로 하는 상변화 메모리장치.
  4. 제 1항에 있어서,
    상기 상변화 메모리장치는,
    제0로우 어드레스의 조합으로 선택되는 로우 블록 -로우 방향으로 배열되는 1열의 셀메트릭스에 대응되는 블록을 의미함- 을 활성화하기 위한 로우 선택신호를 생성하는 로우 블록 선택부
    를 더 포함하는 것을 특징으로 하는 상변화 메모리장치.
  5. 컬럼 방향으로 배열되는 적어도 둘 이상의 셀메트릭스가 공유하며, 글로벌 비트라인들 중 제1컬럼 어드레스에 의해 선택되는 글로벌 비트라인으로 데이터를 입/출력하는 센스앰프/라이트 드라이버 어레이부;
    상기 센스앰프/라이트 드라이버 어레이부에 대응되도록 구비되어, 제2컬럼 어드레스를 디코딩해 프리디코딩된 신호를 생성하는 컬럼 프리디코딩부; 및
    각각의 셀메트릭스 별로 구비되어, 로컬 비트라인들 중 상기 프리디코딩된 신호에 의해 선택되는 로컬 비트라인을 상기 선택된 글로벌 비트라인과 연결시키는 로컬 컬럼 스위치부
    를 포함하는 상변화 메모리장치.
  6. 제 5항에 있어서,
    상기 센스앰프/라이트 드라이버 어레이부와 상기 컬럼 프리디코딩부는,
    자신이 속하는 컬럼 방향이 선택되면 활성화되는 것을 특징으로 하는 상변화 메모리장치.
  7. 제 6항에 있어서,
    상기 로컬 컬럼 스위치부는,
    자신이 대응되는 셀메트릭스가 속하는 컬럼 방향이 선택되면 활성화되는 것을 특징으로 하는 상변화 메모리장치.
  8. 제 5항에 있어서,
    상기 상변화 메모리장치는,
    제0컬럼 어드레스의 조합으로 선택되는 컬럼 블록 -컬럼 방향으로 배열되는 1열의 셀메트릭스에 대응되는 블록을 의미함- 을 활성화하기 위한 컬럼 선택신호를 생성하는 컬럼 블록 선택부
    를 더 포함하는 것을 특징으로 하는 상변화 메모리장치.
  9. 로우 방향으로 배열되는 적어도 둘 이상의 셀메트릭스가 공유하며, 제1로우 어드레스의 조합으로 선택되는 글로벌 로우 신호를 활성화하는 워드라인 디코더부;
    각각의 셀메트릭스 별로 구비되며, 상기 활성화된 글로벌 로우 신호에 대응되는 복수의 워드라인들을 복수의 로컬 전류라인들과 연결시켜주는 로컬 로우 스위치부;
    각각의 셀메트릭스 별로 구비되며, 상기 복수의 로컬 전류라인들과 복수의 글로벌 전류라인들을 연결시켜주는 버스 연결부;
    제2로우 어드레스의 조합으로 상기 글로벌 전류라인들 중 하나를 활성화시키는 활성화부;
    컬럼 방향으로 배열되는 적어도 둘 이상의 셀메트릭스가 공유하며, 글로벌 비트라인들 중 제1컬럼 어드레스에 의해 선택되는 글로벌 비트라인으로 데이터를 입/출력하는 센스앰프/라이트 드라이버 어레이부;
    상기 센스앰프/라이트 드라이버 어레이부에 대응되도록 구비되어, 제2컬럼 어드레스를 디코딩해 프리디코딩된 신호를 생성하는 컬럼 프리디코딩부; 및
    각각의 셀메트릭스 별로 구비되어, 로컬 비트라인들 중 상기 프리디코딩된 신호에 의해 선택되는 로컬 비트라인을 상기 선택된 글로벌 비트라인과 연결시키는 로컬 컬럼 스위치부
    를 포함하는 상변화 메모리장치.
  10. 제 9항에 있어서,
    상기 상변화 메모리장치는,
    제0로우 어드레스의 조합으로 선택되는 로우 블록 -로우 방향으로 배열되는 1열의 셀메트릭스에 대응되는 블록을 의미함- 을 활성화하기 위한 로우 선택신호를 생성하는 로우 블록 선택부; 및
    제0컬럼 어드레스의 조합으로 선택되는 컬럼 블록 -컬럼 방향으로 배열되는 1열의 셀메트릭스에 대응되는 블록을 의미함- 을 활성화하기 위한 컬럼 선택신호를 생성하는 컬럼 블록 선택부
    를 더 포함하는 것을 특징으로 하는 상변화 메모리장치.
  11. 제 10항에 있어서,
    상기 워드라인 디코더부, 상기 활성화부 및 상기 로컬 컬럼 스위치부는,
    상기 로우 선택신호에 응답하여 활성화되는 것을 특징으로 하는 상변화 메모리장치.
  12. 제 11항에 있어서,
    상기 로컬 로우 스위치부, 상기 버스 연결부, 상기 센스앰프/라이트 드라이버 어레이부 및 상기 컬럼 프리디코딩부는,
    상기 컬럼 선택신호에 응답하여 활성화되는 것을 특징으로 하는 상변화 메모리장치.
KR1020090022147A 2009-03-16 2009-03-16 상변화 메모리장치 KR100996185B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090022147A KR100996185B1 (ko) 2009-03-16 2009-03-16 상변화 메모리장치
US12/488,637 US8139415B2 (en) 2009-03-16 2009-06-22 Phase-change memory device
TW098122664A TWI435327B (zh) 2009-03-16 2009-07-03 相變記憶體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090022147A KR100996185B1 (ko) 2009-03-16 2009-03-16 상변화 메모리장치

Publications (2)

Publication Number Publication Date
KR20100104023A KR20100104023A (ko) 2010-09-29
KR100996185B1 true KR100996185B1 (ko) 2010-11-25

Family

ID=42730589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022147A KR100996185B1 (ko) 2009-03-16 2009-03-16 상변화 메모리장치

Country Status (3)

Country Link
US (1) US8139415B2 (ko)
KR (1) KR100996185B1 (ko)
TW (1) TWI435327B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012203977A (ja) * 2011-03-28 2012-10-22 Elpida Memory Inc 半導体装置及びその制御方法並びにその情報処理システム
JP5802625B2 (ja) * 2012-08-24 2015-10-28 株式会社東芝 不揮発性半導体記憶装置
KR20140028613A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20180058060A (ko) * 2016-11-23 2018-05-31 에스케이하이닉스 주식회사 피크 커런트 분산이 가능한 상변화 메모리 장치
JP2020087493A (ja) * 2018-11-26 2020-06-04 キオクシア株式会社 半導体記憶装置
CN113241106B (zh) * 2021-07-13 2021-09-24 上海亿存芯半导体有限公司 行解码结构及存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597636B1 (ko) 2004-06-08 2006-07-05 삼성전자주식회사 상 변화 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5896340A (en) * 1997-07-07 1999-04-20 Invox Technology Multiple array architecture for analog or multi-bit-cell memory
EP1047077A1 (en) * 1999-04-21 2000-10-25 STMicroelectronics S.r.l. Nonvolatile memory device with double hierarchical decoding
US6891753B2 (en) * 2002-09-24 2005-05-10 Sandisk Corporation Highly compact non-volatile memory and method therefor with internal serial buses
KR100587702B1 (ko) * 2004-07-09 2006-06-08 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
CN101002276B (zh) * 2004-07-29 2010-09-01 斯班逊有限公司 在非易失性存储装置中信息设定之方法及设备
US7505348B2 (en) * 2006-10-06 2009-03-17 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
JP2008108382A (ja) * 2006-10-26 2008-05-08 Toshiba Corp 不揮発性半導体記憶装置
US7609559B2 (en) * 2007-01-12 2009-10-27 Micron Technology, Inc. Word line drivers having a low pass filter circuit in non-volatile memory device
JP2008299918A (ja) 2007-05-29 2008-12-11 Toshiba Microelectronics Corp 不揮発性半導体記憶装置及びその不良ブロック置き換え方法
KR100905172B1 (ko) 2007-07-24 2009-06-29 주식회사 하이닉스반도체 상 변화 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597636B1 (ko) 2004-06-08 2006-07-05 삼성전자주식회사 상 변화 반도체 메모리 장치

Also Published As

Publication number Publication date
TW201035977A (en) 2010-10-01
TWI435327B (zh) 2014-04-21
US8139415B2 (en) 2012-03-20
KR20100104023A (ko) 2010-09-29
US20100232216A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP4452463B2 (ja) レイアウト面積を減らし、バンクごとに独立的な動作を実行することができるデコーダを有するフラッシュメモリ装置
US6876592B2 (en) Semiconductor memory device
KR100996185B1 (ko) 상변화 메모리장치
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
KR100290697B1 (ko) 디스터브 리프레시 테스트 회로를 포함하는 반도체 기억 장치
JP2012174297A (ja) 半導体装置
US8203902B2 (en) System and method for memory array decoding
KR970051292A (ko) 휘발성 메모리 장치 및 이 장치를 리프레싱하는 방법
US20080165598A1 (en) Bi-directional resistive random access memory capable of multi-decoding and method of writing data thereto
US7440352B2 (en) Semiconductor memory device capable of selectively refreshing word lines
US7187615B2 (en) Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
US20090059691A1 (en) Semiconductor integrated circuit and multi test method thereof
US8068382B2 (en) Semiconductor memory with multiple wordline selection
US20050249000A1 (en) Semiconductor memory device for testifying over-driving quantity depending on position
US8120987B2 (en) Structure and method for decoding read data-bus with column-steering redundancy
JP2002230968A (ja) 半導体記憶装置
JP2999477B2 (ja) 半導体記憶装置
KR100695288B1 (ko) 반도체 메모리의 컬럼 디코딩 장치
US20240170088A1 (en) Apparatuses and methods for configurable ecc modes
KR20060095262A (ko) 반도체 메모리 장치
JP3733279B2 (ja) 集積回路
US20240160527A1 (en) Apparatuses and methods for configurable ecc modes
US10672444B1 (en) Decoder unit
KR970051166A (ko) 반도체 메모리 장치
KR100936798B1 (ko) 어드레스 디코더 및 그를 포함하는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 9