KR100224767B1 - 메모리 장치 - Google Patents
메모리 장치 Download PDFInfo
- Publication number
- KR100224767B1 KR100224767B1 KR1019950037054A KR19950037054A KR100224767B1 KR 100224767 B1 KR100224767 B1 KR 100224767B1 KR 1019950037054 A KR1019950037054 A KR 1019950037054A KR 19950037054 A KR19950037054 A KR 19950037054A KR 100224767 B1 KR100224767 B1 KR 100224767B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- address
- region
- rasva
- address buffer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명의 메모리장치는 각각 적어도 하나 이상의 셀 블럭을 갖는 좌측영역 및 우측영역 셀블럭을 갖는 셀 어레이와, 상기 좌측영역 및 우측영역 셀블럭의 워드라인을 각각 선택 구동하기 위하여 내부 어드레스신호를 디코딩하기 위한 좌측용 및 우측용 로오 디코더와,상기 내부 어드레스신호 발생용의 외부 어드레스신호를 입력받아 각각 내부 어드레스신호를 발생하기 위한 어드레스 버퍼와, 라스바신호를 입력받아 통상모드 를 수행하고, 스페셜 모드에서는 라스바신호와 스페셜 모드용 인에이블 신호를 입력받아 상기 어드레 스 버퍼를 제어하는 제어신호를 발생하고 상기 어드레스 버퍼에 입력되는 상기 외부 어드레스신호가 어드레스 버퍼에 입력되도록 제어하는 제어수단과, 상기 적어도 하나 이상의 셀 블럭을 구동 선택 하기 위하여 상기 어드레스 버퍼로 부터의 내부어드레스 신호를 프리디코딩하는 좌측용 및 우측용 프레 디코더로 구성된다
Description
제1도는 종래의 메모리장치의 블럭도.
제2도는 제1도에 도시된 메모리장치의 동작 타이밍도.
제3도는 본 발명의 일실시예에 따른 메모리장치의 블럭도.
제4도는 제3도에 도시된 메모리장치의 동작 타이밍도.
제5도는 제3도에 도시된 어드레스버퍼의 내부 라스신호 발생회로도.
제6도는 본 발명의 제2실시예에 따른 메모리장치의 블럭도.
제7도는 제6도에 도시된 래치부의 회로도.
제8도는 본 발명의 제3실시예에 따른 메모리장치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 셀어레이 11, 12, 61, 62 : 메모리 셀
13, 14, 63, 64 : 로오 디코더 15, 65 : 프리 디코더
16, 66, 861, 862 : 어드레스 버퍼 681, 682 : 래치부
본 발명은 메모리 장치에 관한 것으로, 특히 라스바신호가 토글할 때마다 새로운 워드라인을 선택하여 지속적인 리프레쉬가 가능한 메모리 장치에 관한 것이다.
제1도는 종래 메모리 장치의 블럭도로서, 어드레스 버퍼(16)에서 로오 어드레스(Ai)를 받아들인 뒤 프리 디코더(15)에서 이를 디코딩하여 그의 출력을 전체 셀 어레이 (10)의 로오 디코더(13, 14)에 보내서 원하는 로오의 워드라인을 선택함으써 그 워드라인에 달린 메모리 셀을 리프레쉬한다.
제2도는 제1도에 도시 된 메모리장치의 타이밍도이다. /RAS가 로우로 되면 내부신호인 ras신호가 발생되어 그 때의 어드레스신호를 로오 어드레스로 받아들여 그에 해당하는 워드라인을 선택하여 리프레쉬를 수행한다.
따라서 종래에는 항상 리프레쉬는 정상동작과 같은 tRP+tRAS의 싸이클 시간이 필요하게 된다, 이 경우 역시 전체 메모리 셀을 라프레쉬 하는데에도 긴 시간의 리 프레쉬 시간이 필요하게 되고 항상 그 메모리 소자는 일정한 리프레쉬방법과 싸이클만을 가지게 되어 소자의 사용 범위에 제한을 주는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위한것으로, 그 목적은 통상의 리 프레쉬외에 새로운 리프레쉬 모드를 삽입하여 소자가 신축성 있게 동작가능하도록 하고 라스바신호가 토글할 때마다 새로운 워드라인을 선택하므로써 계속적인 리프레쉬 를 가능하게 하는 메모리장치를 제공하는데 있다.
상기한 목적을 달성하기 위하여 본 발명의 제1실시예는, 좌측영역 및 우측영역 으로 분할되어 데이터를 저장하는 셀 어레이와, 상기 좌측영역 및 우측영역 셀 어레이 의 워드라인을 각각 선택 구동하기 위하여 내부 어드레스신호를 디코딩하는 좌측용 및 우측용 로오 디코더와, 외부 어드레스신호를 입력 받아 상기 내부 어드레스신호를 발생 시키는 어드레스 버퍼와, 상기 좌측영역 및 우측영역의 셀 어레이를 구동 선택하기 위 하여 상기 어드레스 버퍼로 부터의 내부어드레스신호를 프리디코딩하여 상기 좌측용 및 우측용 로오 디코더로 제공하는 좌측용 및 우측용 프리 디코더 및, 스페셜 모드에서는 라스바신호와 스페셜 모드용 인에이블신호를 입력받아 상기 어드레스 버퍼를 제어 하는 제어신호를 발생하는 제어수단으로 구성되고, 상기 좌측용 로오디코더와 우측용 로오디코더, 좌측용 프리 디코더와 우측용 프리 디코더는 상호 교대로 동작하고 상기 라스바신호의 상태에 따라 좌측영역 또는 우측영역 셀어레이가 선택 리프레쉬되는 것을 특징으로 한다.
그리고, 본 발명의 제2실시예는, 좌측 영역 및 우측영역으로 분할되어 데이터를 저장하는 셀 어레이와, 상기 셀 어레이의 메모리셀 중에 좌측영역 및 우측영역의 셀블럭을 각각 선택 구동하는 좌측용 및 우측용 로오 디코더와, 상기 좌측영역 및 우측영역 셀 어레이의 워드라인을 각각 선택 구동하기 위하여 상기 좌측용 및 우측용 로오 디코더로 각각 공급되는 좌측용 및 우측용 내부 어드레스신호를 저장하고 있는 좌측용 및 우측용 래치부와, 외부 어드레스신호를 입력받아 상기 좌측영역 및 우측영역 셀 어레이의 워드라인을 구동하기 위한 내부어드레스신호를 발생하는 어드레스 버퍼와, 상기 좌측영역 및 우측영역 셀 어레이를 선택 구동하기 위하여 상기어드레스 버퍼로 부터 내부 어드레스신호를 입력받아 프리디코딩하여 상기 좌측용 및 우측용 래치부로 출력하는 프리 디코더와, 스페셜 모드에서 라스바신호와 스페셜 모드용 인에이블신호를 입력받아 상기 어드레스 버퍼를 제어하는 제1제어신호를 발생하여 상기외부 어드레스신호가 상기 어드레스 버퍼에 입력되도록 제어하고 상기 좌측용 및 우측용 래치부를 제어하는 제2 및 제3 제어신호를 발생하여 상기 좌측용 및 우측용 래치부에 각각 저장되어 있는 좌측용 내부 어드레스 신호 및 우측용 내부 어드레스신호가 상기 좌측용 및 우측용 로오 디코더에 출력되도록 제어하는 제어수단으로 구성되며, 상기 셀어레이의 좌측영역 메모리셀 및 우측영역 메모리셀은 각각 상기 좌측용 로오디코더와 우측용 로오디코더 에 대응되어 라스바신호의 상태에 따라 좌측영역 또는 우측영역 메모리셀이 선택 리프레쉬되는 것을 특징으로 한다.
이하 본 발명을 첨부도면을 참조하여 상세히 설명한다.
제3도는 본 발명의 실시예에 따른 메모리장치의 블럭도이고, 제4도에 도시된 메모리장치의 타이밍도이다.
본 발명의 메모리장치는 각각 적어도 하나 이상의 셀 블럭을 갖는 좌측영역 메모리 셀(31) 및 우측영역 메모리 셀(32)을 갖는 셀 어레이(30)와, 상기 좌측영역 메모리 셀(31) 및 우측영역 메모리 셀(32)의 워드라인을 선택 구동하기 위하여 각각 내부 어 드레스신호를 디코딩하기 위한 좌측용 및 우측용 로오 디코더(33, 34)와, 상기 내부 어 드레스신호 발생용의 외부 어드레스신호를 입력받아 각각 내부 어드레스신호를 발생 하기 위한 어드레스 버퍼(36)와, 라스바신호를 입력받아 통상모드를 수행하고, 스페셜 모드에서 라스바신호와 스페셀 모드용 인에이블신호를 입력받아 상기 어드레스 버퍼 (36)를 제어하는 제어신호를 발생하고 상기 어드레스 버퍼(36)에 입력되는 상기 외부 어드레스신호가 어드레스 버퍼에 입력되도록 제어하는 라스바 버퍼(37)과, 상기 적어도 하나 이상의 셀 블럭을 구동 선택하기 위하여 상기 어드레스 버퍼로 부터의 내부어드레스신호 프리디코딩하는 좌측용 및 우측용 프리 디코더(351, 352)로 구성된다.
상기와 같이 구성된 본 발명의 동작을 이하에 설명한다.
제3도에 도시된 바와 같이 /RAS 버퍼(37)에서 /RAS를 받아들여 내부 ras신호인 ras_좌, ras_우를 발생시킨 뒤 상기 ras_좌 / ras_우가 각각의 독립된 프리디코더(351, 352)를 제어하게 되는데, 프리디코더(351, 352)는 어드레스 버퍼(36)에서 외부의 어드레스인 Ai나 내부 카운터에 의한 어드레스 Bn을 받아들여 내부 어드레스신호 AXi를 발생시킨 것을 받아들이는데 어드레스는 장치에 따라 다르지만 다수가 있므므로 이들을 조합하여 디코딩을 하게 된다. 이와 같은 상기 프리디코더(351, 352)가 상기 ras_좌 / ras_우의 제어를 받아서 각각의 프리디코더(351, 352)에서의 출력으로 AXij_좌/ AXij_우를 발생시켜서 전체 셀어레이를 양분하여 각각의 로오 디코더(33, 34)를 갖는 1/2 셀어레이(31, 32)에서 AXij가 입력으로 들어가 로오 디코딩되어 워드라인을 구동하게 되는데, 제4도에 도시된 바와같이 /RAS의 변화에 따라 ras_좌 / ras_우가 상호 반대의 극성을 갖게 되어 프리디코더가 ras_좌가 하이일 때는 AXij_우이 발생되므로 결국 /RAS의 토글링 에 따라 양분된 1/2 셀 어레이가 서로 교대로 워드라인을 선택시켜 리프레쉬를 수행한다.
이 때 /RAS의 길이는 /RAS가 하이 또는 로우일 때 모두 tRAS 만큼의 길이를 갖게 되므로, 예를들어 2개의 워드라인을 선택시킬 때 본 발명의 경우 tRAS×2=2tRAS 만큼의 시간을 걸리나 종래의 경우는 (tRP+tRAS)×2=2tRP+2tRAS 만큼이 되어 본 발명의 경우가 더 빠른 리프레쉬 동작을 진행시키게 된다.
한편 AXij_좌, AXij_우, ras_좌, ras_우는 서로 분리된 신호이고 ras는 정상 모드일 때와 스페셜 모드일 때 /RAS의 로우→하이, 하이→로우 변화시에 어드레스 버퍼 (36)에서 외부 어드레스신호를 받아들여 내부 어드레스신호 AXi를 발생시키게 된다. 정상 모드에서는 ras가 /RAS의 하이→로우 변화시에만 어드레스 버퍼(36)를 동작시 켜 AXi를 발생시킨다.
제5도는 제3도에 도시된 어드레스버퍼의 내부 라스신호 발생회로도이다.
/RAS가 하이에서 로우로 전이될 때는 a의 경로를 따라 r as를 발생 하고 /RAS가 로우에서 하이로 전이될 때는 b의 경로를 따라 ras를 발생 하게 되므로 /RAS가 하이 에서 로우로 또는 로우에서 하이로 전이됨에 따라 ras가 발생되게 된다. 한편 일반적인 리프레쉬를 할 경우에는 c 부분을 두어 /RAS가 로우일 때 ras가 발생되도록 선택신호(REFs)가 사용될 수 있다.
이하 본 발명의 제2실시예를 제6도 및 제7도를 참조하여 설명한다.
제6도는 본 발명의 제2실시예에 따른 메모리 장치의 블럭도이고, 제7도는 제6도에 도시된 래치부의 회로도이다.
본 발명의 메모리 장치는 각각 적어도 하나 이상의 셀 블럭을 갖는 좌측 영역 메 모리셀(61) 및 우측영역 메모리 셀(62)을 갖는 셀 어레이(60)와, 상기 셀 어레이(60)의 메모리셀 중에 좌측영역 및 우측영역 메모리 셀(61, 62)을 각각 선택하기 위한 좌측용 및 우측용 로오 디코더(63, 63)와, 상기 좌측영역 및 우측영역 메모리셀(61, 62)의 워 드라인을 구동하기 위하여 상기 좌측용 및 우측용 로오 디코더(63, 64)로 각각 공급되는 좌측용 및 우측용 내부 어드레스신호를 저장하고 있는 좌측용 및 우측용 래치부 (681, 682)와, 상기 좌측영역 및 우측영역 메모리 셀(61, 62)의 워드라인을 구동하기 위한 내부 어드레스신호 발생용의 외부 어드레스신호를 입력받아 내부어드레스신호를 발생하기 위한 어드레스 버퍼(661)와, 상기 어드레스 버퍼(661)로 부터 내부 어드레스신호를 입력받아 프리디코딩하여 상기 좌측용 및 우측용 래치부(681, 682)로 출력하는 프리 디코더(65)와, 라스바신호를 입력받아 통상모드를 수행하고, 스페셜 모드에서는 라스바신호와 스페셀 모드용 인에이블신호를 입력받아 상시 어드레스 버퍼(661)를 제 어하는 제1 제어신호를 발생하여 상기 외부 어드레스신호가 상기 어드레스 버퍼에 입 력되도록 제어하고 상기 좌측용 및 우측용 래치부를 제어하는 제2 및 제3 제어신호를 발생하여 상기 좌측용 및 우측용 래치부(681, 682)에 각각 저장되어 있는 좌측용 내부 어드레스신호 및 우측용 내부 어드레스 신호가 상기 좌측용 및 우측용 로오 디코더 (63, 64)에 출력되도록 제어하는 라스바 버퍼(67)로 구성된다.
상기 제7도에 있어서, 어드레스 버퍼(36)로 부터 AXij가 입력되면 각각의 래치 부, 즉 좌측 래치부(681) 및 우측 래치부(682)에서는 각각 ras_좌측 및 ras_우측에 의 하여 AXij_좌측 및 AXij_우측을 발생시키게 되며 ras_좌측이 로우에서 하이로 될 때 AXij_좌측은 AXij을 받아들여 래치하고 있다가 ras_좌측이 로우에서 하이로 가면 프리차지상태로 되고, ras_우측 역시 로우에서 하이로 될 때 AXij_우측은 AXij을 받아들여 래치하고 있다가 ras_우측이 로우로 간 뒤 프리차지상태로 된다.
이하 본 발명의 제3 실시예를 제8도를 참조하여 설명한다.
제8도는 본 발명의 제3 실시예에 따른 메모리장치의 블럭도이로서, 제6도의 메모리장치에서 어드레스를 받아들이는 어드레스버퍼(66) 대신에 외부 어드레스가 들어 오는 것을 받아들이는 외부 어드레스버퍼(861)와, 칩 내부에서 카운터에 의해 생성된 내부 어드레스신호를 받아들이는 내부 어드레스 버퍼(862)가 각각 독립적으로 분리되 어 있어서, 외부 어드레스신호를 받아들이는 경우는 상기 외부 어드레스 버퍼(861)만 동작 하고 내부 어드레스신호를 받아들이는 경우는 내부 어드레스버퍼(862)가 동작하여 각각의 버퍼 출력이 프리디코더(65)에서 모여서 AXij를 발생시키는 구조를 갖는다.
상기 셀어레이의 좌측영역 메모리셀 및 우측영역 메모리셀은 각각 상기 좌측용 로오디코더와 우측용 로오디코더에 대응되어 라스바신호의 상태에따라 좌측영역 또는 우측영역 메모리셀이 선택 리프레쉬 된다.
상기 한 바와 같이 본 발명은 종래에 비해 리프레쉬를 수행하는데 소요되는 싸이클시간을 단축시킬 수 있으며 모드선택을 이용하여 리프레쉬 방법을 쉽게 바꿀수 있어서 경우에 따라서 필요한 리프레쉬 기법을 이용할 수 있게 됨으로써 소자에 또 하나의 이점을 제공하게 되어 메모리 소자의 특성을 향상시 킬 수 있다.
Claims (6)
- 좌측영역 및 우측영역으로 분할되어 데이터를 저장하는 셀 어레이와, 상기 좌측영역 및 우측영역 셀 어레이의 워드라인을 각각 선택 구동하기 위하여 내부 어드레스신호를 디코딩하는 좌측용 및 우측용 로오 디코더와, 외부 어드레스신호를 입력받아 상기 내부 어드레스신호를 발생시키는 어드레스 버퍼와, 상기 좌측영역 및 우측영역의 셀 어레이를 구동 선택하기 위하여 상기 어드레스 버퍼로 부터의 내부어드레스신호를 프리디코딩하여 상기 좌측용 및 우측용 디코더로 제공하는 좌측용 및 우측용 프리 디코더 및, 스페셜 모드에서 라스바신호와 스페셜 모드용 인에이블신호를 입력받아 상기 어드레스 버퍼를 제어하는 제어신호를 발생하는 제어수단으로 구성되고, 상기 좌측용 로오디코더와 우측용 로오디코더, 좌측용 프리 디코더와 우측용 프리 디코더는 상호 교대로 동작하고 상기 라스바신호의 상태에 따라 좌측영역 또는 우측영역 셀어레이가 선택 리 프레쉬되는 것을 특징으로 하는 메모리 장치.
- 제1항에 있어서, 상기 어드레스버퍼를 제어하는 제어신호는 상기 라스바신호의 변화를 검출하여 라스바신호의 변화시 하이상태를 가지다가 스스로의 딜레이에 의하여 다시 하이로 가는 하이 펄스신호이고, 상기 제어수단은 라스바신호가 로우에서 하이로 전이되는 것을 검출하는 제1검출부와, 상기 라스바신호가 하이에서 로우로 전이되는 것을 검출하는 제2검출부와, 통상모드의 상기 라스바신호가 로우인 경우에 상기 제어 신호를 하이로 제어하고 스페셜모드의 상기 라스바신호가 하이 인 경우에 상기 제어신호를 로우로 제어하는 제어부를 구비한 내부 카스신호 발생회로를 포함하는 것을 특징으로 하는 메모리장치.
- 좌측영역 및 우측영역으로 분할되어 데이터를 저장하는 셀 어레이와, 상기 셀 어레이의 메모리셀 중에 좌측영역 및 우측영역의 셀블럭을 각각 선택 구동하는 좌측용 및 우측용 로오 디코더와, 상기 좌측영역 및 우측영역 셀 어레이의 워드라인을 각각 선택 구동하기 위하여 상기 좌측용 및 우측용 로오 디코더로 각각 공급되는 좌측용 및 우측용 내부 어드레스신호를 저장하고 있는 좌측용 및 우측용 래치부와, 외부 어드레스신호를 입력받아 상기 좌측영역 및 우측영역 셀 어레이의 워드라인을 구동하기 위한 내부어드레스신호를 발생하는 어드레스 버퍼와, 상기 좌측영역 및 우측영역 셀 어레이를 선택 구동하기 위하여 상기 어드레스 버퍼로 부터 내부 어드레스신호를 입력받아 프리 디 코딩하여 상기 좌측용 및 우측용 래치부로 출력하는 프리 디코더와, 스페셜 모드에서 스페셜 모드용 인에이블신호를 입력받아 상기 어드레스 버퍼를 제어하는 제1 제어신호를 발생하여 상기 외부 어드레스신호가 상기 어드레스 버퍼에 입력되도록 제어하고 상기 좌측용 및 우측용 래치부를 제어하는 제2 및 제3 제어신호를 발생하여 상기 좌측용 및 우측용 래치부에 각각 저장되어 있는 좌측용 내부 어드레스 신호 및 우측용 내부 어드레스신호가 상기 좌측용 및 우측용 로오 디코더에 출력되도록 제어하는 제어수단으로 구성되며, 상기 셀어레이의 좌측영역 메모리셀 및 우측영역 메모리셀은 각각 상기 좌측용 로오디코더 와 우측용 로오디코더에 대응되어 라스바신호의 상태에 따라 좌측영역 또는 우측영역 메모리셀이 선택 리프레쉬되는 것을 특징으로 하는 메모리 장치.
- 제3항에 있어서, 상기 어드레스버퍼를 제어하는 제어신호는 상기 라스바신호의 변화를 검출하여 라스바신호의 변화시 하이상태를 가지다가 스스로의 딜레이에 의하여 다시 하이로 가는 하이 펄스신호이고, 상기 제어수단은 라스바신호가 로우에서 하이 로 전이되는 것을 검출하는 제1검출부와, 상기 라스바신호가 하이에서 로우로 전이되는 것을 검출하는 제2검출부와, 통상모드의 상기 라스바신호가 로우인 경우에 상기 제어 신호를 하이로 제어하고 스페셜모드의 상기 라스바신호가 하이인 경우에 상기 제어신호를 로우로 제어하는 제어부를 구비한 내부 카스신호 발생회로를 포함하는 것을 특징 으로 하는 메모리 장치.
- 제3항에 있어서, 상기 좌측용 및 우측용 래치부는 상기 프리디코더로 부터 출력된 내부 어드레스신호를 입력받아 상기 제1 및 제2 신호가 로우에서 하이로 전이될 경우 래치시키고 상기 제1 및 제2 신호가 하이로 유지되는 동안은 상기 입력된 내부 어드레스신호가 변해도 출력은 변하지 않고 있다가 제1 및 제2 신호가 다시 로우로 전이된 뒤 상기 좌측용 및 우측용 내부 어드레스신호를 로우상태로 프리차징시키는 것을 특징으로 하는 메모리장치.
- 제3항에 있어서, 상기 어드레스버퍼는 내부 어드레스를 입력받는 제2 어드레스버퍼를 더 포함하는 것을 특징으로 하는 메모리장치
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037054A KR100224767B1 (ko) | 1995-10-25 | 1995-10-25 | 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037054A KR100224767B1 (ko) | 1995-10-25 | 1995-10-25 | 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970023393A KR970023393A (ko) | 1997-05-30 |
| KR100224767B1 true KR100224767B1 (ko) | 1999-10-15 |
Family
ID=19431249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950037054A KR100224767B1 (ko) | 1995-10-25 | 1995-10-25 | 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100224767B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390984B1 (ko) * | 1999-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100361863B1 (ko) * | 1999-06-29 | 2002-11-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
-
1995
- 1995-10-25 KR KR1019950037054A patent/KR100224767B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970023393A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100257867B1 (ko) | 2차 캐시를 구비한 시스템 장치 및 동기형 메모리 장치 | |
| JP4276235B2 (ja) | 半導体メモリ | |
| KR100529706B1 (ko) | 반도체 기억장치 | |
| JP2007184106A (ja) | 同期形半導体メモリ装置のためのカラム選択ライン制御回路 | |
| KR100214262B1 (ko) | 메모리 장치 | |
| KR970051292A (ko) | 휘발성 메모리 장치 및 이 장치를 리프레싱하는 방법 | |
| US20050138456A1 (en) | Semiconductor memory device for reducing address access time | |
| KR19990006345A (ko) | 반도체 기억 장치 | |
| KR960003998B1 (ko) | 반도체 메모리 장치 | |
| KR100431331B1 (ko) | 반도체 메모리장치의 입출력 센스 앰프 구동방법 및 그구동제어회로 | |
| KR100209364B1 (ko) | 메모리장치 | |
| KR100224767B1 (ko) | 메모리 장치 | |
| KR100230412B1 (ko) | 멀티 뱅크를 갖는 반도체 메모리장치 | |
| KR100915809B1 (ko) | 반도체 테스트 장치 및 그의 테스트 방법 | |
| KR100625820B1 (ko) | 컬럼 어드레스 디코더를 공유하는 뱅크를 가진 반도체메모리 소자 | |
| KR100287189B1 (ko) | 활성화된 다수개의 워드라인들이 순차적으로 디세이블되는 반도체 메모리장치 | |
| KR100593145B1 (ko) | 반도체 메모리 소자의 메인 로우 디코더 | |
| KR100284744B1 (ko) | 고속 어드레스 디코더를 구비하는 반도체 메모리장치 및 이의 어드레스 디코딩 방법 | |
| KR100274749B1 (ko) | 싱크로너스 메모리 | |
| KR100273309B1 (ko) | 반도체 메모리 회로 | |
| KR100390238B1 (ko) | 뱅크 어드레스를 이용한 반도체 메모리 소자의 어드레스제어 장치 | |
| KR0164355B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| KR0162991B1 (ko) | 반도체 메모리 장치 | |
| KR100381965B1 (ko) | 프리디코딩 컬럼 어드레스를 이용한 디램 | |
| KR20000051037A (ko) | 소비전력을 최소화하는 프리디코더 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |