KR970008164A - 반도체 메모리 장치의 데이타 입출력 제어회로 - Google Patents
반도체 메모리 장치의 데이타 입출력 제어회로 Download PDFInfo
- Publication number
- KR970008164A KR970008164A KR1019950020506A KR19950020506A KR970008164A KR 970008164 A KR970008164 A KR 970008164A KR 1019950020506 A KR1019950020506 A KR 1019950020506A KR 19950020506 A KR19950020506 A KR 19950020506A KR 970008164 A KR970008164 A KR 970008164A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- output
- line
- transmitting
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000004044 response Effects 0.000 claims abstract 7
- 238000013500 data storage Methods 0.000 claims abstract 4
- 230000003213 activating effect Effects 0.000 claims abstract 2
- 230000004913 activation Effects 0.000 claims abstract 2
- 238000003491 array Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000013507 mapping Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
메모리셀 어레이내의 특정 영역에 특정 데이타를 저장(Store)하고자 할때 외부의 데이타를 받아들이지 않고 이미 메모리셀 어레이에 저장된 데이타를 이용하여 메모리 맵핑(Memory mapping)를 가능케한 데이타 입출력 제어회로에 관한 것이다. 상기의 회로는, 워드라인과 직교하는 방향으로 메모리셀이 접속된 비트라인을 가지는 메모리셀 어레이와, 데이타를 입출력하는 입출력라인과, 컬럼어드레스정보를 디코딩하여 다수의 컬럼선택라인 중 적어도 하나의 컬럼선택라인을 활성화하는 컬럼디코더와, 게이트에 접속되는 상기 컬럼선택라인의 활성화에 응답하여 상기 메모리셀 어레이의 비트라인과 상기 입출력라인을 스위칭 접속하는 컬럼선택 스위칭수단과, 상기 입출력라인으로부터의 데이타를 감지증폭하여 출력하는 데이타 증폭수단과, 입력되는 데이타를 상기 입출력라인으로 전송하는 데이타 전송수단과, 상기 데이타 증폭수단으로부터 출력되는 데이타를 제1제어신호에 응답하여 래치하고, 제2제어신호의 입력에 응답하여 상기 데이타 전송수단으로 전송하는 데이타 저장수단으로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 메모리 장치의 데이타 입출력 제어회로도, 제3도는 제2도의 데이타 입출력 제어회로가 적용된 반도체 메모리 장치의 일실시예의 예시도.
Claims (5)
- 반도체 메모리 장치의 데이타 입출력 제어회로에 있어서, 워드라인과 직교하는 방향으로 메모리셀이 접속된 비트라인을 가지는 다수의 메모리셀 어레이와, 데이타를 입출력하는 다수의 입출력라인과, 컬럼어드레스정보를 디코딩하여 다수의 컬럼선택라인중 적어도 하나의 컬럼선택라인을 활성화하는 컬럼디코더와, 게이트에 접속되는 상기 컬럼선택라인의 활성화에 응답하여 상기 메모리셀 어레이의 비트라인과 상기 입출력라인을 스위칭 접속하는 다수의 컬럼선택스위칭수단과, 상기 입출력라인으로부터의 데이타를 감지증폭하여 출력하는 데이타 증폭수단과, 입력되는 데이타를 상기 입출력라인으로 전송하는 데이타 전송수단과, 상기 데이타 증폭수단으로부터 출력되는 데이타를 제1제어신호에 응답하여 래치하고, 제2제어신호의 입력에 응답하여 상기 데이타 전송수단으로 전송하는 하나 이상의 데이타 저장수단으로 구성됨을 특징으로 하는 반도체 메모리 장치의 데이타 입출력 제어회로.
- 제1항에 있어서, 상기 데이타 저장수단은, 상기 데이타 증폭수단 및 데이타 전송수단의 갯수만큼 상기 반도체 메모리 장치내에 설치됨을 특징으로 하는 반도체 메모리 장치의 데이타 입출력 제어회로.
- 제1항 또는 제2항에 있어서, 상기 데이타 저장수단은, 입력되는 데이타를 래치하는 래치수단과, 상기 제1제어신호의 입력에 응답하여 상기 입출력 증폭회로의 출력을 상기 래치수단으로 전송하는 제1트랜지스터와, 상기 제2제어신호의 입력에 응답하여 상기 래치수단에 래치된 데이타를 상기 기록드라이버로 전송하는 제2트랜지스터로 구성함을 특징으로 하는 반도체 메모리 장치와 데이타 입출력 제어회로.
- 제1항 또는 제2항에 있어서, 상기 제1제어신호는 상기 메모리셀에 저장된 데이타가 독출시에 활성화되는 신호임을 특징으로 하는 반도체 메모리 장치의 입출력 제어회로.
- 제4항에 있어서, 상기 제2제어신호는 기록모드에서 활성화되는 신호임을 특징으로 하는 반도체 메모리 장치의 데이타 입출력 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020506A KR0154756B1 (ko) | 1995-07-12 | 1995-07-12 | 반도체 메모리 장치의데이타 입출력 제어회로 |
| JP18246096A JPH0935483A (ja) | 1995-07-12 | 1996-07-11 | 内部複写機能付きの半導体メモリ装置 |
| US08/680,572 US5682351A (en) | 1995-07-12 | 1996-07-12 | Semiconductor memory device having an internal copy function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020506A KR0154756B1 (ko) | 1995-07-12 | 1995-07-12 | 반도체 메모리 장치의데이타 입출력 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008164A true KR970008164A (ko) | 1997-02-24 |
| KR0154756B1 KR0154756B1 (ko) | 1998-12-01 |
Family
ID=19420449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950020506A KR0154756B1 (ko) | 1995-07-12 | 1995-07-12 | 반도체 메모리 장치의데이타 입출력 제어회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5682351A (ko) |
| JP (1) | JPH0935483A (ko) |
| KR (1) | KR0154756B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986962A (en) * | 1998-07-23 | 1999-11-16 | International Business Machines Corporation | Internal shadow latch |
| JP2001006379A (ja) * | 1999-06-16 | 2001-01-12 | Fujitsu Ltd | 複写、移動機能を有するフラッシュメモリ |
| JP2011090778A (ja) * | 2000-03-30 | 2011-05-06 | Renesas Electronics Corp | 半導体記憶装置 |
| US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
| KR20110004164A (ko) | 2009-07-07 | 2011-01-13 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR20200129239A (ko) * | 2019-05-07 | 2020-11-18 | 삼성전자주식회사 | 페이지 버퍼, 이를 포함하는 메모리 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291442A (en) * | 1990-10-31 | 1994-03-01 | International Business Machines Corporation | Method and apparatus for dynamic cache line sectoring in multiprocessor systems |
-
1995
- 1995-07-12 KR KR1019950020506A patent/KR0154756B1/ko not_active IP Right Cessation
-
1996
- 1996-07-11 JP JP18246096A patent/JPH0935483A/ja active Pending
- 1996-07-12 US US08/680,572 patent/US5682351A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0154756B1 (ko) | 1998-12-01 |
| JPH0935483A (ja) | 1997-02-07 |
| US5682351A (en) | 1997-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970051178A (ko) | 멀티뱅크구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로 | |
| KR920010649A (ko) | 불휘발성 반도체 메모리장치 | |
| JP2004079161A (ja) | レイアウト面積を減らし、バンクごとに独立的な動作を実行することができるデコーダを有するフラッシュメモリ装置 | |
| KR850008569A (ko) | 반도체 메모리장치 | |
| KR930022206A (ko) | 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리 | |
| KR960006039A (ko) | 반도체 기억 장치 | |
| KR920013472A (ko) | 반도체 기억장치 | |
| KR970022773A (ko) | 다중 뱅크 메모리 설계 및 그를 이용한 시스템과 방법 | |
| KR940016225A (ko) | 반도체 기억장치 | |
| KR100582357B1 (ko) | 로우디코딩을 효율적으로 할 수 있는 태그블럭을 구비하는반도체 메모리 장치 | |
| KR930017026A (ko) | 블럭라이트 기능을 갖는 반도체 메모리장치 | |
| KR970008164A (ko) | 반도체 메모리 장치의 데이타 입출력 제어회로 | |
| KR970017658A (ko) | 싸이클시간을 감소시키기 위한 반도체 메모리 장치 | |
| KR970017610A (ko) | 반도체 메모리 장치 | |
| KR910019059A (ko) | 반도체 불휘발성 메모리장치 | |
| KR970023432A (ko) | 신속한 랜덤 액세스를 위한 반도체 메모리 소자 | |
| KR950010084A (ko) | 반도체 메모리 장치 | |
| US7554876B2 (en) | Semiconductor memory device | |
| KR930001210A (ko) | 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로 | |
| US5479373A (en) | Semiconductor memory device having a plurality of blocks | |
| KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
| KR960008856A (ko) | 용장회로를 갖는 반도체 기억장치 | |
| KR860002156A (ko) | 반도체 장치 | |
| KR920018761A (ko) | 반도체 기억장치 | |
| KR100520643B1 (ko) | 플래시 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120706 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |