KR910019059A - 반도체 불휘발성 메모리장치 - Google Patents

반도체 불휘발성 메모리장치 Download PDF

Info

Publication number
KR910019059A
KR910019059A KR1019910005523A KR910005523A KR910019059A KR 910019059 A KR910019059 A KR 910019059A KR 1019910005523 A KR1019910005523 A KR 1019910005523A KR 910005523 A KR910005523 A KR 910005523A KR 910019059 A KR910019059 A KR 910019059A
Authority
KR
South Korea
Prior art keywords
cell array
memory cell
word
address
word lines
Prior art date
Application number
KR1019910005523A
Other languages
English (en)
Inventor
히토시 곤도
사토시 사사키
다다시 마루야마
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
원본미기재
이와테 도시바 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 원본미기재, 이와테 도시바 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR910019059A publication Critical patent/KR910019059A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)

Abstract

내용 없음

Description

반도체 불휘발성 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예 장치의 전체적인 구성을 나타낸 블럭도.

Claims (3)

  1. 다수의 불휘발성 메모리소자가 매트릭스 형상으로 배치된 메모리셀어레이(14)와, 이 메모리셀 어레이(14)내의 불휘발성 메모리소자를 워드 단위로 선택하기 위해 상기 메모리셀 어레이(14)내의 번지가 부여된 워드선(WL0∼WL8191), 워드선(WL0∼WL8191)에 워드 선택신호를 부여하여 상기 메모리셀 어레이(14)내의 불휘발성 메모리소자를 워드 단위로 선택시킴과 더불어 특정한 복수의 워드선에 워드 선택신호를 병렬로 부여하는 기능을 갖춘 디코더(13′)를 구비하여 구성된 것을 특징으로 하는 반도체 불휘발성 메모리장치.
  2. 제1항에 있어서, 상기 디코더(13′)에는 제어신호가 공급되고, 상기 디코더(13′)는 상기 제어신호의 논리에 따라 상기 메모리셀 어레이(14)내의 기수번지가 부여된 모든 워드선 혹은 우수번지가 부여된 모든 워드선에 대해 워드 선택신호를 병렬로 부여하도록 구성되어 있는 것을 특징으로 하는 반도체 불휘발성 메모리장치.
  3. 다수의 불휘발성 메모리소자가 매트릭스 형상으로 배치된 메모리셀 어레이(14)와, 이 메모리셀 어레이 (14)내의 불휘발성 메모리소자를 워드 단위로 선택하기 위해 상기 메모리셀 어레이내(14)의 번지가 부여된 복수의 워드선(WL0∼WL8191), 상기 메모리셀 어레이(14)내의 기수번지가 부여된 모든 워드선 혹은 우수번지가 부여된 모든 워드선에 대해 워드 선택신호를 병렬로 부여하는 디코더(13′)상기 메모리셀 어레이(14)내의 불휘발성 메모리소자에 접속되어 독출데이터 혹은 기록데이터를 전달받는 복수의 비트선(d0∼d7), 상기 메모리셀 어레이(14)내의 기수 번지가 부여된 워드선에 대해 상기 디코더(13′)로부터 워드 선택신호가 병렬로 부여되는 때에는 논리 "1", "0"이 교대로 반복되는 단위 워드길이의 데이터를 또한 상기 메모리셀 어레이(14)내의 우수번지가 부여된 때에는 논리 "1", "0"의 줄이 상기한 것과는 반대로 되는 단위 워드길이의 데이터를 각각 상기 복수의 비트선(d0∼d7)을 통해 상기 메모리셀 어레이(14)에 부여하는 수단(311∼314)을 구비하여 구성된 것을 특징으로 하는 반도체 불휘발성 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910005523A 1990-04-06 1991-04-06 반도체 불휘발성 메모리장치 KR910019059A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-90290 1990-04-06
JP9029090A JP2601931B2 (ja) 1990-04-06 1990-04-06 半導体不揮発性メモリ装置

Publications (1)

Publication Number Publication Date
KR910019059A true KR910019059A (ko) 1991-11-30

Family

ID=13994401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005523A KR910019059A (ko) 1990-04-06 1991-04-06 반도체 불휘발성 메모리장치

Country Status (3)

Country Link
EP (1) EP0450632A2 (ko)
JP (1) JP2601931B2 (ko)
KR (1) KR910019059A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647546B2 (ja) * 1990-10-11 1997-08-27 シャープ株式会社 半導体記憶装置のテスト方法
DE69319162T2 (de) * 1992-03-26 1999-03-25 Hitachi Vlsi Engineering Corp., Kodaira, Tokio/Tokyo Flash-Speicher
US5592422A (en) * 1995-06-07 1997-01-07 Sgs-Thomson Microelectronics, Inc. Reduced pin count stress test circuit for integrated memory devices and method therefor
JPH097400A (ja) * 1995-06-15 1997-01-10 Nec Yamaguchi Ltd 半導体記憶装置
JPH097399A (ja) * 1995-06-15 1997-01-10 Nec Corp 半導体記憶回路装置
DE69619939T2 (de) * 1995-11-29 2002-11-21 Texas Instruments Inc., Dallas Verfahren und Vorrichtung zur Prüfung von Halbleiterspeichervorrichtungen
US5691951A (en) * 1996-11-04 1997-11-25 Micron Technology, Inc. Staggered row line firing in single ras cycle
EP3021326B1 (en) * 2014-11-17 2020-01-01 EM Microelectronic-Marin SA Apparatus and method to accelerate the testing of a memory array by applying a selective inhibition of address input lines.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292298A (ja) * 1985-06-18 1986-12-23 Nec Corp メモリ回路
JPS62120700A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPH0196898A (ja) * 1987-10-07 1989-04-14 Toshiba Corp 自己診断機能付き半導体記憶装置
JPH01184799A (ja) * 1988-01-19 1989-07-24 Nec Corp メモリの欠陥検出回路
JPH01294299A (ja) * 1988-05-20 1989-11-28 Nec Corp 半導体メモリの組込み検査方式及び回路

Also Published As

Publication number Publication date
EP0450632A2 (en) 1991-10-09
JPH03290899A (ja) 1991-12-20
JP2601931B2 (ja) 1997-04-23

Similar Documents

Publication Publication Date Title
US3772652A (en) Data storage system with means for eliminating defective storage locations
KR950020748A (ko) 반도체 기억장치
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
KR840000838A (ko) 멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치
KR950020713A (ko) 다이나믹 반도체기억장치
KR950006608A (ko) 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치
KR890012312A (ko) 반도체 기억장치
KR950030151A (ko) 반도체 기억장치
KR20070116896A (ko) Ｙ먹스 분할 방식
KR920013472A (ko) 반도체 기억장치
KR930022206A (ko) 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리
KR930020678A (ko) 반도체 기억 장치
KR950020732A (ko) 다이나믹 반도체 기억장치
US5367495A (en) Random access memory having control circuit for maintaining activation of sense amplifier even after non-selection of word line
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR910020724A (ko) 반도체 기억장치
KR910019059A (ko) 반도체 불휘발성 메모리장치
KR960008847A (ko) 불휘발성 반도체기억장치의 셀특성 측정회로
US4744053A (en) ROM with mask programmable page configuration
KR900017171A (ko) 반도체집적회로
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
KR910006987A (ko) 반도체기억장치
KR920020501A (ko) 반도체 기억 장치
US6331963B1 (en) Semiconductor memory device and layout method thereof
JP3240897B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
SUBM Submission of document of abandonment before or after decision of registration