KR840000838A - 멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치 - Google Patents
멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치 Download PDFInfo
- Publication number
- KR840000838A KR840000838A KR1019820003058A KR820003058A KR840000838A KR 840000838 A KR840000838 A KR 840000838A KR 1019820003058 A KR1019820003058 A KR 1019820003058A KR 820003058 A KR820003058 A KR 820003058A KR 840000838 A KR840000838 A KR 840000838A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- logical
- words
- physical
- word
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 13
- 238000013500 data storage Methods 0.000 title claims 6
- 230000001427 coherent effect Effects 0.000 claims 16
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 적용한 시스템의 블록다이아그램.
Claims (13)
- 메모리로부터 병렬로 데이타의 N멀티플 일관성 논리워어드들을 기억시키고 재생시키기 위한 방법에 있어서,
- 데이타의 각 논리 워어드들이 L비트의 논리워어드 길이를 가지며,
- 그 방법구성이 : 적어도 N배의 L비트와 같은 물리적 워어드 길이를 가지는 데이타의 물리적 워어드들에 데이타의 논리 워어드의 스토어링하는 스탭지와 :
- 데이타의 각 물리적 워어드들에 있어서, 데이타의 물리적 워어드내의 맨좌측의 L비트에서의 데이타의 물리적 워어드의 물리적 어드레스에 대응하는 논리 어드레스를 가지는 데이타의 논리 워어드를 스토어링 하는 스탭 B와 : 데이타의 각 물리적 워어드들에 있어서 데이타의 물리적 워어드에서의 좌측으로 L비트에 저장된 데이타의 논리 워어드보다 더 큰 어드레스 하나를 가지는 데이타의 논리 워어드를 스토어링하는 스탭 C와 : 데이타의 N논리워어드들이 데이타의 물리적 워어드에 저장될 때까지 스탭 C를 반복하는 스탭 D와 : 데이타의 각 물리적 워어드가 물리워어드들에 기억된 데이타의 N논리 워어드들을 가질때까지 스탭 B를 되풀이하는 스탭 E와 : 메모리로부터 판독되어지도록 데이타의 제1의 N일관성 논리워어드의 논리어드레스를 나타내는 것에 의해 메모리를 어드레싱 하는 스탭 F 및 : 물리적 어드레스가 데이타의 N일관성 논리워어드들의 제1의 논리 어드레스에 대응하여, 데이타의 N일관성 논리워어드들이 메모리 티이드와 병렬로 재생되는 데이타의 물리적 워어드를 판독하는 스탭 G로 구성되는 특징이 있는 멀티워어드 메모리데이타 기억 및 어드레싱방법.
- 제1항에 있어서, N은 2이고 L은 16인 특징이 있는 멀티 워어드 메모리 데이타 스토리지 및 어드레싱 방법.
- 메모리로부터 병렬로 데이타의 N멀티플 일관성 논리워어드를 스토어링 및 재생키 위한 방법에 있어서 데이타의 각 논리 워어드들이 L비트의 논리워어드 길이를 가지며,
- 방법구성이 : 적어도 N배의 L비트들과 같은 물리적 워어드 길이를 가지는 데이타의 물리적 워어드들에 데이타의 논리워어드들을 스토어링하는 스탭 A와 : 데이타의 물리적 워어드의 물리적 어드레스에 상응하는 논리적 어드레스를 가지는 데이타의 제1의 N일관성으로 어드레스된 워어드들과 데이타의 각 물리적 워어드들에 데이타의 일관성으로 어드레스된 논리워어드들을 스토어링하는 스탭 B와 : 데이타의 각 물리적 워어드가 물리적 워어드에 저장된 데이타의 논리워어드들을 가질때까지 스탭를 반복하는 스탭 C와 : 메모리로부터 판독되어지도록 데이타의 제1N 일관성논리 워어드들의 논리어드레스를 나타내는 것에 의해 메모리를 어드레싱하는 스탭 D와 : 물리적 어드레스가 데이타의 제1의 N일관성 논리 워어드들의 논리 어드레스에 대응하여, 데이타의 N일관성 논리워어드들이 메모리 리이드와 병렬로 재생되는 데이타의 물리적 워어드를 판독하는 스탭 E로 구성되는 특징이 있는 멀티 워어드메모리 데이타 스토리지 및 어드레싱 방법.
- 제3항에 있어서, 메모리가 판독전용 기억장치이고 데이타의 논리 워어드들의 N멀티플 카피들이 거기에 미리 기억되어 있는 특징이 있는 멀티 워어드 메모리 데이타 스토리지 및 어드레싱 방법.
- 제3항에 있어서, 메모리가 판독기를 기억장치이고, 데이타의 논리워어드들중의 오직 하나와 그것의 대응 논리 어드레스가 상기 기억장치에 기록하기 위한 시간에 나타내지고, 그것이 데이타의 각 N일관성 물리적 워어드들에 하나의 논리워어드 기억장소를 옮긴 데이타의 일관성 물리적 워어드들에 기억되어 있는 특징이 있는 멀티워어드 메모리 데이타 스토리지 및 어드레싱 방법.
- 제5항에 있어서, 상기 기억장치가 판독기록 기억장치이고, 데이타의 N일관성 논리 워어드들과 데이타의 제1의 N일관성 논리워어드들의 논리 어드레스가 상기 기억장치에 기록하는 시간에 나타내어지고, 데이타의 N물리적 워어드들에의 기록이 어드레스 인크리멘트와 디크리멘트 및 데이타 얼라인 먼트를 사용하여 행하여지는 특징이 있는 멀티 워어드 메모리 데이타 스토리지 및 어드레싱 방법.
- 병렬로 데이타의 N멀티플 일관성 논리워어드들을 재생시키기 위한 기억장치에 있어서 그 구성이 : 데이타의 N개의 논리 워어드들을 포함하기에 충분한 길이인 다수의 데이타의 물리적 워어드들과 : 메모리로부터 판독되어지도록 제1의 데이타의 N멀티플 일관성 논리워어드들의 어드레스를 사용하여 데이타의 다수의 물리적 워어드들중의 명기된 것을 어드레싱하기 위한 어드레싱 장치와 데이타의 수다의 물리적 워어드들중의 명기된 것을 리시브하기 위한 데이타 출력장치로 구성하며 데이타의 각 물리적 워어드들이 N일관성 논리 어드레스들을 가지는 데이타의 N일관성 논리워어드들을 포함하며, 상기 데이타의 제1의 N일관성 논리워어드들이 기억된 데이타의 물리적 워어드의 물리적 어드레스에 대응하는 논리 어드레스를 가지며 그리하여 상기 데이타의 N일관성 논리워어드들의 판독이 어떠한 어드레스 인크티멘팅이나 디크리멘팅 또는 어떠한 데이타 얼라인먼트를 필요로 하지 않는 특징을 지닌 멀티워어드 메모리 데이타 스토리지 및 어드레싱 장치.
- 제7항에 있어서, 기억장치가 판독전용 기억장치이며, N멀티플 논리워어드들의 데이타가 거기에 미리 기억되어 있는 것을 특징으로 하는 멀티워어드 메모리 데이타 스토리지 및 어드레싱 방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US280720 | 1981-07-06 | ||
US06/280,720 US4438493A (en) | 1981-07-06 | 1981-07-06 | Multiwork memory data storage and addressing technique and apparatus |
US280,720 | 1981-07-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR840000838A true KR840000838A (ko) | 1984-02-27 |
KR880000298B1 KR880000298B1 (ko) | 1988-03-19 |
Family
ID=23074320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8203058A KR880000298B1 (ko) | 1981-07-06 | 1982-07-06 | 멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치 |
Country Status (10)
Country | Link |
---|---|
US (1) | US4438493A (ko) |
EP (1) | EP0069570B1 (ko) |
JP (1) | JPS5817582A (ko) |
KR (1) | KR880000298B1 (ko) |
AU (1) | AU547480B2 (ko) |
CA (1) | CA1181866A (ko) |
DE (1) | DE3277650D1 (ko) |
MX (1) | MX153324A (ko) |
PH (1) | PH19893A (ko) |
YU (1) | YU43271B (ko) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607678A (ja) * | 1983-06-25 | 1985-01-16 | Fujitsu Ltd | メモリ構成方式 |
US4589063A (en) * | 1983-08-04 | 1986-05-13 | Fortune Systems Corporation | Data processing system having automatic configuration |
US4621320A (en) * | 1983-10-24 | 1986-11-04 | Sperry Corporation | Multi-user read-ahead memory |
JPS618785A (ja) * | 1984-06-21 | 1986-01-16 | Fujitsu Ltd | 記憶装置アクセス制御方式 |
KR910000365B1 (ko) * | 1984-10-05 | 1991-01-24 | 가부시기가이샤 히다찌세이사꾸쇼 | 기억회로 |
US5448519A (en) * | 1984-10-05 | 1995-09-05 | Hitachi, Ltd. | Memory device |
US5450342A (en) * | 1984-10-05 | 1995-09-12 | Hitachi, Ltd. | Memory device |
US5923591A (en) * | 1985-09-24 | 1999-07-13 | Hitachi, Ltd. | Memory circuit |
US6028795A (en) * | 1985-09-24 | 2000-02-22 | Hitachi, Ltd. | One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation |
JPH0670773B2 (ja) * | 1984-11-01 | 1994-09-07 | 富士通株式会社 | 先行制御方式 |
US4716545A (en) * | 1985-03-19 | 1987-12-29 | Wang Laboratories, Inc. | Memory means with multiple word read and single word write |
US5265234A (en) * | 1985-05-20 | 1993-11-23 | Hitachi, Ltd. | Integrated memory circuit and function unit with selective storage of logic functions |
US4992979A (en) * | 1985-10-28 | 1991-02-12 | International Business Machines Corporation | Memory structure for nonsequential storage of block bytes in multi bit chips |
US4797853A (en) * | 1985-11-15 | 1989-01-10 | Unisys Corporation | Direct memory access controller for improved system security, memory to memory transfers, and interrupt processing |
JPS62164133A (ja) * | 1986-01-16 | 1987-07-20 | Toshiba Corp | マイクロプログラム制御装置 |
US4893279A (en) * | 1986-03-04 | 1990-01-09 | Advanced Micro Devices Inc. | Storage arrangement having a pair of RAM memories selectively configurable for dual-access and two single-access RAMs |
EP0261751A3 (en) * | 1986-09-25 | 1990-07-18 | Tektronix, Inc. | Concurrent memory access system |
US4818932A (en) * | 1986-09-25 | 1989-04-04 | Tektronix, Inc. | Concurrent memory access system |
US4999808A (en) * | 1986-09-26 | 1991-03-12 | At&T Bell Laboratories | Dual byte order data processor |
US5091845A (en) * | 1987-02-24 | 1992-02-25 | Digital Equipment Corporation | System for controlling the storage of information in a cache memory |
US5226170A (en) * | 1987-02-24 | 1993-07-06 | Digital Equipment Corporation | Interface between processor and special instruction processor in digital data processing system |
US4964037A (en) * | 1987-02-27 | 1990-10-16 | Bull Hn Information Systems Inc. | Memory addressing arrangement |
US4933846A (en) * | 1987-04-24 | 1990-06-12 | Network Systems Corporation | Network communications adapter with dual interleaved memory banks servicing multiple processors |
US4974146A (en) * | 1988-05-06 | 1990-11-27 | Science Applications International Corporation | Array processor |
JPH0792779B2 (ja) * | 1988-10-08 | 1995-10-09 | 日本電気株式会社 | データ転送制御装置 |
JPH02190930A (ja) * | 1988-12-29 | 1990-07-26 | Internatl Business Mach Corp <Ibm> | ソフトウエア命令実行装置 |
US5051894A (en) * | 1989-01-05 | 1991-09-24 | Bull Hn Information Systems Inc. | Apparatus and method for address translation of non-aligned double word virtual addresses |
US5179691A (en) * | 1989-04-12 | 1993-01-12 | Unisys Corporation | N-byte stack-oriented CPU using a byte-selecting control for enhancing a dual-operation with an M-byte instruction word user program where M<N<2M |
US5091851A (en) * | 1989-07-19 | 1992-02-25 | Hewlett-Packard Company | Fast multiple-word accesses from a multi-way set-associative cache memory |
JPH03206525A (ja) * | 1990-01-09 | 1991-09-09 | Seiko Instr Inc | シングルチップマイコンのスタック方式 |
US5829049A (en) * | 1994-10-12 | 1998-10-27 | Hewlett-Packard Company | Simultaneous execution of two memory reference instructions with only one address calculation |
US6799264B2 (en) * | 2001-02-20 | 2004-09-28 | Koninklijke Philips Electronics N.V. | Memory accelerator for ARM processor pre-fetching multiple instructions from cyclically sequential memory partitions |
US7730292B2 (en) * | 2003-03-31 | 2010-06-01 | Hewlett-Packard Development Company, L.P. | Parallel subword instructions for directing results to selected subword locations of data processor result register |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1254929A (en) * | 1969-03-26 | 1971-11-24 | Standard Telephones Cables Ltd | Improvements in or relating to digital computers |
JPS5318299B2 (ko) * | 1973-03-26 | 1978-06-14 |
-
1981
- 1981-07-06 US US06/280,720 patent/US4438493A/en not_active Expired - Fee Related
-
1982
- 1982-06-15 PH PH27425A patent/PH19893A/en unknown
- 1982-07-02 AU AU85544/82A patent/AU547480B2/en not_active Ceased
- 1982-07-02 YU YU1440/82A patent/YU43271B/xx unknown
- 1982-07-05 EP EP82303510A patent/EP0069570B1/en not_active Expired
- 1982-07-05 DE DE8282303510T patent/DE3277650D1/de not_active Expired
- 1982-07-05 CA CA000406615A patent/CA1181866A/en not_active Expired
- 1982-07-06 KR KR8203058A patent/KR880000298B1/ko active
- 1982-07-06 MX MX193469A patent/MX153324A/es unknown
- 1982-07-06 JP JP57116300A patent/JPS5817582A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0069570A3 (en) | 1985-09-18 |
JPS5817582A (ja) | 1983-02-01 |
YU144082A (en) | 1985-04-30 |
PH19893A (en) | 1986-08-13 |
YU43271B (en) | 1989-06-30 |
MX153324A (es) | 1986-09-12 |
CA1181866A (en) | 1985-01-29 |
DE3277650D1 (en) | 1987-12-17 |
EP0069570B1 (en) | 1987-11-11 |
AU547480B2 (en) | 1985-10-24 |
EP0069570A2 (en) | 1983-01-12 |
US4438493A (en) | 1984-03-20 |
AU8554482A (en) | 1983-01-13 |
KR880000298B1 (ko) | 1988-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840000838A (ko) | 멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치 | |
KR910001777A (ko) | 속도변환용 라인 메모리 | |
KR880003328A (ko) | 반도체 메모리장치 | |
KR940006023A (ko) | 내용주소화기억장치 및 그 일치워드(incidence word)의 불능화방법 | |
GB1260914A (en) | Memory with redundancy | |
KR870011615A (ko) | 부분 서입 제어장치 | |
EP0398189A3 (en) | Noncacheable address random access memory | |
KR890002773A (ko) | 디지탈 비데오 신호의 기억 장치 및 그 방법 | |
KR860003551A (ko) | 기 억 회 로 | |
KR920013452A (ko) | 순차 메모리 | |
DE69232253D1 (de) | Rechner für digitale Daten mit Seitenaustausch | |
GB1188290A (en) | Improvements in or relating to Information Retrieval Systems | |
KR970051327A (ko) | 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리 | |
KR910019059A (ko) | 반도체 불휘발성 메모리장치 | |
KR950020173A (ko) | 저전력 동작 모드를 갖춘 메모리를 가진 데이타 처리 시스템 및 그 방법 | |
KR890007161A (ko) | 프로세서-메모리 데이타 전송시에 사용되는 다중-비퍼 | |
DE69825621D1 (de) | Verfahren und vorrichtung zur zugriffsteuerung von gemeinsamem speicher | |
KR910010340A (ko) | 확장 어드레싱 회로 및 접합기 카드 | |
KR910006982A (ko) | 멀티포트 · 랜덤 · 액세스 · 메모리(multiport · random · access · memorry) | |
KR900015548A (ko) | 텔레비젼 영상의 화소 데이타 기억용 기억장치 | |
SU680052A1 (ru) | Запоминающее устройство | |
JPS57201000A (en) | Bit shift control system of sequential access memory | |
SU964731A1 (ru) | Буферное запоминающее устройство | |
KR890000963A (ko) | 데이타 처리 시스템 | |
JPS607678A (ja) | メモリ構成方式 |