JPH03206525A - シングルチップマイコンのスタック方式 - Google Patents

シングルチップマイコンのスタック方式

Info

Publication number
JPH03206525A
JPH03206525A JP2001939A JP193990A JPH03206525A JP H03206525 A JPH03206525 A JP H03206525A JP 2001939 A JP2001939 A JP 2001939A JP 193990 A JP193990 A JP 193990A JP H03206525 A JPH03206525 A JP H03206525A
Authority
JP
Japan
Prior art keywords
ram
data
instruction
return address
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001939A
Other languages
English (en)
Inventor
Akikage Ohara
大原　顕彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2001939A priority Critical patent/JPH03206525A/ja
Priority to EP19910100173 priority patent/EP0437235A3/en
Priority to KR1019910000206A priority patent/KR910014803A/ko
Publication of JPH03206525A publication Critical patent/JPH03206525A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G06F9/4486—Formation of subprogram jump address

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、シングルチップマイコンのスタック方式に関
する。
［発明の概要］ 第１図のようにＣＡＬＬ命令時のリターンアドレスデー
夕は、命令実行された際に、ＲＡＭアドレスの１ブロッ
クに１種類のデータを書く。
方、ＰＵＳＨ命令時の対象レジスタデー夕は、複数のレ
ジスタデータを退避させる場合、該当するレジスクデー
タは、ＲＡＭの１ブロック内に一括して書く。これによ
り、ＩＣ内部のＲＡＭの使用効率を高めることができる
。
〔従来の技術〕
従来のスタック方式では、第２図のように、ＣＡＬＬ命
令時のリターンアドレスデータは、それに対応するハー
ドウエア又はＲＡＭ４に格納し（第２図（ａ））．ＰＵ
ＳＨ命令時の対象レジスタデー夕は別のＲＡＭ５に格納
する（第２図（ｂ））方式が知られている。
あるいは、第３図のように、ＣＡＬＬ命令時のリターン
アドレスデータと、ＰＵＳＨ命令時の対象レジスタ命令
を、データ長をそる，えて同一のＲＡＭｅ内に格納する
方式が知られていた。
［発明が解決しようとする課題］ 第２図に示す従来技術では、ＲＡＭ４、ＲＡＭ５の各々
についての使用効率はよいのだが、ＲＡＭ４の用途をＲ
ＡＭ５が行なうことができない８又、その逆もできない
。各々のＲＡＭが非常に大きなちのならばよいのだが、
シングルチップという限られた条件では、それは限界が
ある。例えば、ＲＡＭ５を多く使い．ＲＡＭ４を使わな
い場合、ＲＡＭ４の未使用エリアは全くむだになる。
第３図に示す従来技術では、ＰＵＳＨ命令時のデータの
格納は、複数レジスタの場合は、複数のＲＡＭアドレス
にわたり、未使用のデータピットが多く、ＲＡＭの使用
効率が低下するという欠点があった。この発明は、従来
のこのような欠点を解決するために、ＲＡＭのデータの
割りふりを、命令に応して変えられるようにし、ＲＡＭ
の使用効率を上げることを目的としている。
［課題を解決するための手段］ 上記問題を解決するために、この発明は、ＲＡＭ内部の
ＣＡＬＬ命令実行時のリターンアドレスデークとＰＬＩ
ＳＨ命令のスタックレジスタデー夕を同一ＲＡＭに有し
、ＰＵＳＨ命令に際するデー夕は、複数アドレスの特定
エリアに格納することにした。
〔作用〕
第４図にそのＲＡＭの動作時の例を示す。
ＣＡＬＬ命令時のリターンアドレスのデータは、ＲＡＭ
の１つのアドレスに全て書き込まれる。（アドレスＦ）
。一方、ＰＵＳＨ命令時のレジスクのデータ内容は、第
４図のように４ｂｉｔのデータをいくつか、同一のＲＡ
Ｍアドレス内のエリアに書く。（アドレスＤ．Ｃ）。こ
れにより、トータルのＲＡＭの使用効率を高めることが
できる。
［実施例］ 第５図は本発明のシングルチップマイコンのスタック方
式の一実施例である。同一ＲＡＭ内に、ワークエリアデ
ーク（４ｂｉｔ）とネストデータ（１２ｂｉｔ）．スタ
ックデータエリア（１２ビット）がある。通常のワーク
エリアデータ７は４ｂｉｔ単体で、ネストデータは１２
ｂｉｔのリターンアドレス、スタックエリアにはレジス
タ（４ｂｉｔ）Ｘ３の、レジスタデー夕を格納する様に
なっている。
［発明の効果］ 以上説明したように、この発明は、ＲＡＭの使用効率を
高めることができる。
【図面の簡単な説明】
第１図は本発明のＲＡＭの構成図、第２図及び第３図は
それぞれ従来のＲＡＭ及びスタックの構成図、第４図は
ＲＡＭの作用の説明図、第５図は本発明のシングルチッ
プマイコンのスタック方式の一実施例の構成図である。 リターンアドレスの記憶割当て スタックレジスクデータの記憶割当て スタック用ＲＡＭ リターンアドレス記憶用ＲＡＭ又は ハードウエア ５・・・スタックレジスタデータ記憶用ＲＡＭ６・・・
スタック及びネストデータ記憶用ＲＡ７ ・ワークエリア用ＲＡＭ ８ ・ネスト用ならびにスタック用ＲＡＭ 以 上

Claims (1)

    【特許請求の範囲】
  1. シングルチップマイコンにおいて、コール命令時のリタ
    ーンアドレス記憶部とプッシュ命令時のレジスタデータ
    記憶部とをＲＡＭ内に持ち、かつリターンアドレス記憶
    部とレジスタデータ記憶部とのデータが前記ＲＡＭ内で
    混在しており、一命令につき、前記ＲＡＭの一アドレス
    のデータを読み書きするシングルチップマイコンのスタ
    ック方式。
JP2001939A 1990-01-09 1990-01-09 シングルチップマイコンのスタック方式 Pending JPH03206525A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001939A JPH03206525A (ja) 1990-01-09 1990-01-09 シングルチップマイコンのスタック方式
EP19910100173 EP0437235A3 (en) 1990-01-09 1991-01-07 Stacking system of single chip microcomputer
KR1019910000206A KR910014803A (ko) 1990-01-09 1991-01-09 싱글칩 마이크로 컴퓨터의 스택킹 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001939A JPH03206525A (ja) 1990-01-09 1990-01-09 シングルチップマイコンのスタック方式

Publications (1)

Publication Number Publication Date
JPH03206525A true JPH03206525A (ja) 1991-09-09

Family

ID=11515582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001939A Pending JPH03206525A (ja) 1990-01-09 1990-01-09 シングルチップマイコンのスタック方式

Country Status (3)

Country Link
EP (1) EP0437235A3 (ja)
JP (1) JPH03206525A (ja)
KR (1) KR910014803A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69816775T2 (de) * 1997-08-18 2004-05-27 Koninklijke Philips Electronics N.V. Vorrichtung zur datenverarbeitung mit stapelstruktur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113144A (en) * 1980-12-30 1982-07-14 Seiko Epson Corp Stored program computer
JPS5994147A (ja) * 1982-11-19 1984-05-30 Toshiba Corp スタツク制御方式
JPS6261125A (ja) * 1985-09-12 1987-03-17 Matsushita Electric Ind Co Ltd デ−タ処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438493A (en) * 1981-07-06 1984-03-20 Honeywell Information Systems Inc. Multiwork memory data storage and addressing technique and apparatus
US4628477A (en) * 1983-10-17 1986-12-09 Sanders Associates, Inc. Programmable push-pop memory stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113144A (en) * 1980-12-30 1982-07-14 Seiko Epson Corp Stored program computer
JPS5994147A (ja) * 1982-11-19 1984-05-30 Toshiba Corp スタツク制御方式
JPS6261125A (ja) * 1985-09-12 1987-03-17 Matsushita Electric Ind Co Ltd デ−タ処理装置

Also Published As

Publication number Publication date
EP0437235A3 (en) 1993-03-31
EP0437235A2 (en) 1991-07-17
KR910014803A (ko) 1991-08-31

Similar Documents

Publication Publication Date Title
JPS6027964A (ja) メモリアクセス制御回路
DE4030746A1 (de) Festkoerperplatten-ansteuer-emulation
KR940015852A (ko) 긴 명령 워드를 갖는 처리기
US3778776A (en) Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability
US6223196B1 (en) Shared mac (multiply accumulate) system and method
JPH03206525A (ja) シングルチップマイコンのスタック方式
US5491826A (en) Microprocessor having register bank and using a general purpose register as a stack pointer
TWI284806B (en) Method for managing external memory of a processor and chip for managing external memory
CN1097783C (zh) 数据处理的系统和方法以及带有这类系统的通信系统
JPS62241045A (ja) 記憶装置
JPS621048A (ja) 仮想記憶システム
JP2552287B2 (ja) システムバス方式
JPS62169205A (ja) プログラマブルコントロ−ラ
JPS60134940A (ja) 情報処理装置のレジスタ選択方式
JPS62151955A (ja) メモリアドレツシング方式
JPS62120543A (ja) メモリバンクの切替方式
JPS6330946A (ja) マルチタスクにおけるペ−ジング方式
JPS618787A (ja) 記憶装置
JPS62108346A (ja) プロセス間通信方式
JPH04340143A (ja) ディジタル計算機
JPS61294540A (ja) デ−タ記憶装置
JPH0273258U (ja)
JPS602708B2 (ja) 単一チツプ・コンピユ−タのアドレス指定方式
JPH02191028A (ja) ディジタル信号処理回路
JPS60129855A (ja) 信号処理プロセツサ