CN1097783C - 数据处理的系统和方法以及带有这类系统的通信系统 - Google Patents

数据处理的系统和方法以及带有这类系统的通信系统 Download PDF

Info

Publication number
CN1097783C
CN1097783C CN95196645A CN95196645A CN1097783C CN 1097783 C CN1097783 C CN 1097783C CN 95196645 A CN95196645 A CN 95196645A CN 95196645 A CN95196645 A CN 95196645A CN 1097783 C CN1097783 C CN 1097783C
Authority
CN
China
Prior art keywords
data
execution
ipu
program
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95196645A
Other languages
English (en)
Other versions
CN1168730A (zh
Inventor
O·艾夫森
K·威尔德林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1168730A publication Critical patent/CN1168730A/zh
Application granted granted Critical
Publication of CN1097783C publication Critical patent/CN1097783C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54508—Configuration, initialisation
    • H04Q3/54533—Configuration data, translation, passwords, databases

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

该发明涉及一种数据处理的系统和方法，以及被这样一种系统控制的电信系统。该系统包括至少一个中央处理器，一些不同的功能块及一个公共数据存储器(DS)。至少一个功能是与被执行处理装置(IPU)执行的程序执行并行的表执行。其中，数据存储器(DS)或者被用于程序执行，或者被用于表执行。其中一种或另一种的执行具有优先权并且能够中断运行中的不同于已的另一种类型的执行。

Description

数据处理的系统和方法以及带有这类系统的通信系统
技术领域
本发明分别涉及数据处理的系统及方法。该发明特别涉及到这样一种用来控制例如实时系统的系统，在实时系统中，由于要求高的性能的各种功能必须达到实时要求等，因而对执行效率等方面的要求是很高的。例如，在不同种类的中央控制实时系统中，实现指定功能的系统能力是由中央处理器系统的执行效率决定的。
该发明也涉及一种带有这种数据处理系统的通信系统。
已有技术
已知可以利用许多其它可选的方法来提高数据处理系统、例如用于实时控制或者通常因为多种性能要求功能而对系统执行效率要求很高的系统的效率。为了提高效率，据知还提供这样一种系统构造，该系统构造使得分别以负载及功能共享的方式在不同处理器之间共享整个系统负载。利用所谓的预处理，则给定的局部控制功能可通过使用配置在相关联的功能块中的局部处理器及局部存储器来实现。然后，中央处理器命令该功能执行并接收其结果。
局部处理器及中央处理器各自控制它们确定的功能处理。于是得到了具有恒定的控制负载分配的系统。这种系统原则上是一种单处理器系统，在该系统中，中央处理器控制包括局部处理器的功能块。在这种系统中，功能块与中央处理器的处理器间的合作必须由后者很好的确定。另一种通常称为多重处理的负载共享系统包含至少两个中央处理器。这些中央处理器共同存取该装置的数据存储器并且可为不同的操作阶段得到不同的计算机配置及控制负载分配。通过这种处理器冗余，使得对瞬间通信处理情形的动态调整得以实现。
对于这两种系统，处理器间的通信及处理器间协作都是必须的，它们造成系统的负载。
改进系统性能由中央计算机系统的执行效率确定的中央控制实时系统的其效率的一种已知方法是利用表控制执行以并行执行的方式进行执行。
要求较高的实时系统，举例来说是一种电信系统。
在US-A-3,969,701中应用了表执行。通过使用表，与一个功能块相关联的变量被由变量数值转换为存储器指针值或者在属于各个功能块的存储装置中的存储器操作中的地址值。
在US-A-4,354,231中描述了表的使用。在这种情况下，使用了高速缓冲存储器，它实际上可被看作为快速存贮器。一般地，这只能节省很少的时间，并且它根本不可能实现中央控制实时系统要求的效率提高。
发明概述
本发明的一个目的是提供一种数据处理的系统及方法，其中采用了表控制执行，并通过这种表执行使效率提高。具体而言，该发明的一个目的就是提供一种控制中央控制实时系统的系统，在该系统中可以获得非常高的执行效率。
本发明的一个特殊的目的是提供一种系统，通过它使得面向功能块的中央处理器系统的系统性能通过使用表执行并行地执行各功能而得以提高。
本发明的一个特殊目的是提供一种系统，其中描述性功能表可被用来提高例如数据处理系统中功能级上的电话业务处理的效率。
进一步，提供一种高的总处理器性能是该发明的一个特殊目的。
进一步，根据该发明的一个特殊目的，旨在以一种与到现在为止已知的方法相比简单而有效的方法来提供一种高的业务处理能力。
特别地，提供这样一种方法，通过它来实现上述的目的也是该发明的一个目的。该发明的一个进一步的特别目的是提供一种电信系统，该系统由上面提及的系统控制。
这些以及进一步的目标分别利用数据处理的系统和方法来实现。在这种系统和方法中，提供至少一个中央处理器，其中至少一个功能被至少一个执行处理器以与程序执行并行的方式进行表执行。根据本发明，一个或多个程序执行处理器协同地以并行方式执行功能，尤其实现了高的总处理器性能。根据一种特殊的实施方案，这种协同是考虑到负载及功能共享的情况下或者以某种已知的方式确定的。其中，对于预计功能例如电信网络中的远程业务控制来说必须的那些数据变量可以例如以表控制执行的方式被有效地并行地执行。根据本发明的某些特殊实施方案，这些功能可以是例如变量、数据区(post)或统计信息的初始化，数据收集，数据输出等。
根据一个特殊的实施方案，本发明可被用来通过在变量区以主动方式参与比如说电话交换控制之前，使用复制功能做数据区的初始化。该复制功能可被看作一种缓冲作用。特别的，这种初始作用可以随同一个这种连接的清除发生。将要被初始化的变量在数据处理系统中通常被按地址分配并可以被散布在数据存贮器的整个地址区。为此，该系统中的数据变量的逻辑地址就被设定了。当存取存储器时，特别地，通过使用参考表(本质上是已知的)，根据地址计算由逻辑地址得到物理地址。该逻辑寻址是为运行中的数据系统扩展功能或提供改变的一个条件。
特别地，变量可以是不同格式的，而且可以用指针和/或索引值将它们逐个地寻址。许多变量可被便利地与每个数据记录相关联。
根据一种涉及带有复制功能的数据初始化设置的便利实施方案，首先一个执行表-所谓的主区(masterpost)要被形成，每个单独变量记录有一个表，它给要设定的变量在公共数据存储器中设定一个初始值及相关的值。在该表中，提供给每一个变量一行，该行包括该变量的逻辑地址及一个常数。特别地，逻辑地址可以被索引和/或者指的是一个其长度在比如1到128比特之间变化的子变量。根据另一个便利的实施方案，该表可以包括一个为比如说具有相同逻辑地址的已加索引的变量做数据初始化设置的循环形成指令。该表的长度，即变量的数目，可以例如在第一个表字中设定。根据另一个可选实施方案，变量数或表长度可以被设定为表中的最后一个数据。执行表可如上所述地例如在系统重启或启动时由数据处理系统的运行程序来形成。带有一个意在于此的程序指令的程序执行处理装置激活主区来执行表的内容。通过使用这种程序指令，程序执行处理装置中的表执行与运行流量控制程序并行地被实施。根据一种便利的实施方案，表执行被发往一个处理器的一个同步动作终止，例如对一个所谓的状态位置位以确定某工作被终止。根据另一可选实施方案，程序同步可以通过向程序执行处理器发送一信号来实现。状态位或一些状态位可以由处理器利用查找指令来查找，利用这种查找指令向该处理器提供了哪一个变量记录是可用于业务控制处理的资源的信息。
表执行方式是适宜该系统的而且它不涉及任何程序控制，但是表中每一行都特别地是没有任何程序管理指令参与的直接目标控制。
附图简述
以下参看附图以非限制的方法进一步描述本发明，其中
图1举例说明一种数据处理系统，
图2举例说明一种表执行单元的内部结构的一种示例。
本发明的详细描述
图1举例说明了在数据处理系统中一个表执行单元DVX的连结及该数据处理系统中不同单元之间的内部通信。在该数据处理系统的简略图示中，除了表执行单元DVX之外，还被提供了两个处理器单元或执行处理器IPU1和IPU2。这些被连到一个中央控制总线和存取处理装置ACC(地址计算电路)。在示出的实施方案中，有两个执行处理器IPU1、IPU2。这当然只是一个例子；根据另一个实施方案，系统只包括一个执行处理器，而根据又一个实施方案，该系统包括多于两个的并行执行处理器或处理器单元。每一个处理器单元或执行处理器包括一个程序存储器PS。进一步的，该系统包括一个公共数据存储器DS、表处理单元DVX以及处理单元IPU1、IPU2与一个内部通信系统的连接，该通信系统在此将不作全部披露，因为它以一种就其本身来说已知的方式提供与其它系统等的通信。
表执行单元DVX和(一些)及程序执行处理器IPU1，IPU2连接在内通信系统及系统的变量公共存储器之间。
根据有利的实施方案，在需要时，表执行单元DVX利用对公共数据存储器DS进行直接存储器存取(DMA通道存取)以一种本质上公知的方式支持数据处理系统与各种外部设备之间的有效的数据传递。
公共数据存储器DS可被以不同的方法来构成。根据一有利的实施方案，该公共数据存储器使用这样一种存储器构造，该存储器构造按一种本质上公知的方式使用所谓的交叉存取法，并以所谓的针对空闲存储体的流水线结构的方式运行。这些空间存储器组的作用在原理上类似于快速存储器。地址计算电路ACC控制着总线分配及复杂数据存贮器中的存储器存取。
图2举例说明了一种表执行单元DVX的内部结构的例子。(它的一种功能可能比如涉及设定数据存储器中全字变量的初始值。全字变量意味着在存储器中不需先读出存储器字就可写入的直接可控数据格式。)
不考虑初始化的起源，在示出的实施方案中，所有的存储器存取都是通过地址计算电路来运作的。该地址计算电路也控制当前顺序或相继顺序。大多数情况下，调用单元与被调用存储器块以异步方式合作。同步由地址计算电路ACC来完成，例如，根据一有利的实施方案，其中，该地址计算电路指示什么时候存储器地址和所写数据分别占用存储器存取本身的总线。例如，一个准备就绪位(同步)可被用来指示读出数据是有效的而如果该准备就绪位没有显示，就表示有一个等待状态。
表包括为每个初始化的一个表设置，控制预定给表执行单元的作业。该单元(表执行单元DVX)独立地执行这些作业。变量存取通过地址计算电路ACC被请求，并且，有利地，这包含处理变量存取的一个优先级。然而，异步协作及有效的流水线结构要求有存储器地址及所读数据或某些情况下所读数据的中间缓存器。表执行单元DVX包括数据处理系统中用来对变量，起始基地址BSA1，BSA2及PRS1，PRS2作逻辑寻址的寄存器缓冲存储器。BSA设定与一个功能块相关联的基表的地址而PRS设定个体的数值，也就是说，变量记录的指针。因而，这些寄存器由处理器设置，通过用于此目的的程序的指令WCX设置初始化表执行的启动。这里也有一个WCX的寄存器。WCX带来一个执行表指针MP1，MP2(见图2)它是要执行的表的地址。根据一有利的实施方案，表如此安排，使得它们形成一个快速存储器。在所示的实施方案中，表的第一行包含关于表中变量数或行数的信息，这些信息受复制的影响，而在下一行第一个变量之后有一个逻辑地址a以及要被设定为初始值，通常为0或1的常量值。在接下来的行，下一个变量被设定，直到表的最后一行，该行被用来通过逻辑地址“a”设置所谓的状态位。在图中n阶执行表只是简略的示出，其中n给出系统的执行表数目；可能有一个或多个。WCX启动执行过程并激活对执行表寻址的控制逻辑，其中，要读出变量的数目，并且一个所谓的循环计数器COUNT被加载到控制逻辑中。在该表中，通过加1步进到下行及表的第一个变量。逻辑地址部分(a)与一个基开始(BSA)地址，BSA内容在一起，通过一个寻址电路ADD提供一个针对参考表的地址，从中可获得(没有示出)存储器中数据的物理位置。变量的存储器地址由WA，即存储器中数据的物理位置及PRS(偏移)中的指针值的计算给出。在当前情况中，还可获得一个索引值。地址计算本身通过上面提及的流水线端被控制并且常数部分被传递到写数据缓冲器。在地址计算的最后一个流水线端，根据该已计算的变量地址对地址计算电路ACC的存储器存取请求被激励。之后，根据一个便利的实施方案，初始常量被写入公共数据存储器DS。表计算在例如SE-B-439 208中被讨论。
根据一有利的实施方案，WCX队列被顺序地处理，有关“满缓冲”的信息被送给执行处理装置IPU或如果适合，被送给有关的处理装置单元。图中的虚线还指的是当一个变量在公共数据存储器DS中重写之前将被内部地读或处理时的扩展。上面提及的流水线控制有时会被暂时终止，其取决于存储器存取执行时地址计算电路的控制参与情况。然而，通常地，根据一有利的实施方案，当表中最后一行中状态位在数据存储器DS中被置位时或通过发送一个信号，表执行被终止。根据一有利的实施方案，执行处理器IPU所做的程序执行比通过表执行单元DVX所做的表执行拥有优先权。然后并行执行被使用，使得当存储器DS空闲时-即没有被执行处理装置用于程序执行，例如，用于业务控制或其它事情，它能被用于表执行。当执行处理装置IPU又需要使用数据存储器DS时，它可以中断进行中的表执行。
当然，根据该发明的数据处理系统也可以用于电信系统之外的系统。在其它方面，该发明也不限于示出的实施方案。它可以在权利要求范围内以很多方式变换。

Claims (21)

1.包括一个中央处理装置系统的数据处理系统，其中，中央处理装置系统中很多功能块被安排了设定的功能，该系统包括至少一个程序执行处理器(IPUi；i-1…n)以及一个数据存储器(DS)，其特征在于
该系统包括至少一个表执行单元(DVX)，它包括至少一个执行表，还在于一些变量被按地址分配在数据存储器中(DS)并且在于，由至少一个执行处理装置所做的程序执行与由表执行单元(DVX)所做的表执行以并行方式实现，其中，或者程序执行或者表执行拥有数据存储器(DS)的优先存取权，并且(其中一个)可以中断另一种的正在进行的执行使得数据存储器(DS)从时间方面可以被用于程序执行或者进行表执行。
2.根据权利要求1的系统，其特征在于，由执行处理器(IPU)进行的程序执行比由执行单元(DVX)进行的表执行拥有更高的优先权，其中，执行单元在数据存储器不被程序执行使用时使用该数据存储器。
3.根据权利要求2的系统，其特征在于；正在进行中的表执行可被执行处理器(IPU)为程序执行而中断。
4.根据前面任何一项权利要求的系统，其特征在于，使用复制功能设定变量或数据记录初始值的功能与程序执行单元(IPU1)执行的业务控制程序以并行的方式被执行。
5.根据权利要求4的系统，其特征在于，统计信息的收集是一种表执行功能。
6.根据权利要求1～3中任何一个的系统，其特征在于，功能数据收集和/或数据输出是表执行的。
7.根据权利要求1的系统，其特征在于，变量被作为个体，用指针值及/或索引值寻址。
8.根据权利要求7的系统，其特征在于一个或多个变量与一个个体记录相关联。
9.根据权利要求4的系统，其特征在于，一种表或个体变量记录，一种执行表被形成，它至少给将要设定的变量设定一个初始值。
10.根据权利要求9的系统，其特征在于，执行表也向变量提供要设定的初始值。
11.根据权利要求10的系统，其特征在于；初始值在执行表中被设定。
12.根据权利要求11的系统，其特征在于，每个变量占用执行表中的一行，该行至少包括该变量的逻辑地址和一个常量值。
13.根据权利要求12的系统，其特征在于，逻辑地址指示一个任意长度的变量。
14.根据权利要求9～13中任何一个的系统，其特征在于，执行表由数据处理系统的一个运行系统形成。
15.根据权利要求1的系统，其特征在于，程序同步是通过传递一个信号到有关的中央处理器或执行处理器(IPUi)或通过对一个已终止作业的确定来实现的，通过一个状态位或相似的东西来报告哪一个变量记录是程序执行或流量控制过程的空闲资源。
16.根据权利要求1的系统，其特征在于，表中每一行都是直接目标控制的。
17.根据权利要求1的系统，其特征在于，它被用于控制计算机系统。
18.根据权利要求16的系统，其特征在于，它用于控制一种中央控制的电信系统。
19.根据权利要求18的系统，其特征在于，该中央控制电信系统是所谓的AXE系统。
20.包括至少一个数据处理系统的通信系统，其中数据处理系统包括至少一个执行处理器(IPUi；i-1…n)及一个数据存储器(DS)，其特征在于，数据处理系统包括至少一个表执行单元(DVX)，该单元包括一个执行表，一些数据变量被按地址分配在数据存储器(DS)中，至少一个变量的表执行与执行处理器的(IPU1，IPU2)的流量控制程序执行被并行实现，其中，执行以这样的方式实现，如果执行处理装置(IPU1，IPU2)需要存取数据存储器(DS)那么执行处理器(IPU1，IPU2)就会为业务控制而中断运行中的表执行。
21.在一种包括一些功能单元，至少一个执行处理装置(IPU1)及一个数据存储器(DS)的系统中的数据处理方法，其特征在于，执行处理器(IPU1)的执行与表执行单元(DVX)的执行被并行实现，功能表被用来控制那些要被与执行处理器(IPU1)的执行并行执行的功能，其中，表执行单元被连到一个系统中公用的数据存储器(DS)，并且其中，当数据存储器(DS)没有被执行处理装置用做程序执行时，表执行被完成。
CN95196645A 1994-10-17 1995-10-17 数据处理的系统和方法以及带有这类系统的通信系统 Expired - Fee Related CN1097783C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9403532A SE503506C2 (sv) 1994-10-17 1994-10-17 System och förfarande för behandling av data samt kommunikationssystem med dylikt system
SE9403532-6 1994-10-17
SE94035326 1994-10-17

Publications (2)

Publication Number Publication Date
CN1168730A CN1168730A (zh) 1997-12-24
CN1097783C true CN1097783C (zh) 2003-01-01

Family

ID=20395634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95196645A Expired - Fee Related CN1097783C (zh) 1994-10-17 1995-10-17 数据处理的系统和方法以及带有这类系统的通信系统

Country Status (8)

Country Link
US (1) US5925121A (zh)
EP (1) EP0789881B1 (zh)
JP (1) JPH10507548A (zh)
KR (1) KR100294314B1 (zh)
CN (1) CN1097783C (zh)
DE (1) DE69519939T2 (zh)
SE (1) SE503506C2 (zh)
WO (1) WO1996012234A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236583A (zh) * 2010-05-07 2011-11-09 横河电机株式会社 现场装置管理设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572628B2 (en) * 2010-12-02 2013-10-29 International Business Machines Corporation Inter-thread data communications in a computer processor
US9547530B2 (en) * 2013-11-01 2017-01-17 Arm Limited Data processing apparatus and method for processing a plurality of threads

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969701A (en) * 1973-04-09 1976-07-13 Telefonaktiebolaget L M Ericsson Function block oriented SPC system
US4354231A (en) * 1977-02-28 1982-10-12 Telefonaktiebolaget L M Ericsson Apparatus for reducing the instruction execution time in a computer employing indirect addressing of a data memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE439208B (sv) * 1983-09-30 1985-06-03 Ericsson Telefon Ab L M Programminnesstyrd telekommunikationsanleggning
US4891787A (en) * 1986-12-17 1990-01-02 Massachusetts Institute Of Technology Parallel processing system with processor array having SIMD/MIMD instruction processing
US5170476A (en) * 1990-01-22 1992-12-08 Motorola, Inc. Data processor having a deferred cache load
CA2086691C (en) * 1992-03-30 1997-04-08 David A. Elko Communicating messages between processors and a coupling facility
US5404515A (en) * 1992-04-30 1995-04-04 Bull Hn Information Systems Inc. Balancing of communications transport connections over multiple central processing units
GB2271203B (en) * 1992-10-01 1995-12-13 Digital Equipment Int Digital processing system
EP0608663B1 (en) * 1993-01-25 1999-03-10 Bull HN Information Systems Italia S.p.A. A multi-processor system with shared memory
US5517656A (en) * 1993-06-11 1996-05-14 Temple University Of The Commonwealth System Of Higher Education Multicomputer system and method
US5613068A (en) * 1994-06-17 1997-03-18 International Business Machines Corporation Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969701A (en) * 1973-04-09 1976-07-13 Telefonaktiebolaget L M Ericsson Function block oriented SPC system
US4354231A (en) * 1977-02-28 1982-10-12 Telefonaktiebolaget L M Ericsson Apparatus for reducing the instruction execution time in a computer employing indirect addressing of a data memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236583A (zh) * 2010-05-07 2011-11-09 横河电机株式会社 现场装置管理设备
CN102236583B (zh) * 2010-05-07 2014-04-23 横河电机株式会社 现场装置管理设备

Also Published As

Publication number Publication date
DE69519939D1 (de) 2001-02-22
KR970706540A (ko) 1997-11-03
KR100294314B1 (ko) 2001-09-17
JPH10507548A (ja) 1998-07-21
US5925121A (en) 1999-07-20
EP0789881A1 (en) 1997-08-20
WO1996012234A1 (en) 1996-04-25
SE9403532D0 (sv) 1994-10-17
SE503506C2 (sv) 1996-06-24
EP0789881B1 (en) 2001-01-17
CN1168730A (zh) 1997-12-24
DE69519939T2 (de) 2001-06-07
SE9403532L (sv) 1996-04-18

Similar Documents

Publication Publication Date Title
US6256704B1 (en) Task management for data accesses to multiple logical partitions on physical disk drives in computer systems
JPS6027964A (ja) メモリアクセス制御回路
CN113918101B (zh) 一种写数据高速缓存的方法、系统、设备和存储介质
US5671405A (en) Apparatus and method for adaptive logical partitioning of workfile disks for multiple concurrent mergesorts
EP1760580A1 (en) Processing operation information transfer control system and method
CN111309805B (zh) 数据库的数据读写方法及装置
CN111597038A (zh) 一种超级计算机i/o转发结点轮询映射方法
CN1097783C (zh) 数据处理的系统和方法以及带有这类系统的通信系统
CN113311994A (zh) 一种基于高并发的数据缓存方法
US20220004855A1 (en) Convolution processing engine and control method, and corresponding convolutional neural network accelerator
US20230325082A1 (en) Method for setting up and expanding storage capacity of cloud without disruption of cloud services and electronic device employing method
Qin et al. Dynamic load balancing for I/O-and memory-intensive workload in clusters using a feedback control mechanism
US20220180162A1 (en) Ai accelerator, cache memory and method of operating cache memory using the same
US5465369A (en) Network structure for parallel software processing
EP3602309A1 (en) A memory allocation manager and method performed thereby for managing memory allocation
JPH08212178A (ja) 並列計算機
JPH05324430A (ja) データ処理装置
JPH04288638A (ja) コンピュータシステム
JPH07249019A (ja) 並列プロセッサシステム
CN114358269B (zh) 神经网络处理组件及多神经网络处理方法
EP4160423B1 (en) Memory device, memory device operating method, and electronic device including memory device
JPH06266619A (ja) ページ退避／復元装置
JPH0581342A (ja) データ処理装置
KR20220124530A (ko) 뉴럴 프로세싱 장치 및 뉴럴 프로세싱 장치의 동작 방법
JP2994917B2 (ja) 記憶システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030101

Termination date: 20131017