KR970706540A - 데이터의 프로세싱을 위한 시스템 및 방법과 이러한 시스템을 사용하는 통신 시스템(system and method for processing of data and a communications system with such a system) - Google Patents

데이터의 프로세싱을 위한 시스템 및 방법과 이러한 시스템을 사용하는 통신 시스템(system and method for processing of data and a communications system with such a system)

Info

Publication number
KR970706540A
KR970706540A KR1019970702398A KR19970702398A KR970706540A KR 970706540 A KR970706540 A KR 970706540A KR 1019970702398 A KR1019970702398 A KR 1019970702398A KR 19970702398 A KR19970702398 A KR 19970702398A KR 970706540 A KR970706540 A KR 970706540A
Authority
KR
South Korea
Prior art keywords
execution
ipu
processor
data
program
Prior art date
Application number
KR1019970702398A
Other languages
English (en)
Other versions
KR100294314B1 (ko
Inventor
아브산 올레그
월드링 클라우스
Original Assignee
에르림 볼롬메, 한스 홀므그렌
텔레폰악티에볼라겟 엘엠 에릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에르림 볼롬메, 한스 홀므그렌, 텔레폰악티에볼라겟 엘엠 에릭슨 filed Critical 에르림 볼롬메, 한스 홀므그렌
Publication of KR970706540A publication Critical patent/KR970706540A/ko
Application granted granted Critical
Publication of KR100294314B1 publication Critical patent/KR100294314B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54508—Configuration, initialisation
    • H04Q3/54533—Configuration data, translation, passwords, databases

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

본 발명은 데이터프로세싱을 위한 방법과 시스템 및 이러한 시스템에 의해 제어되는 통신시스템에 관한 것이다. 시스템은 적어도 하나의 중앙프로세서, 다수의 상이한 기능블럭 및 공통데이터메로리(DS)를 포함한다. 적어도 하나의 기능을 실행프로세서(IPU)에 의한 프로그램실행과 병렬로 실행되는 테이블실행이다. 데이터메모리(DS)는 프로그램실행 또는 테이블실행을 위해 사용되고 또한 하나 또는 다른 형태의 실행이 선행되고 그리고 진행중인 다른형태의 실행은 중단될 수 있다.

Description

데이터의 프로세싱을 위한 시스템 및 방법과 이러한 시스템을 사용하는 통신 시스템(SYSTEM AND METHOD FOR PROCESSING OF DATA AND A COMMUNICATIONS SYSTEM WITH SUCH A SYSTEM)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 데이터프로세싱시스템을 나타낸 도면, 제2도는 테이블실해유니트의 내부구조의 예를 보여주는 도면.

Claims (21)

  1. 다수의 기능블럭들이 주어진 기능에 할당되는, 적어도 하나의 프로그램실행 프로세서(IPUi:i=1,…n)와 데이터메모리(DS)를 포함하는 중앙데이터 프로세서 시스템을 포함하는 데이터의 프로세싱을 위한 시스템에 있어서, 시스템은 적어도 하나의 실행테이블을 포함하는 적어도 하나의 테이블실행유니트(DVX)를 포함하고, 다수의 변수들이 데이터메모리(DS)에 할당되고, 적어도 하나의 실행프로세서에 의한 프로그램실행은 테이블실행유니트(DVX)에 의한 테이블실행과 병렬로 이루어지고, 그리고 프로그램실행 또는 테이블실행은 각각 데이터메모리(DS)에 대한 우선된 액세스를 가지고 또한 다른 종류의 진행중인 실행을 중단시킬 수 있어서 시간관점에서 보아 데이터메모리(DS)는 프로그램실행 또는 테이블실행을 위해 사용되는 것이 특징인 데이터의 프로세싱을 위한 시스템.
  2. 청구항 1에 있어서, 실행프로세서(IPU)에 의한 프로그램실행은 프로그램실행을 위해 사용되지 않을 때 데이터메모리(DS)를 사용하는 실행유니트(DVX)에 의한 테이블실행 보다 우선순위를 가지는 것이 특징인 시스템.
  3. 청구항 2에 있어서, 진행중인 테이블실행은 실행프로세서(IPU)에 의한 프로그램실행을 위해 중단될 수 있는 것일 특징인 시스템.
  4. 상기 청구항 중 어느 한 항에 있어서, 변수 또는 데이터기록에 복사기능을 가지는 초기값을 제공하는 기능을 프로그램실행유니트(IPU1)에 의한 트래픽제어프로그램의 실행과 병렬로 실행되는 것이 특징인 시스템.
  5. 청구항 4에 있어서, 통계적인 정보의 수집은 테이블실행기능인 것이 특징인 시스템.
  6. 청구항 1 내지 3 중 어느 한 항에 있어서, 데이터수집 및/또는 데이터출력등의 기능들은 테이블실행되는 것이 특징인 시스템.
  7. 상기 청구항 중 어느 한 항에 있어서, 변수들은 포인터값 및/또는 인덱스값으로 개별적으로 어드레스되는 것이 특징인 시스템.
  8. 청구항 7에 있어서, 하나 또는 그 이상의 변수들이 개별적인 기록과 결합되는 것이 특징인 시스템.
  9. 청구항 4에 있어서, 초기값이 주어지는 변수들을 제공하는 테이블/개별적인 변수기록, 실행테이블이 형성되는 것이 특징인 시스템.
  10. 청구항 9에 있어서, 실행테이블은 또한 변수에 주어지게되는 초기값을 제공하는 것이 특징인 시스템.
  11. 청구항 10에 있어서, 개시값이 실행테이블에 제공되는 것이 특징인 시스템.
  12. 청구항 11에 있어서, 각 변수들은 변수의 논리적인 어드레스와 상수를 포함하는 실행테이블의 행에 배열되는 것이 특징인 시스템.
  13. 청구항 12에 있어서, 논리적인 어드레스는 임의 길이의 변수를 나타내는 것이 특징인 시스템.
  14. 청구항 9 내지 14 중 어느 한 항에 있어서, 실행테이블들은 데이터프로세싱 시스템의 운영시스템에 의해 형성되는 것이 특징인 시스템.
  15. 상기 청구항 중 어느 한 항에 있어서, 상태-비트 또는 프로그램실행 또는 트래픽제어프로세스를 위해 자유로운 자원들인 변수기록에 관해 고지하는 비슷한 상태-비트를 통해 관련된 중앙프로세서 또는 실행프로세서(IPUi)에 신호를 전송하거나 또는 종결된 잡을 확인함으로써 프로그램동기가 제공되는 것이 특징인 시스템.
  16. 상기 청구항 중 어느 한 항에 있어서, 테이블의 모든 행들은 직접적인 객체 제어인 것이 특징인 시스템.
  17. 상기 청구항 중 어느 한 항에 있어서, 시스템이 컴퓨터시스템의 제어를 위해 사용되는 것이 특징인 시스템.
  18. 청구항 16에 있어서, 시스템이 중앙적으로 제어되는 전기통신시스템을 제어하기 위해 사용되는 것이 특징인 시스템.
  19. 청구항 18에 있어서, 중앙적으로 제어되는 전기통신 시스템은 소위 AXE시스템인 것인 특징인 시스템.
  20. 적어도 하나의 실행 프로세서(IPUi:i=1,…n)와 적어도 하나의 데이터메모리(DS)를 포함하는 데이터프로세싱을 위한 적어도 하나의 시스템을 포함하는 통신시스템에 있어서, 데이터프로세싱시스템은 실행테이블을 포함하는 적어도 하나의 테이블 실행유니트(DVX)를 포함하고, 다수의 데이터변수들이 데이터메모리(DS)에 할당되고, 적어도 한 변수의 테이블실행은 실행프로세서(IPU1,IPU2)에 의한 트래픽제어프로그램의 실행과 병렬로 실행되고, 그리고 실행은, 실행프로세서(IPU1,IPU2)가 데이터메모리(DS)로 액세스할 필요가 있다면 프래픽제어를 위해 진행중인 테이블실행이 실생프로세서(IPU1,IPU2)에 의해 중단되도록 이루어지는 것이 특징인 시스템.
  21. 적어도 하나의 실행프로세서(IPUi:i=1,…n)와 데이터메모리(DS)를 포함하는 시스템에서 데이터의 프로세싱을 위한 방법에 있어서, 실행은 실행프로세서(IPU1)에 의해 테이블실행유니트(DVX)에 의한 실행과 병렬로 이루어지고, 기능테이블은 실행프로세스(IPU1)의한 실행과 병렬로 실행되게되는 기능들을 제어하기 위해 사용되고, 그리고 테이블실행유니트는 시스템에 대해 공통인 데이터메모리(DS)에 접속되고 또한 데이터메모리(DS)가 프로그램실행을 위해 실행프로세서(IPU)에 의해 사용되지 않을 때 테이블실행이 이루어지는 것이 특징인 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970702398A 1994-10-17 1995-10-17 데이터처리시스템및방법과그런시스템과의통신시스템 KR100294314B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9403532A SE503506C2 (sv) 1994-10-17 1994-10-17 System och förfarande för behandling av data samt kommunikationssystem med dylikt system
SE9403532-6 1994-10-17
PCT/SE1995/001208 WO1996012234A1 (en) 1994-10-17 1995-10-17 System and method for processing of data and a communications system with such a system

Publications (2)

Publication Number Publication Date
KR970706540A true KR970706540A (ko) 1997-11-03
KR100294314B1 KR100294314B1 (ko) 2001-09-17

Family

ID=20395634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970702398A KR100294314B1 (ko) 1994-10-17 1995-10-17 데이터처리시스템및방법과그런시스템과의통신시스템

Country Status (8)

Country Link
US (1) US5925121A (ko)
EP (1) EP0789881B1 (ko)
JP (1) JPH10507548A (ko)
KR (1) KR100294314B1 (ko)
CN (1) CN1097783C (ko)
DE (1) DE69519939T2 (ko)
SE (1) SE503506C2 (ko)
WO (1) WO1996012234A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5062499B2 (ja) * 2010-05-07 2012-10-31 横河電機株式会社 フィールド機器管理装置
US8572628B2 (en) * 2010-12-02 2013-10-29 International Business Machines Corporation Inter-thread data communications in a computer processor
US9547530B2 (en) * 2013-11-01 2017-01-17 Arm Limited Data processing apparatus and method for processing a plurality of threads

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969701A (en) * 1973-04-09 1976-07-13 Telefonaktiebolaget L M Ericsson Function block oriented SPC system
SE403322B (sv) * 1977-02-28 1978-08-07 Ellemtel Utvecklings Ab Anordning i en styrdator for forkortning av exekveringstiden for instruktioner vid indirekt adressering av ett dataminne
SE439208B (sv) * 1983-09-30 1985-06-03 Ericsson Telefon Ab L M Programminnesstyrd telekommunikationsanleggning
US4891787A (en) * 1986-12-17 1990-01-02 Massachusetts Institute Of Technology Parallel processing system with processor array having SIMD/MIMD instruction processing
US5170476A (en) * 1990-01-22 1992-12-08 Motorola, Inc. Data processor having a deferred cache load
CA2086691C (en) * 1992-03-30 1997-04-08 David A. Elko Communicating messages between processors and a coupling facility
US5404515A (en) * 1992-04-30 1995-04-04 Bull Hn Information Systems Inc. Balancing of communications transport connections over multiple central processing units
GB2271203B (en) * 1992-10-01 1995-12-13 Digital Equipment Int Digital processing system
EP0608663B1 (en) * 1993-01-25 1999-03-10 Bull HN Information Systems Italia S.p.A. A multi-processor system with shared memory
US5517656A (en) * 1993-06-11 1996-05-14 Temple University Of The Commonwealth System Of Higher Education Multicomputer system and method
US5613068A (en) * 1994-06-17 1997-03-18 International Business Machines Corporation Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's

Also Published As

Publication number Publication date
DE69519939D1 (de) 2001-02-22
KR100294314B1 (ko) 2001-09-17
JPH10507548A (ja) 1998-07-21
US5925121A (en) 1999-07-20
EP0789881A1 (en) 1997-08-20
WO1996012234A1 (en) 1996-04-25
CN1097783C (zh) 2003-01-01
SE9403532D0 (sv) 1994-10-17
SE503506C2 (sv) 1996-06-24
EP0789881B1 (en) 2001-01-17
CN1168730A (zh) 1997-12-24
DE69519939T2 (de) 2001-06-07
SE9403532L (sv) 1996-04-18

Similar Documents

Publication Publication Date Title
KR100291301B1 (ko) 신호 데이터 처리 시스템 및 방법과 신호 데이터 처리 시스템을 구비한 통신 시스템
GB1441816A (en) Electronic digital data processing systems
KR860007594A (ko) 입출력 제어시스템
JPH0131214B2 (ko)
KR900016873A (ko) 컴퓨터 시스템의 교환 장치
JP3535266B2 (ja) 外字拡張利用方式
KR970706540A (ko) 데이터의 프로세싱을 위한 시스템 및 방법과 이러한 시스템을 사용하는 통신 시스템(system and method for processing of data and a communications system with such a system)
ATE38442T1 (de) Datenverarbeitungssystem.
KR900012160A (ko) 마이크로 컴퓨터의 할입(interrupt)회로 및 할입처리 방법
KR900018839A (ko) 우선 제어 방식
JPS55154851A (en) Data transmission system
EP0049521A3 (en) Information processing system
DE69902290D1 (de) System zum verwalten von anwendungsprogrammen mit einem variablen verwaltungsbefehlssatz
GB1348171A (en) Status marking of variables
JP2903525B2 (ja) ジョブ管理方式
JPS6478361A (en) Data processing system
KR100437757B1 (ko) 보코더용메모리관리방법
JPH08320809A (ja) 外乱プロセス排除方式
CN114760161A (zh) Lin总线调度方法、装置、设备和存储介质
Gamble The multi-entry system
KR930014113A (ko) 병렬처리 시스템에서의 외부 스토리지 액세스방법
JPH04248627A (ja) イベント制御型処理方法
KR910010936A (ko) 복수 프로세서간 데이타 통신 방식
KR20000044314A (ko) 동일 프로세서간의 아피씨 신호 사용방법
JPS6269319A (ja) 複数言語サポ−ト方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080407

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee