KR100294314B1 - 데이터처리시스템및방법과그런시스템과의통신시스템 - Google Patents

데이터처리시스템및방법과그런시스템과의통신시스템 Download PDF

Info

Publication number
KR100294314B1
KR100294314B1 KR1019970702398A KR19970702398A KR100294314B1 KR 100294314 B1 KR100294314 B1 KR 100294314B1 KR 1019970702398 A KR1019970702398 A KR 1019970702398A KR 19970702398 A KR19970702398 A KR 19970702398A KR 100294314 B1 KR100294314 B1 KR 100294314B1
Authority
KR
South Korea
Prior art keywords
execution
data processing
processing system
ipu
correction
Prior art date
Application number
KR1019970702398A
Other languages
English (en)
Other versions
KR970706540A (ko
Inventor
아브산 올레그
월드링 클라우스
Original Assignee
에를링 블로메, 타게 뢰브그렌
텔레폰아크티에볼라게트 엘엠 에릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에를링 블로메, 타게 뢰브그렌, 텔레폰아크티에볼라게트 엘엠 에릭슨 filed Critical 에를링 블로메, 타게 뢰브그렌
Publication of KR970706540A publication Critical patent/KR970706540A/ko
Application granted granted Critical
Publication of KR100294314B1 publication Critical patent/KR100294314B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54508—Configuration, initialisation
    • H04Q3/54533—Configuration data, translation, passwords, databases

Abstract

본 발명은 데이터 처리 시스템 및 방법과 이러한 시스템에 의해 제어되는 통신 시스템에 관한 것이다. 시스템은 적어도 하나의 중앙 프로세서, 다수의 상이한 기능 블럭 및 공통 데이터 메모리(DS)를 포함한다. 적어도 하나의 기능은 실행 프로세서(IPU)에 의한 프로그램 실행과 병렬로 테이블에 의해 실행되는데, 데이터 메모리(DS)는 프로그램 실행 또는 테이블 실행을 위해 사용되고, 하나 또는 다른 형의 실행이 우선하고, 진행중인 다른 형의 실행을 중단할 수 있다.

Description

데이터 처리 시스템 및 방법과 그런 시스템과의 통신 시스템
예컨대, 실시간 제어, 또는 일반적으로 용량을 필요로 하는 각종 기능에 의해 실행 효율에 대한 요구가 높은 시스템에 사용되고, 데이터 처리 시스템의 효율을 증가시키도록 의도되는 다수의 방법이 공지되어 있다. 효율 증가를 이루기 위해, 특히, 제각기 부하(load) 및 기능 공유의 형으로 상이한 프로세서간에서 전체 시스템 부하를 분배할 수 있도록 하는 그런 시스템 구조를 제공하는 것은 공지되어 있다. 소위 사전-처리(pre-processing)에 의해, 주어진 영역(regional) 제어 기능은 관련된 기능 블럭에 배치된 영역 프로세서 및 영역 메모리를 사용하여 실행된다. 그런 다음, 중앙 프로세서는 기능의 실행을 명령하여, 이의 결과를 수신한다.
영역 프로세서 및 중앙 프로세서는 각각 그의 지정된 기능 처리를 제어한다. 따라서, 일정한 제어 부하 분산부를 가진 시스템이 획득된다. 그러한 시스템은 본질적으로 하나의 프로세서 시스템으로서, 중앙 프로세서가 영역 프로세서로 구성된 기능 블럭을 제어한다. 그러한 시스템에는, 기능 블럭과 중앙 프로세서 사이에서의 프로세서간의 협력으로 중앙 프로세서가 잘 규정되어야만 한다. 일반적으로 다중처리라 칭하는 공지된 다른 부하 분배 시스템은 적어도 2개의 중앙 프로세서를 포함한다. 이들은 일제히 설치물의 데이터 메모리로 액세스하여, 상이한 동작 주기 동안에 상이한 컴퓨터 구성 및 제어 부하 분산을 성취할 수 있다. 이러한 프로세서의 용장성(redundancy)을 통해 순시 트래픽(traffic) 처리 상황에 대한 동적 적응이 가능해진다.
이러한 종류의 양 시스템에 대해 프로세서간의 통신 및 프로세서 협동을 필요로 하여 결과적으로 시스템의 부하가 생성된다.
중앙 컴퓨터 시스템의 실행 효율에 의해 시스템 용량이 주어지는 중앙 제어 실시간 시스템의 효율을 증가시키는 공지된 한 방법은 테이블 제어 실행을 통해 병렬 실행을 행할 수 있다는 것이다.
높게 요구하는 실시간 시스템은 예컨대 전기 통신 시스템이다.
US-A-3,969,701호에서는 테이블 실행이 적용된다. 기능 블럭과 관련된 변수는 각 블록에 속하는 저장 장치에서의 메모리 동작에서 테이블을 사용하여 변수의 수에서 메모리 포인터 값 또는 어드레스 번호로 변환된다.
US-A-4,354,231호에는 테이블의 사용에 대하여 기술되어 있다. 이 경우에, 실제로 고속 메모리로 볼 수 있는 캐시-메모리가 사용된다. 본질적으로, 이는 단지 시간 절약을 이룰 뿐, 중앙 제어 실시간 시스템에서 소망되는 효율의 증가를 전혀 달성하지 못한다.
본 발명은 데이터 처리 시스템 및 방법에 관한 것으로서, 특히, 고 용량을 요구하는 각종 기능이 실시간 요구 등을 충족해야 하기 때문에 실행 효율 등의 요구가 높은 예컨대 실시간 시스템을 제어하는 그러한 시스템에 관한 것이다. 예컨대, 상이한 종류의 중앙 제어 실시간 시스템에서, 할당된 기능을 실행하기 위한 시스템 용량은 중앙 프로세서 시스템의 실행 효율에 의해 주어진다.
본 발명은 또한 그러한 데이터 처리 시스템과의 통신 시스템에 관한 것이다.
도 1은 데이터 처리 시스템을 도시한 것이다.
도 2는 테이블 실행 유니트의 내부 구조의 일례를 도시한 것이다.
본 발명의 목적은 테이블 제어 실행을 사용하여 고 효율을 달성할 수 있는 데이터 처리 시스템 및 방법을 제공하는 것이다. 특히, 본 발명의 목적은 매우 높은 실행 효율을 달성할 수 있는 중앙 제어 실시간 시스템을 제어하는 시스템을 제공하는 것이다.
본 발명의 한 특정한 목적은 테이블 실행을 사용하는 기능의 병렬 실행의 사용을 통해 기능 블럭 지향 중앙 프로세서 시스템의 시스템 용량을 증대시킬 수 있는 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 데이터 처리 시스템에서 예컨대 기능 레벨에 의한 전화 트래픽 처리의 효율을 증가시키기 위해 기술적인 기능 테이블(descriptive function tables)을 사용할 수 있는 시스템을 제공하는 것이다.
게다가, 본 발명의 또 다른 목적은 전체 프로세서의 용량을 증대시키는 것이다.
더욱이, 본 발명의 특정한 목적에 따르면, 지금까지 공지된 것에 비교하여 간단하고 효율적인 방법으로 고 트래픽 처리 능력을 제공하는 것이다.
특히, 본 발명의 목적은 또한 상기 설명된 목적이 달성되는 방법을 제공하는 것이다. 본 발명의 또 다른 목적은 상기에서 언급된 바와 같은 시스템에 의해 제어되는 전기 통신 시스템을 제공하는 것이다.
이러한 목적 및 다른 목적은 적어도 하나의 실행 프로세서에 의해 적어도 하나의 기능이 프로그램 실행과 병렬로 테이블-실행되는 적어도 하나의 중앙 프로세서가 제공되는 데이터 처리 시스템 및 데이터 처리 방법을 통해 달성된다. 본 발명에 따르면, 특히 하나 이상의 프로그램 실행 프로세서와 조합하여 기능의 병렬 실행을 통해 전체 프로세서의 고 용량이 달성된다. 특정 실시예에 따르면, 부하 및 기능 공유 양상(aspects)을 고려하거나 또는 어느 다른 공지된 방식으로 조합이 주어진다. 의도된 기능을 위해 필수적인 데이터 변수들, 예컨대, 전기 통신망의 경우에 텔레트랙픽 제어(teletraffic control) 등의 의도된 기능에 필요한 그런 데이터 변수는 테이블 제어 실행을 통해 효율적인 방식으로 병렬로 실행될 수 있다. 본 발명의 특정 실시예에 따르면, 그러한 기능은 예컨대 변수 또는 데이터 포스트(post)의 개시(initiation), 통계 정보, 데이터 수집, 데이터 출력 등일 수 있다.
특정 실시예에 따르면, 본 발명은 변수 포스트가 예컨대 전화 교환의 제어에 액티브하게 관여하기 전에 버퍼된 잡(buffered job)으로 보일 수 있는 카피 기능(copying function)을 가진 변수 포스트의 개시를 위해 사용될 수 있다. 특히 개시 접속의 클리어(clearing)와 관련하여 행해질 수 있다. 개시되는 변수는 일반적으로 데이터 처릴 시스템내에 할당되어, 데이터 저장 장치의 어드레스 영역 전체에 걸쳐 분산될 수 있다. 그러므로, 시스템내의 데이터 변수의 논리적 어드레스가 주어진다. 메모리에 액세스할 시에는 특히 어드레스 계산을 행하여, 원래 알려진 참조 테이블의 사용으로 논리적 어드레스로부터 물리적 어드레스를 제공한다. 논리적 어드레싱은 동작 동안에 데이터 시스템의 기능을 확장시키거나 변화를 제공할 수 있도록 하기 위한 조건이다.
특히, 변수는 상이한 포맷일 수 있고, 포인터 및/ 또는 인덱스(index) 값으로 개별로 어드레스될 수 있다. 잇점으로, 다수의 변수는 각 데이터 레코드와 관련될 수 있다.
카피 기능에 의한 데이터 개시 설정에 관계하는 유리한 실시예에 따르면, 최초에 소위 마스터포스트(masterpost)가 형성되어 있는 실행 테이블, 즉, 개별 변수 레코드 당 하나의 테이블은 공통 데이터 메모리내의 초기값 및 관련값을 변수에 제공한다. 그 후, 각 변수에 대하여, 변수의 논리적 어드레스 및 상수로 이루어진 테이블내에 1행(row)이 제공된다. 특히, 논리적 어드레스는 길이가 예컨대 1비트와 128비트 사이에서 변할 수 있는 부분 변수에 인덱스 및/ 또는 관련될 수 있다. 다른 유리한 실시예에 따르면, 테이블은 예컨대 동일한 논리적 어드레스로 인덱스된 변수에 대해 개시 데이터 설정을 위한 명령을 형성하는 루프를 포함할 수 있다. 테이블의 길이, 즉 변수의 수는 예컨대 제 1 테이블어에 제공될 수 있다. 선택적인 실시예에 따르면, 변수의 수 또는 테이블의 길이는 테이블의 마지막 데이터로서 주어질 수 있다. 상기에서 언급된 바와 같이, 실행 테이블은 예컨대 시스템 재개시 또는 시동 시에 데이터 처리 시스템의 연산 프로그램에 의해 형성될 수 있다. 그래서, 의도된 프로그램 명령을 지닌 프로그램 실행 프로세서는 테이블의 내용의 실행을 위해 마스터포스트를 활성화시킨다.
이런 프로그램 명령의 사용으로, 프로그램 실행 프로세서내의 테이블 실행이 실행 중인 트래픽 제어 프로그램과 병렬로 행해진다. 유리한 실시예에 따르면, 예컨대 잡(job)이 종결된다는 것을 확인하는 소위 상태-비트(state-bit)를 설정함으로써 테이블 실행은 프로세서로 향한 동기화 액티비티(activity)에 의해 종결된다.
선택적인 실시예에 따르면, 프로그램 동기화는 프로그램 실행 프로세서에 신호를 전송함으로써 달성될 수 있다. 그 후, 상태-비트는 프로세서의 탐색 명령을 사용하여 탐색될 수 있는데, 이런 프로세서에는 변수 레코드가 트래픽 제어 프로세스에 이용될 수 있는 자원인 정보가 제공된다.
테이블 실행은 이런 시스템에 적합하고, 어느 프로그램 제어에는 관련되지않지만, 테이블의 모든 라인은 특히 어느 프로그램 관리 명령의 관여 없이 직접 객체(object)를 제어하는 라인이다.
이하, 본 발명은 첨부한 도면을 참조하여 제한되지 않는 방식으로 더욱 상세히 기술된다.
도 1은 데이터 처리 시스템내의 테이블 실행 유니트(DVX)의 접속의 일례 및 데이터 처리 시스템의 상이한 유니트간의 내부 통신을 설명한 것이다. 데이터 처리 시스템의 개략도에서, 테이블 실행 유니트(DVX)와는 별개로, 2개의 프로세서 유니트 또는 실행 프로세서(IPU1및 IPU2)가 제공된다. 이들은 중앙 제어 버스 및 액세스 핸들러(handler) ACC(어드레스 계산 회로)에 접속된다. 도시된 실시예에서는, 2개의 실행 프로세서(IPU1및 IPU2)가 있다. 물론 이는 단지 일례일 뿐이고, 다른 실시예에 따르면, 시스템은 단지 하나의 실행 프로세서를 포함하고, 또 다른 실시예에 따르면, 시스템은 2개 이상의 병렬 실행 프로세서 또는 프로세서 유니트를 포함한다. 각 프로세서 유니트 또는 실행 프로세서는 프로그램 메모리(PS)를 포함한다. 게다가, 시스템은 공통 데이터 메모리(DS), 테이블 실행 유니트(DVX) 및, 구내통신(inter-communication) 시스템에 대한 처리 유니트(IPU1및 IPU2)의 접속을 포함하지만, 이는 공지되어 있는 방식으로 다른 시스템 등과의 통신을 위해 제공하기 때문에 여기에서 상세히 설명되지 않는다.
테이블 실행 유니트(DVX) 및 프로그램 실행 프로세서(IPU1및 IPU2)는 구내 통신 시스템과 변수용 시스템 공통 메모리(DS) 사이에 접속된다.
유리한 실시예에 따르면, 테이블 실행 유니트(DVX)는, 필요 시에, 데이터 처리 시스템과 각종 주변 장치간의 효율적인 데이터 전송을 공지된 방식으로 공통 데이터 메모리(DS)로의 직접 메모리 액세스(DMA-채널 액세스)를 사용하여 지원한다.
공통 데이터 메모리(DS)는 상이한 방식으로 구성될 수 있다. 유리한 실시예에 따르면, 공통 데이터 메모리는 공지된 방식으로 소위 인터리빙(inter-leaving)을 적용하는 메모리의 구성을 사용하고, 멀티플렉싱, 소위 프리 메모리 뱅크(free memory banks)로 향한 파이프-라인(pipe-line) 구조로 작동한다. 이러한 프리 메모리 뱅크는 본질적으로 고속 메모리처럼 행동한다. 어드레스 계산 회로(ACC)는 멀티플레스된 데이터 저장 장치의 버스 및 메모리 액세스의 할당을 제어한다.
도 2에는, 테이블 실행 유니트(DVX)의 내부 구조의 예가 도시되어 있다. (이의 기능 중 하나는 예컨대 데이터 메모리 내의 풀워드(fullword) 변수로 초기값을 제공하는 것에 관련된다. 풀워드 변수는 메모리어 워드의 판독을 선행함이 없이 기록을 위한 메모리의 직접 제어 가능한 데이터 포맷을 의미한다.)
개시의 기원에 관계없이, 도시된 실시예에서는 모든 메모리 액세스가 현재의 순서 또는 후속 순서를 제어하는 어드레스 계산 회로를 통해 행해진다. 호출 유니트 및 피호출 메모리 뱅크는 대부분의 경우에 비동기 방식으로 협력한다. 동기화는 어드레스 계산 회로(ACC)에 의해 행해져, 예컨대 유리한 실시예에 따르면, 메모리 어드레스 및 기록 데이터가 제각기 메모리 액세스 자체를 위한 버스를 점유할 때를 나타낸다. 예를 들면, 레디-비트(ready-bit)(동기화)를 사용하여 판독 데이터가 이용될 수 있다는 것을 나타낼 수 있는 반면, 레디-비트가 표시되지 않는 경우에는, 대기 위치가 있다.
테이블은 각 개시에 대한 테이블 설정으로 이루어지고, 잡(job)을 독립적으로 실행하는 테이블 실행 유니트(테이블 실행 유니트(DVX))에 의도된 잡을 제어한다. 변수 액세스는 어드레스 계산 회로(ACC)를 통해 요구되고, 이는 변수 액세스를 처리하기 위한 우선 순위를 포함하는 것이 유리하다. 그러나, 비동기 협조 및 효율적인 파이프라인 구조는 메모리 어드레스 및 기록 데이터 또는 어떤 경우에서는 판독 데이터를 위한 중간 버퍼를 필요로 한다. 테이블 실행 유니트(DVX)는 변수, Base Start Address BSA1, BSA2및 PRS1, PRS2의 논리적 어드레스용 데이터 처리 시스템의 레지스터를 위한 버퍼 메모리를 포함한다. BSA는 기능 블럭과 관련된 베이스 테이블의 어드레스를 제공하는 반면, PRS는 개별 수, 즉 변수 레코드로의 포인터를 제공한다. 이런 레지스터에는 테이블 실행의 시작을 개시하는 프로세서에 의해 의도된 프로그램의 명령(WCX)이 설정된다. 또한, WCX용 레지스터가 있다. WCX는 실행될 테이블의 어드레스인 실행 테이블 포인터(MP1,MP2)를 수반한다(도 2 참조). 유리한 실시예에 따르면, 테이블은 고속 메모리를 형성하도록 구성된다. 도시된 실시예에서, 테이블의 제 1행은 카피에 의해 영향을 받는 테이블내의 행 또는 변수의 수에 관한 정보를 포함하는 반면에, 다음 행에는 논리적 어드레스"a" 및, 초기값, 보통 0 또는 1로 설정되는 상수의 값을 가지는 제 1변수가 따른다. 후속하는 행에는 소위 상태-비트를 논리적 어드레스"a"를 설정하는 데에 사용되는 테이블의 최종 행까지 다음의 변수가 주어진다. 도면에서, 제 n 실행 테이블은 단지 개략적으로 표시되는 데, 여기서, n은 시스템의 실행 테이블의 수를 나타내고, 이는 하나 이상일 수 있다. WCX는 실행 프로세스를 개시하여, 변수의 수를 판독하는 실행 테이블의 어드레스용 제어 논리를 활성화시키고, 소위 루프-카운터(COUNT)는 제어 논리를 위해 로드된다. 테이블에서, 테이블의 다음 행 및 제 1변수까지 +1 만큼 스텝된다. 논리적 어드레스부는 Base Start Address, BSA-내용과 함께 어드레싱 회로(ADD)를 통해 어드레스를 메모리의 물리적인 데이터 위치가 획득되는 (도시되지 않은) 참조 테이블에 제공한다. 변수의 메모리 어드레스는 WA, 즉 메모리내의 물리적인 데이터 위치 및 PRS(오프셋)내의 포인터 값의 계산에 의해 주어진다. 이런 경우에, 인덱스 값도 획득된다. 어드레스 계산 자체는 상기 언급된 파이프-라인 단에 의해 제어되고, 상수부는 기록 데이터 버퍼로 전송된다. 어드레스 계산의 최종 파이프-라인 단에서, 어드레스 계산 회로(ACC)로의 메모리 액세스의 요구가 계산된 변수 어드레스에 따라 활성화된다. 그런 다음, 유리한 실시예에 따르면, 초기 상수가 공통 데이터 메모리(DS)에 기록된다. 테이블 계산에 대해서는 예컨대 SE-B-439.208호에 기재되어 있다.
WCX 대기 행렬(queue)은 유리한 실시예에 따라 순차적으로 처리되고, "풀 버퍼(full buffer)"에 관한 정보가 실행 프로세서(IPU) 또는, 적용 가능하다면, 관련된 프로세스 유니트에 주어진다. 도면에서, 점선은 특히 공통 데이터 메모리(DS)에 재기록하기 전에 변수가 판독되어 내부적으로 처리될 시의 확장을 나타낸다. 상기에서 언급된 바와 같이, 파이프-라인 제어는 메모리 액세스가 실행될 시에 어드레스 계산 회로의 제어 관여에 따라 때때로 일시적으로 중단될 수 있다. 그러나, 유리한 실시예에 따르면, 상태-비트가 데이터 메모리(DS)에 설정되거나 신호의 전송을 통해 설정될 시에 테이블의 최종 행에 의해 테이블 실행이 종결된다. 유리한 실시예에 따르면, 실행 프로세서(IPU)에 의한 프로그램 실행은 테이블 실행 유니트(DVX)를 통한 테이블 실행보다 우선한다. 그런 다음, 메모리(DS)가 프리(free)할시에, 즉 프로그램 실행, 예컨대 트래픽 제어 또는 다른 어떠한 것을 위한 실행 프로세서에 의해 사용되지 않을 시에 테이블 실행을 위해 사용되도록 병렬 실행이 적용된다. 실행 프로세서(IPU)가 다시 데이터 메모리(DS)를 사용할 필요가 있을 시에는, 진행 중의 테이블 실행을 중단시킬 수 있다.
물론, 본 발명에 따른 데이터 처리 시스템은 전기 통신 시스템과 다른 시스템에 사용될 수 있다. 또한, 다른 양상에서, 본 발명은 도시된 실시에 제한되지 않고, 청구 범위 내에서 다양한 방식으로 변경될 수 있다.

Claims (21)

  1. (정정) 다수의 기능 블럭에 주어진 기능이 할당되는 중앙 프로세서 시스템, 하나 이상의 프로그램 실행 프로세서(IPUi;i=1,...n) 및 데이터 메모리(DS)를 구비하는 데이터 처리 시스템에 있어서, 상기 시스템은 하나 이상의 실행 테이블을 포함하는 하나 이상의 테이블 실행 유니트(DVX)를 포함하고, 다수의 변수는 데이터 메모리(DS)에 할당되며, 하나 이상의 실행 프로세서에 의한 프로그램 실행은 테이블 실행 유니트(DVX)에 의한 테이블 실행과 병렬로 행해지는데, 프로그램 실행 또는 테이블 실행은 데이터 메모리(DS)로의 우선적 액세스를 가지고, 다른 종류의 진행중인 실행을 중단시킴으로써, 데이터 메모리(DS)를 시간 양상에서 프로그램 실행 또는 테이블 실행을 위해 사용하는 것을 특징으로 하는 데이터 처리 시스템.
  2. (정정) 제1항에 있어서, 상기 실행 프로세서(IPU)에 의한 프로그램 실행은 프로그램 실행에 사용되지 않을 시에 데이터 메모리(DS)를 사용하는 실행 유니트(DVX)에 의한 테이블 실행 보다 높은 우선 순위를 가지는 것을 특징으로 하는 데이터 처리 시스템.
  3. (정정) 제2항에 있어서, 진행중인 테이블 실행은 상기 실행 프로세서(IPU)에 의한 프로그램 실행을 위해 중단될 수 있는 것을 특징으로 하는 데이터 처리 시스템.
  4. (정정) 제1, 2 또는 3항의 한 항에 있어서, 변수 또는 데이터 레코드 초기값에 카피 기능을 제공하는 기능은 프로그램 실행 유니트(IPU1)에 의한 트래픽 제어 프로그램의 실행과 병렬로 실행되는 것을 특징으로 하는 데이터 처리 시스템.
  5. (정정) 제4항에 있어서, 통계적인 정보의 수집은 테이블에 의해 실행되는 기능인 것을 특징으로 하는 데이터 처리 시스템.
  6. (정정) 제1, 2 또는 3항의 한 항에 있어서, 데이터 수집 및 데이터 출력의 기능은 테이블에 의해 실행되는 것을 특징으로 하는 데이터 처리 시스템.
  7. (정정) 제1, 2 또는 3항의 한 항에 있어서, 변수는 포인터 값 및 인덱스 값에 의해 개별로 어드레스되는 것을 특징으로 하는 데이터 처리 시스템.
  8. (정정) 제7항에 있어서, 하나 이상의 변수는 개별 레코드와 관련되는 것을 특징으로 하는 데이터 처리 시스템.
  9. (정정) 제4항에 있어서, 초기값이 주어지는 변수를 제공하는 테이블/개별 변수 레코드, 실행 테이블이 형성되는 것을 특징으로 하는 데이터 처리 시스템.
  10. (정정) 제9항에 있어서, 실행 테이블은 변수에 주어지는 초기값을 제공하는 것을 특징으로 하는 데이터 처리 시스템.
  11. (정정) 제10항에 있어서, 상기 초기값은 실행 테이블에 제공되는 것을 특징으로 하는 데이터 처리 시스템.
  12. (정정) 제11항에 있어서, 각 변수는 변수 및 상수의 논리 어드레스를 포함하는 실행 테이블 내에 1행을 배치하는 것을 특징으로 하는 데이터 처리 시스템.
  13. (정정) 제12항에 있어서, 상기 논리 어드레스는 임의 길이의 변수를 나타내는 것을 특징으로 하는 데이터 처리 시스템.
  14. (정정) 제9항에 있어서, 상기 실행 테이블은 데이터 처리 시스템의 운영 시스템에 의해 형성되는 것을 특징으로 하는 데이터 처리 시스템.
  15. (정정) 제1, 2 또는 3항의 한 항에 있어서, 관련된 중앙 프로세서 또는 실행 프로세서(IPUi)로 신호를 전송하거나, 프로그램 실행 또는 트래픽 제어 프로세스를 행할 수 있는 자원인 변수 레코드에 관해 통지하는 상태-비트 등을 통해 종결된 잡(job)을 확인함으로써 프로그램 동기화가 제공되는 것을 특징으로 하는 데이터 처리 시스템.
  16. (정정) 제1, 2 또는 3항의 한 항에 있어서, 테이블의 모든 행은 직접 객체 제어하는 것을 특징으로 하는 데이터 처리 시스템.
  17. (정정) 제1, 2 또는 3항의 한 항에 있어서, 컴퓨터 시스템의 제어를 위해 사용되는 것을 특징으로 하는 데이터 처리 시스템.
  18. (정정) 제16항에 있어서, 중앙 제어 전기 통신 시스템의 제어를 위해 사용되는 것을 특징으로 하는 데이터 처리 시스템.
  19. (정정) 제18항에 있어서, 상기 중앙 제어 전기 통신 시스템은 소위 AXE 시스템인 것을 특징으로 하는 데이터 처리 시스템.
  20. (정정) 하나 이상의 실행 프로세서(IPUi;i=1,...n) 및 하나 이상의 데이터 메모리(DS)를 포함하는 하나 이상의 데이터 처리 시스템을 구비한 통신 시스템에 있어서, 상기 데이터 처리 시스템은 실행 테이블을 포함하는 하나 이상의 테이블 실행 유니트(DVX)를 포함하고, 다수의 데이터 변수는 데이터 메모리(DS)에 할당되며, 하나 이상의 변수의 테이블 실행은 실행 프로세서(IPU1,IPU2)에 의한 트래픽 제어 프로그램의 실행과 병렬로 행해지는데, 실행 프로세서(IPU1,IPU2)가 데이터 메모리(DS)로의 액세스를 필요로 하는 경우에 트래픽 제어를 위해 실행 프로세서 (IPU1,IPU2)에 의해 진행중인 테이블 실행이 중단되도록 실행을 행하는 것을 특징으로 하는 통신 시스템.
  21. (정정) 다수의 기능 유니트, 하나 이상의 실행 프로세서(IPUi) 및 데이터 메모리(DS)를 구비하는 시스템의 데이터 처리 방법에 있어서,
    테이블 실행 유니트(DVX)에 의한 실행과 병렬로 실행 프로세서(IPU1)에 의한 실행이 행해지고, 실행 프로세서(IPU1)에 의한 실행과 병렬로 실행되는 기능을 제어하기 위해 기능 테이블이 사용되는데, 테이블 실행 유니트는 시스템에 공통인 데이터 메모리(DS)에 접속되고, 데이터 메모리(DS)가 프로그램 실행을 위한 실행 프로세서(IPU)에 의해 사용되지 않을 시에 테이블 실행이 행해지는 것을 특징으로 하는 데이터 처리 방법.
KR1019970702398A 1994-10-17 1995-10-17 데이터처리시스템및방법과그런시스템과의통신시스템 KR100294314B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9403532A SE503506C2 (sv) 1994-10-17 1994-10-17 System och förfarande för behandling av data samt kommunikationssystem med dylikt system
SE9403532-6 1994-10-17
PCT/SE1995/001208 WO1996012234A1 (en) 1994-10-17 1995-10-17 System and method for processing of data and a communications system with such a system

Publications (2)

Publication Number Publication Date
KR970706540A KR970706540A (ko) 1997-11-03
KR100294314B1 true KR100294314B1 (ko) 2001-09-17

Family

ID=20395634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970702398A KR100294314B1 (ko) 1994-10-17 1995-10-17 데이터처리시스템및방법과그런시스템과의통신시스템

Country Status (8)

Country Link
US (1) US5925121A (ko)
EP (1) EP0789881B1 (ko)
JP (1) JPH10507548A (ko)
KR (1) KR100294314B1 (ko)
CN (1) CN1097783C (ko)
DE (1) DE69519939T2 (ko)
SE (1) SE503506C2 (ko)
WO (1) WO1996012234A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5062499B2 (ja) * 2010-05-07 2012-10-31 横河電機株式会社 フィールド機器管理装置
US8572628B2 (en) * 2010-12-02 2013-10-29 International Business Machines Corporation Inter-thread data communications in a computer processor
US9547530B2 (en) * 2013-11-01 2017-01-17 Arm Limited Data processing apparatus and method for processing a plurality of threads

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969701A (en) * 1973-04-09 1976-07-13 Telefonaktiebolaget L M Ericsson Function block oriented SPC system
SE403322B (sv) * 1977-02-28 1978-08-07 Ellemtel Utvecklings Ab Anordning i en styrdator for forkortning av exekveringstiden for instruktioner vid indirekt adressering av ett dataminne
SE439208B (sv) * 1983-09-30 1985-06-03 Ericsson Telefon Ab L M Programminnesstyrd telekommunikationsanleggning
US4891787A (en) * 1986-12-17 1990-01-02 Massachusetts Institute Of Technology Parallel processing system with processor array having SIMD/MIMD instruction processing
US5170476A (en) * 1990-01-22 1992-12-08 Motorola, Inc. Data processor having a deferred cache load
CA2086691C (en) * 1992-03-30 1997-04-08 David A. Elko Communicating messages between processors and a coupling facility
US5404515A (en) * 1992-04-30 1995-04-04 Bull Hn Information Systems Inc. Balancing of communications transport connections over multiple central processing units
GB2271203B (en) * 1992-10-01 1995-12-13 Digital Equipment Int Digital processing system
EP0608663B1 (en) * 1993-01-25 1999-03-10 Bull HN Information Systems Italia S.p.A. A multi-processor system with shared memory
US5517656A (en) * 1993-06-11 1996-05-14 Temple University Of The Commonwealth System Of Higher Education Multicomputer system and method
US5613068A (en) * 1994-06-17 1997-03-18 International Business Machines Corporation Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's

Also Published As

Publication number Publication date
DE69519939D1 (de) 2001-02-22
CN1097783C (zh) 2003-01-01
JPH10507548A (ja) 1998-07-21
WO1996012234A1 (en) 1996-04-25
CN1168730A (zh) 1997-12-24
SE9403532D0 (sv) 1994-10-17
EP0789881B1 (en) 2001-01-17
EP0789881A1 (en) 1997-08-20
DE69519939T2 (de) 2001-06-07
SE9403532L (sv) 1996-04-18
US5925121A (en) 1999-07-20
KR970706540A (ko) 1997-11-03
SE503506C2 (sv) 1996-06-24

Similar Documents

Publication Publication Date Title
US5884077A (en) Information processing system and method in which computer with high load borrows processor of computer with low load to execute process
US5099414A (en) Interrupt handling in a multi-processor data processing system
US5819061A (en) Method and apparatus for dynamic storage reconfiguration in a partitioned environment
JP3074178B2 (ja) プログラム・モジュール・ロード及び実行方法
US4493034A (en) Apparatus and method for an operating system supervisor in a data processing system
EP0259095A2 (en) Cache storage queue
JPH04348451A (ja) 並列計算機
JPS5834857B2 (ja) 記憶階層における優先順位決定機構
JPH06250928A (ja) 情報処理装置
US5392409A (en) I/O execution method for a virtual machine system and system therefor
KR100294314B1 (ko) 데이터처리시스템및방법과그런시스템과의통신시스템
JPH07248967A (ja) メモリ制御方式
JPH05108380A (ja) データ処理システム
US5933856A (en) System and method for processing of memory data and communication system comprising such system
JP2585905B2 (ja) マルチタスク実行装置
JP2975253B2 (ja) 多重化ボリューム装置
JPH10124438A (ja) 入出力処理装置
JP2513811B2 (ja) 入出力制御方式
JPH04291642A (ja) キャッシュ制御方式
EP0098170B1 (en) Access control processing system in computer system
JP2742245B2 (ja) 並列計算機
EP0088838B1 (en) Input/output multiplexer
JPH0652512B2 (ja) 主記憶ペ−ジリプレ−ス方式
CA2202864A1 (en) System and method for processing of data and a communications system with such a system
JP2000122968A (ja) 入出力キャッシュメモリ及びその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080407

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee