JP2513811B2

JP2513811B2 - 入出力制御方式

Info

Publication number: JP2513811B2
Application number: JP63267530A
Authority: JP
Inventors: 嘉史雄城
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-10-24
Filing date: 1988-10-24
Publication date: 1996-07-03
Anticipated expiration: 2011-07-03
Also published as: JPH02113356A

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術と発明が解決しようとする課題課題を解決するための手段作用実施例発明の効果〔概要〕計算機システムの入出力プロセッサ（IOP）におい
て、入出力要求キューに入出力要求のキューイングを行
い、該キューからデキューしながら入出力処理を実行す
る入出力制御方式に関し、入出力構成の変更を行う際の、影響の範囲を少なくし
て、計算機システムの停止に至ることを少なくすること
を目的とし、該入出力要求のキューイングを行うキューの作成単位
（CMPG）を入出力制御装置（IOC）の集合体とし、全て
の入出力制御装置（IOC）は、それぞれ、入出力装置（I
/O）との間に形成される通信パスに対応する一つ以上の
作成単位（即ち、通信パスグループ:CMPGと呼ぶ）に必
ず属し、ある一つの入出力装置（I/O）に接続される全
ての入出力制御装置（IOC）は、同一の作成単位に属
し、ある作成単位に接続されるチャネルの数にはある上
限値があるようにして、該キューに投入する入出力要求
のキューイング単位を生成する手段と、該キューイング
単位に対応する内部制御ブロックには、自己に属する複
数個の入出力制御装置（IOC）のそれぞれの状態を管理
する情報ブロックへのポインタを記憶し、該キューから
入出力要求をデキューするときには、上記内部制御ブロ
ック内にある、各入出力制御装置（IOC）の状態管理情
報へのポインタにより、該入出力制御装置（IOC）の状
態情報を得て、入出力パスを選択する手段とからなるよ
うに構成する。

〔産業上の利用分野〕

本発明は、計算機システムの入出力プロセッサ（IO
P）において、入出力要求キューに入出力要求のキュー
イングを行い、該キューからデキューしながら入出力処
理を実行する入出力制御方式に関する。

汎用計算機システムにおける入出力制御処理には、こ
の入出力制御処理を実行する為に利用可能な、ある入出
力装置（I/O）に至る経路（入出力パス）を選択する処
理が含まれる。

従来の計算機システムでは、この処理を該計算機シス
テムの中央処理装置（CPU）が実行するオペレーティン
グシステム（OS）が行っていたが、最近の該中央処理装
置（CPU）の高速化に伴い、入出力装置（I/O）が処理を
行って、上記中央処理装置（CPU）に終了報告を行う
と、該入出力装置（I/O）側での後処理を実行中に、す
ぐ次の起動がかかり、入出力装置（I/O）のビジーが増
加し、該中央処理装置（CPU）の処理能力の数10％が、
該入出力パスの選択に費やされ、中央処理装置（CPU）
でのオーバヘッドが大きくなり過ぎるという問題があ
り、最近の計算機システムではこの処理を入出力プロセ
ッサ（IOP）で実行するものが登場している。

このような機種では、殆ど、入出力要求キューイング
といわれる機構、つまり、入出力命令とは非同期的に入
出力要求を実行し、実行される迄は、ハードウェア内部
の待ち行列に、この入出力要求をキューイングしておく
機構がサポートされる。

何故ならば、上記のパス選択機構により、あるパスが
選択された場合、このパスがたまたま使用不可能である
ような一時的な条件が存在する場合に、この入出力要求
が最終的な起動失敗と判定される必要はなく、該入出力
要求を効率的に実行する為には、このケースの他のパス
で再実行できること、及び、若し、全てのパスで一時的
使用中条件が存在するならば、該一時的使用中条件が解
除される迄、該ハードウェア内部で滞留させる処理機構
の存在が好ましいからである。

該パスの選択は、上記キューを構成する単位と深く関
連する。

該パス選択，及びキューの制御を容易とする為に、あ
る入出力装置（I/O）に至る経路（パス）が全て含まれ
るような入出力構成上の部分に対して、該入出力装置
（I/O）に対して発行された入出力要求はキューイング
されるべきである。

逆に、上記入出力要求キューは、入出力構成、特に、
入出力装置（I/O）に至る経路（パス）をある条件によ
り分割し、この単位に対して作成されなければならな
い。この場合、ある分割単位は、上記キューに投入され
る入出力要求の対象である入出力装置（I/O）に至る経
路（パス）が含まれる入出力構成部分に対応している必
要がある。

従来の技術においては、この入出力構成の分割論理と
して、以下に示す、ロジカルコントロールユニット（以
下、LCUという）なる概念があった。

該LCUは入出力制御装置（IOC）の集合体である。

全ての入出力制御装置（IOC）は、それぞれ、一つ
のLCUに必ず属する。

ある一つの入出力装置（I/O）に接続される全ての
入出力制御装置（IOC）は同一のLCUに属する。

あるLCUに接続されるチャネル（CHE）の数には、該
LCUブロックの大きさで決まるある上限値（例えば、４
個）がある。

このLCUなる概念によれば、一つのLCUに対する入出力
要求（LCU制御ブロック）を上記入出力要求キューから
デキューすることで、目的の入出力装置（I/O）に至る
パス制御を行う為に、必要にして十分な条件が含まれて
いる。

然しながら、最近のオンライン業務の普及により、計
算機システムにおいては、システムを停止することな
く、入出力装置（I/O）の構成を変更したい、つまり、
新たな入出力装置（I/O）をシステムに追加したりする
作業を業務を停止することなく行いたいという、所謂活
性増設のニーズが高まってきた。

ケーブル増設，接続変更等の物理的な増設技術がこの
ニーズに対応可能なレベルとなっていても、該計算機シ
ステム内のハードウェアが、該入出力処理を制御する為
に使用するサブチャネル，或いは、上記LCU制御ブロッ
ク等が、該新たな入出力構成に対応して、動的に取得で
きなければ、結局このニーズを満たすことができないこ
とになる。

システムを停止することなく、入出力構成を変更する
ことは、ある入出力構成変更処理により影響を受ける入
出力構成上の部分をできるだけ小さくすることにより達
成できることは明らかである。

若し、この時に影響を受ける部分が大きいと、この範
囲の入出力処理は、該構成変更が終了する迄、オペレー
ティングシステム（OS）において停止しなければなら
ず、上記オンラインシステムにおいては、業務の停止に
追い込まれる可能性が高くなり、ユーザニーズを満たさ
ないことになる。

第３図は従来のLCUを使用したシステムにおける入出
力構成の例を示した図である。

本図において、デバイス｛入出力装置（I/O）｝C122
は存在しないものとすると、上記概念のLCUは、デバイ
スＡを共用する入出力制御装置（IOC）110,111を要素と
するものと、デバイスＢを共用する入出力制御装置（IO
C）112,113を要素とするものの２つがあることになる。

この入出力構成に対して、上記デバイスC122を追加し
たとする。

該デバイスC122を共用する入出力制御装置（IOC）11
1,112は、上記LCUの構築条件，より、同じLCUに属
さなければならないので、結局、全ての入出力制御装置
（IOC）110〜113は同一のLCUに属さなければならないこ
とになり、該デバイスC122の追加で、本来ならば、物理
的な接続の意味では影響を受けることがない入出力制御
装置（IOC）110,113も、該入出力構成の変更の為に入出
力要求を停止しなければならないことになる。

このような事情から、最近の活性増設のニーズの高ま
りに対応できる入出力制御方式、特に、上記、入出力要
求キューに投入する分割方式が必要とされるようになっ
てきた。

〔従来の技術と発明が解決しようとする課題〕

第４図は従来の入出力制御方式を説明する図であっ
て、（ａ）はシステム構成の例を示し、（ｂ）は入出力
プロセッサ（IOP）の構成例を示し、（ｃ）はロジカル
コントロールユニット（LCU）制御ブロックの内部構成
の例を示している。

本図に示した従来方式においては、主記憶装置（MS
U）102内に設けられているハードウェア専用領域（HS
A）130の中に、入出力装置（I/O）120,121に１対１に対
応するサブチャネル制御ブロック（以下、SCBという）1
40,141と,LCU制御ブロック（LCU、以下略）150,151等が
あり、該LCU制御ブロック150,151は、入出力プロセッサ
（IOP）103内のLCUポインタ161aがポイントする前述の
入出力要求キューを構成している。

本例においては、上記LCU制御ブロック150は入出力制
御装置（IOC）110,111を,LCU制御ブロック151は入出力
制御装置（IOC）112,113をその要素として含み、上記入
出力プロセッサ（以下、IOPという）103内のLCUポイン
タ161aが指示するLCU制御ブロック150,151を順次参照す
ることで、所望の入出力装置（I/O）120,又は、121に対
する通信パスを知ることができる。

該LCU制御ブロック150,又は、151の内部構成の例を
（ｃ）図に示してある。

本（ｃ）図から判るとおり、IOP103は、例えば、LCU
制御ブロック150の内部に記述されているキュー管理情
報により、上記SCB140に対するキュー制御を行う。この
従来方式のLCU制御ブロックの構成で特徴的であるの
は、該LCU制御ブロック150内に、入出力制御装置（IO
C）110,111の状態を管理する為のフィールド（＊1,＊２
で示す）を含んでいることである。

本LCU制御ブロック150において、上記‘＊1'で示した
フィールドの内、「Control」は入出力制御装置（IOC）
110の空き／ビジー情報，障害情報等を含み、「CHPID」
は該入出力制御装置（IOC）110が接続されているチャネ
ル（CHE）104を識別する為の識別子（ID）が記入されて
いて、該識別子（ID）を元に、当該チャネル（CHE）104
の状態を認識することができる。

即ち、該LCU制御ブロック150を捕捉することにより、
入出力装置（IOC）120に対するアクセス情報の全てを知
ることができることになる。

尚、該LCU制御ブロック間のキュー構造は、前述のLCU
ポインタも含めて、例えば、図示していない双方向のリ
スト構造のポインタで作成される。

（ｂ）図は、該LCU制御ブロックの構成をサポートす
る、上記IOP103の内部構成の概略図である。

前述のLCUポインタ161aは、例えば、ローカルメモリ
（LM）161内に設定されているので、マイクロプロセッ
サ（MPU）160が該ポインタをアクセスすることで、上記
LCU制御ブロック150,又は、151を捕捉することができ
る。

以下に、従来の入出力制御方式を説明する。

先ず、該IOP103が中央処理装置（CPU）100からの入出
力要求の受付け処理を行う場合、該中央処理装置（CP
U）100が発行する入出力命令｛対象は入出力装置（I/
O）120｝を受け、該入出力装置（I/O）120に対応するSC
B140に、該入出力制御情報を記入し、LCU制御ブロック1
50の配下に、これを、キュー構造のサブチャネル番号で
接続する。

IOP103は、LCU制御ブロック150,151を上記LCUポイン
タ161aを元に、上記入出力命令の処理とは非同期的に走
査しており、例えば、LCU制御ブロック150を捕捉する
と、そのサブチャネルキューの先頭であるSCB140をフェ
ッチし、その制御情報から、該入出力装置（I/O）120に
対してアクセス可能なパスを知り、対応する入出力制御
装置（IOC）110の情報を該LCU制御ブロック150から得
る。｛（ｃ）図参照｝このようにして、IOP103は該入出力処理に使用可能な
入出力経路（パス）が入出力制御装置（IOC）110,111を
経由することを、該LCU制御ブロック150に記入されてい
る情報から認識すると、該LCU制御ブロック150内部の入
出力制御装置（IOC）110,111の状態制御情報を、前述の
「Control」から得て、使用中や，使用不可能条件がな
いかどうかをチェックし、使用可能な経路（パス）の選
択を行う。

前述のLCU制御ブロックの構成条件から、１つの入出
力制御装置（IOC）110,又は、111は１つのLCU制御ブロ
ックにしか属さないので、ここで、新たに、入出力装置
（I/O）122を活性増設｛例えば、入出力制御装置（IO
C）111,112に接続する｝しようとすると、対応するSCB
の追加の他に、第３図でも説明したように、結局全ての
入出力制御装置（IOC）110〜113は１つのLCU制御ブロッ
クに統合されることになり、これまで主記憶装置（MS
U）102のハードウェア専用領域130に設けられていたLCU
制御ブロック150,151が共に変更を受け、片方は削除さ
れると共に、SCB140,141共に、その属するLCU制御ブロ
ック150,151の構成が変更される為、その内容も変更さ
れなければならないという問題があった。

即ち、関連する入出力制御装置（IOC）110〜113を全
て停止させることになり、各入出力制御装置（IOC）110
〜113に多くの入出力装置（I/O）が接続されていると、
全ての入出力装置（I/O）が一時的に使用できなくな
り、該システムでの業務の停止という事態が発生し、所
期の目的である活性増設ができないという問題があっ
た。

本発明は上記従来の欠点に鑑み、計算機システムの入
出力プロセッサ（IOP）において、入出力要求キューに
入出力要求のキューイングを行い、該キューからデキュ
ーしながら入出力処理を実行しているときに、活性増設
により入出力構成の変更を行う際の、影響の範囲を少な
くして、計算機システムの停止に至ることを少なくする
入出力制御方式を提供することを目的とするものであ
る。

〔課題を解決するための手段〕

第１図は本発明の入出力制御方式の原理を示した図で
ある。

上記の問題点は下記の如くに構成された入出力制御方
式によって解決される。

計算機システムの入出力プロセッサ（IOP）103におい
て、入出力要求キューに入出力要求のキューイングを行
い、該キューからデキューしながら入出力処理を実行す
る入出力制御方式であって、該入出力要求のキューイン
グを行うキューの作成単位（CMPG）を入出力制御装置
（IOC）110〜の集合体とし、全ての入出力制御装置（IO
C）110〜は、それぞれ、入出力装置（I/O）120〜との間
に形成される通信パスに対応する一つ以上の作成単位
（CMPG）に必ず属し、ある一つの入出力装置（I/O）120
〜に接続される全ての入出力制御装置（IOC）110〜は、
同一の作成単位（CMPG）に属し、ある作成単位（CMPG）
に接続されるチャネル（CHE）の数にはある上限値があ
るようにして、該キューに投入する入出力要求のキュー
イング単位（CMPG）を生成する手段と、該キューイング
単位（CMPG）に対応する内部制御ブロック250〜には、
自己に属する複数個の入出力制御装置（IOC）110〜のそ
れぞれの状態を管理する情報ブロック161cへのポインタ
250aを記憶し、該キューから入出力要求をデキューする
ときには、上記内部制御ブロック250〜内にある、各入
出力制御装置（IOC）110〜の状態管理情報161cへのポイ
ンタ250aにより、該入出力制御装置（IOC）110〜の状態
情報を得て、入出力パスを選択する手段とからなるよう
に構成する。

〔作用〕

即ち、本発明によれば、計算機システムの入出力プロ
セッサ（IOP）において、入出力要求キューに入出力要
求のキューイングを行い、該キューからデキューしなが
ら入出力処理を実行する際の制御の基本が通信パスであ
ることに着目して、該キューを構成する単位に通信パス
グループ（CMPG）なる概念を導入する。

該通信パスグループ（以下、CMPGという）の構成条件
は下記に示すものとなる。

CMPGは入出力制御装置（IOC）の集合体である。

全ての入出力制御装置（IOC）は、それぞれ、一つ
以上のCMPGに必ず属する。

ある一つの入出力装置（I/O）に接続される全ての
入出力制御装置（IOC）は同一のCMPGに属する。

あるCMPGに接続されるチャネルの数には、該CMPG制
御ブロックの大きさによって決まるある上限値（例え
ば、４個）がある。

即ち、本発明のCMPGと、従来方式のLCUとの差は、あ
る一つの物理入出力制御装置（IOC）が複数個の制御グ
ループ（LUC,又は、CMPG）のメンバになることができる
か否かであり、本発明の場合では、ある一つの物理入出
力制御装置（IOC）が複数個の制御グループ（CMPG）の
メンバになることができる。

LCUの概念の侭で、複数個のLCUに一つの入出力制御装
置（IOC）に対する制御情報を設けるようにすると、制
御が複雑になることから、本発明においては、該入出力
制御装置（IOC）に対する制御情報は唯１つとして、入
出力プロセッサ（IOP）の、例えば、ローカルメモリ（L
M）内に設定しておき、本発明の複数個のCMPGから該１
つのIOC制御情報を検索できるように、各、CMPG内に該I
OC制御情報に対するポインタを設けるようにする。

従って、該CMPGを採用して入出力処理を行っていると
きに、新たなデバイスＣ｛入出力装置（I/O）｝を追加
する場合、第１図に示したように、影響のあるCMPGは、
当該デバイスＣを物理的に接続する入出力制御装置（IO
C）が属するCMPGだけである為、他のCMPGに属する入出
力制御装置（IOC）、例えば、第１図では、110,113に対
しては停止処理を行う必要がなく、従って、該入出力制
御装置（IOC）110,113に接続されている入出力装置（I/
O）120,121は動作を続けることができ、業務停止に追い
込まれる可能性が低くなり、ユーザニーズを満たす確率
が向上する効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の入出力制御方式の原理を示し
た図であり、第２図は本発明の一実施例を示した図であ
って、（ａ）はシステム構成例を示し、（ｂ）は入出力
プロセッサ（IOP）の構成例を示し、（ｃ）はCMPG制御
ブロックの構成例を示しており、該CMPG制御ブロック25
0,251,252による入出力制御手段が本発明を実施するの
に必要な手段である。尚、全図を通して同じ符号は同じ
対象物を示している。

以下、第１図を参照しながら、第２図によって本発明
の入出力制御方式を説明する。

本発明においては、主記憶装置（MSU）102内のハード
ウェア専用領域（HSA）130の中に、従来方式においても
設けられていたサブチャネル制御ブロック（SCB）140〜
142の他に、従来のLCU制御ブロックに代わって、CMPG制
御ブロック（CMPG、以下略）250〜252が設定されてい
る。

本発明のCMPG制御ブロック250は、本図においては、
入出力制御装置（IOC）110,111を、CMPG制御ブロック25
1は入出力制御装置（IOC）112,113を、そして、CMPG制
御ブロック252は入出力制御装置（IOC）111,112をその
要素として含む。

該CMPG制御ブロック250〜の詳細な構成例を（ｃ）図
に示してある。

該（ｃ）図から判るとおり、IOP103はCMPG制御ブロッ
ク250〜の内部に記述されているキュー管理情報によ
り、サブチャネル制御ブロック（SCB）140〜のキュー制
御を行う。

然して、本発明のCMPG制御ブロック250は、従来方式
で用いられていたLCU制御ブロックとは異なり、入出力
制御装置（IOC）110,111の状態を管理する為のフィール
ドをその中に直接含まず、後述するIOP103のローカルメ
モリ161内部に存在する、入出力制御装置（IOC）110,11
1の状態管理テーブル161cのエントリへのポインタ（イ
ンデックスアドレスが記入されている）250aのみを含む
ように構成されている。

（ｂ）図は上記のCMPGの構成をサポートするIOP103の
ハードウェアの概略図である。本発明においては、該IO
P103内のローカルメモリ161内に、各入出力制御装置（I
OC）110〜の状態を一元管理する為の情報を蓄えている
入出力制御装置状態管理テーブル161cが設けられてい
る。

IOP103は入出力要求の受付け処理を行う場合、以下の
制御を行う。即ち、中央処理装置（CPU）100が発行した
入出力命令｛対象は入出力装置（I/O）120｝を受ける
と、該入出力装置（I/O）120に対応するSCB140に、この
内容を記入し、従来方式と同様に、CMPG制御ブロック25
0の配下にキュー構造のサブチャネル番号で接続する。

本CMPG制御ブロック250において、CUCWPO〜250aはIOP
103のローカルメモリ161内にある入出力制御装置（IO
C）110〜の状態管理テーブル161cのエントリへのインデ
ックスアドレスが記入されているポインタである。

IOP103は、CMPG制御ブロック250〜を、上記ローカル
メモリ161内のCMPGポインタ161bを元に、上記入出力命
令の処理とは非同期的に走査しており、例えば、CMPG制
御ブロック250を捕捉すると、そのサブチャネルキュー
の先頭にあるSCB140をフェッチし、その制御情報から、
該入出力装置（I/O）120に対してアクセス可能なパスの
選択を行う。

そして、該IOP103は、該入出力処理に使用可能な入出
力経路（パス）が、入出力制御装置（IOC）110,111を経
由することを、本発明のCMPG制御ブロック250に記入さ
れているポインタ（CUCWPO）250aにより、上記ローカル
メモリ161内の入出力制御装置管理テーブル161cのエン
トリをアクセスすることで認識する。

この入出力制御装置管理テーブル161cの内、対応する
入出力制御装置（IOC）110〜に関する制御情報を得て、
使用条件や使用不可能条件がないかどうかをチェック
し、使用可能な経路の選択を行う。

今、第２図（ａ）において、入出力装置（I/O）122が
当該システムに追加されたとすると、前述のように、従
来方式においては、該新たな入出力装置（I/O）122に対
応する新たなSCB142を取得しなければならない他に、LC
U制御ブロック150,151の両方の変更を受け、片方を削除
しなければならず、更に、SCB140,141共に、その属する
LCU150,151の構成が変更される為に、その内容が変更さ
れてければならなかった。

然して、本発明においては、SCB142が追加される他
は、CMPG制御ブロック252の追加のみであって、SCB140,
141,及びCMPG制御ブロック250,251に対しては何らの影
響を受けない。但し、該CMPG制御ブロック252に関連す
る入出力制御装置（IOC）111,112に対しては停止処理を
必要とすることは、従来方式と変わることはないが、入
出力制御装置（IOC）110,113,及び、該入出力制御装置
（IOC）110,113に接続されれる入出力装置（IOC）120,1
21に対しては何らの影響もないので、業務の停止に至る
可能性は著しく少なくなる。

このことは、第１図で説明したCMPG制御ブロックの構
成条件、特に、その，の条件から明らかである。

このように、本発明により、入出力処理の基本動作を
可能としながら、動的な入出力構成の変更が極めて容易
に実行できる。

このように、本発明は、計算機システムの入出力プロ
セッサ（IOP）において、入出力要求キューに入出力要
求のキューイングを行い、該キューからデキューしなが
ら入出力処理を実行する際に、該入出力要求の単位とし
て、従来方式においては、入出力装置（IOC）単位で，
且つ、全ての入出力制御装置（IOC）が唯１つのLCU制御
ブロックにしか属さないという、入出力装置（I/O）
と，其に対応する入出力制御装置（IOC）を単位とするL
CU制御ブロックで構成していたのに対し、本来、入出力
処理は通信パスに基づいて行われることに着目して、全
ての入出力制御装置（IOC）は１つ以上のCMPG、即ち、
通信パスグループに属する条件を導入して、目的とする
入出力装置（I/O）に至る全ての経路を含むことを構成
要件とするCMPGの概念を導入して入出力装置（I/O）を
制御するようにし、活性増設の際には、該活性増設を行
うパスに関連するCMPG制御ブロックを追加するだけでよ
いようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の入出力制御方
式は、計算機システムの入出力プロセッサ（IOP）にお
いて、入出力要求キューに入出力要求のキューイングを
行い、該キューからデキューしながら入出力処理を実行
するのに、該入出力要求のキューイングを行うキューの
作成単位（CMPG）を入出力制御装置（IOC）の集合体と
し、全ての入出力制御装置（IOC）は、それぞれ、入出
力装置（I/O）との間に形成される通信パスに対応する
一つ以上の作成単位（CMPG）に必ず属し、ある一つの入
出力装置（I/O）に接続される全ての入出力制御装置（I
OC）は、同一の作成単位（CMPG）に属し、ある作成単位
（CMPG）に接続されるチャネルの数にはある上限値があ
るようにして、該キューに投入する入出力要求のキュー
イング単位（CMPG）を生成する手段と、該キューイング
単位に対応する内部制御ブロックには、自己に属する複
数個の入出力制御装置（IOC）のそれぞれの状態を管理
する情報ブロックへのポインタを記憶し、該キューから
入出力要求をデキューするときには、上記内部制御ブロ
ック内にある、各入出力制御装置（IOC）の状態管理情
報へのポインタにより、該入出力制御装置（IOC）の状
態情報を得て、入出力パスを選択する手段とからなるよ
うに構成したものであるので、直接物理的な接続を行う
ことがない入出力制御装置（IOC）に接続されている入
出力装置（I/O）は動作を続けることができ、業務停止
に追い込まれる可能性が低くなり、ユーザニーズを満た
す確率が向上する効果がある。

【図面の簡単な説明】

第１図は本発明の入出力制御方式の原理を示した図，第２図は本発明の一実施例を示した図，第３図は従来のLCUを使用したシステムにおける入出力
構成の例を示した図，第４図は従来の入出力制御方式を説明する図，である。図面において、 100は中央処理装置（CPU）， 102は主記憶装置（MSU）， 103は入出力プロセッサ（IOP）， 160はマイクロプロセッサー（MPU）， 161はローカルメモリ（LM）， 161aはLCUポインタ,161bはCMPGポインタ， 161cは入出力制御装置状態管理テーブル，又は、状態管
理情報，又は、状態管理テーブル， 104〜107はチャネル（CHE）， 110〜113は入出力制御装置（IOC）， 120〜122は入出力装置，又は、デバイス（I/O）（A,B,
C）， 130は主記憶装置（MSU）内のハードウェア専用領域（HS
A）， 140〜142はサブチャネル制御ブロック（SCB）， 150〜151はロジカルコントロールユニット（LCU）制御
ブロック， 250〜252は通信パスグループ（CMPG）制御ブロック， Controlは入出力制御装置（IOC）の管理情報， CHPIDはチャネル（CHE）を識別する識別子，をそれぞれ示す。

Claims

(57)【特許請求の範囲】

【請求項１】計算機システムの入出力プロセッサにおい
て、入出力要求キューに入出力要求のキューイングを行
い、該キューからデキューしながら入出力処理を実行す
る入出力制御方式であって、該入出力要求のキューイングを行うキューの作成単位
を、入出力制御装置の集合体とし、全ての入出力制御装
置は、それぞれ、一つ以上入出力装置との間に形成され
る通信パスに対応する作成単位に必ず属し、ある一つの
入出力装置に接続される全ての入出力制御装置は、同一
の作成単位に属し、ある作成単位に接続されるチャネル
の数にはある上限値があるようにして、該キューに投入
する入出力要求のキューイング単位を生成する手段と、該キューイング単位に対応する内部制御ブロックには、
自己に属する複数個の入出力制御装置のそれぞれの状態
を管理する情報ブロックへのポインタを記憶する手段
と、該キューから入出力要求をデキューするときには、上記
内部制御ブロック内にある、各入出力制御装置の状態管
理情報へのポインタにより、該入出力制御装置の状態情
報を得て、入出力パスを選択する手段とからなることを
特徴とする入出力制御方式。