JPS62120543A - メモリバンクの切替方式 - Google Patents
メモリバンクの切替方式Info
- Publication number
- JPS62120543A JPS62120543A JP26093085A JP26093085A JPS62120543A JP S62120543 A JPS62120543 A JP S62120543A JP 26093085 A JP26093085 A JP 26093085A JP 26093085 A JP26093085 A JP 26093085A JP S62120543 A JPS62120543 A JP S62120543A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- address
- instruction
- switching
- read out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置（ＣＰ Ｕ）のメモリのバンク
切替方式に関する。
切替方式に関する。
シグナルプロセッサＩＣなどではＣＰＵのメモリ容量（
アドレスビット数）が少ないので、バンク切替を行なっ
て等価的にメモリ容量の増大を図ることがある。バンク
切替は具体的にはメモリ書込み動作であって、メモリの
所定領域（実はメモリ拡張アドレスレジスタ）のデータ
を書替える。
アドレスビット数）が少ないので、バンク切替を行なっ
て等価的にメモリ容量の増大を図ることがある。バンク
切替は具体的にはメモリ書込み動作であって、メモリの
所定領域（実はメモリ拡張アドレスレジスタ）のデータ
を書替える。
このデータはメモリのアドレスの一部となるもので、こ
の書替えによりアクセスされるメモリは今までのバンク
から他のバンクに切替わる。
の書替えによりアクセスされるメモリは今までのバンク
から他のバンクに切替わる。
第３図で説明すると、最初はバンク１がアクセスされ、
そこに書込まれているプログラムの各ステップ（命令）
が順に読出され、実行されて行（が、あるアドレスＸへ
進んでそこに書込まれているバンク切替命令が読出され
、実行されると、アクセスされるメモリはバンク２へ移
る。即ちバンクｌのアドレスは００００からＦＦＦＦ
（１６進）までとしくバンク２も同様）、プログラム用
には００００〜ＩＦＦＦが割当てられていた（８に分）
とすると、ＣＰＵのアドレスカウンタはｔｘ ｏｏｏｏ
〜ＩＦＦＦ内のｌアドレスを逐次発生するが、バンク１
．２のアドレスには更に付加ビットがあり、該付加ビッ
トとアドレスカウンタの計数値がバンクアクセスアドレ
スとなって、ｏｏｏｏｏ〜０ＦＦＦＦのときバンク１．
１００００〜１１’ＦＦＦのときバンク２がアクセスさ
れる、等となる。この付加ビット（本例では最上位の１
ビツト）はメモリの適所（実際は拡張アドレスレジスタ
）に書込まれており、最初はこれは０であり、従ってバ
ンク１がアクセスされるが、バンク切替命令が実行され
るとそれが１に書替えられ、バンク２がアクセスされる
ようになる。勿論、更に多数のバンクが用意され、それ
に切替える場合は、該メモリ適所のデータを２．３．・
・・・・・などに書替える。
そこに書込まれているプログラムの各ステップ（命令）
が順に読出され、実行されて行（が、あるアドレスＸへ
進んでそこに書込まれているバンク切替命令が読出され
、実行されると、アクセスされるメモリはバンク２へ移
る。即ちバンクｌのアドレスは００００からＦＦＦＦ
（１６進）までとしくバンク２も同様）、プログラム用
には００００〜ＩＦＦＦが割当てられていた（８に分）
とすると、ＣＰＵのアドレスカウンタはｔｘ ｏｏｏｏ
〜ＩＦＦＦ内のｌアドレスを逐次発生するが、バンク１
．２のアドレスには更に付加ビットがあり、該付加ビッ
トとアドレスカウンタの計数値がバンクアクセスアドレ
スとなって、ｏｏｏｏｏ〜０ＦＦＦＦのときバンク１．
１００００〜１１’ＦＦＦのときバンク２がアクセスさ
れる、等となる。この付加ビット（本例では最上位の１
ビツト）はメモリの適所（実際は拡張アドレスレジスタ
）に書込まれており、最初はこれは０であり、従ってバ
ンク１がアクセスされるが、バンク切替命令が実行され
るとそれが１に書替えられ、バンク２がアクセスされる
ようになる。勿論、更に多数のバンクが用意され、それ
に切替える場合は、該メモリ適所のデータを２．３．・
・・・・・などに書替える。
ところで従来方式でバンク切替が行なわれても、バンク
は切替わるが、プログラムカウンタに変更はないから、
該カウンタが出力するメモリアクセスアドレスはＸ＋１
．Ｘ＋２．・・・・・・となり、バンク２のアドレスＸ
＋２以降に書込まれているプログラム命令が実行されて
行くことになる。なおこ−では１ステツプだけ命令の先
取り（プリフェッチ）を行なうシステムを想定しており
、バンク１のアドレスＸをアクセスして読出したバンク
切替命令は、次のアドレスＸ＋１がアクセスされるタイ
ミングにおいて実行され、こ＼でバンク切替えがなされ
る。上記のアドレスＸ＋１のアクセスで読出された命令
は、旧バンクのものであって不要であるから、この命令
はＮＯＰ （ノーオペレーション）とする。この結果ア
ドレスｘ＋２がアクセスされるタイミングでは実行され
る命令はなく、単にバンク２のアドレスＸ＋２ （斜線
を付しである）からの読出しが行なわれるだけである。
は切替わるが、プログラムカウンタに変更はないから、
該カウンタが出力するメモリアクセスアドレスはＸ＋１
．Ｘ＋２．・・・・・・となり、バンク２のアドレスＸ
＋２以降に書込まれているプログラム命令が実行されて
行くことになる。なおこ−では１ステツプだけ命令の先
取り（プリフェッチ）を行なうシステムを想定しており
、バンク１のアドレスＸをアクセスして読出したバンク
切替命令は、次のアドレスＸ＋１がアクセスされるタイ
ミングにおいて実行され、こ＼でバンク切替えがなされ
る。上記のアドレスＸ＋１のアクセスで読出された命令
は、旧バンクのものであって不要であるから、この命令
はＮＯＰ （ノーオペレーション）とする。この結果ア
ドレスｘ＋２がアクセスされるタイミングでは実行され
る命令はなく、単にバンク２のアドレスＸ＋２ （斜線
を付しである）からの読出しが行なわれるだけである。
アクセスアドレスがＸ＋３に進むときこの斜線部の命令
が実行され、以後は前と同様である。
が実行され、以後は前と同様である。
この方式では、バンク２の００００からＸ＋１アドレス
までは、バンクｌのプログラムに続くプログラムの格納
領域としては使えない。また切替後の実行アドレスがバ
ンク切替命令のアドレスにより変化し、プログラムを変
更する毎に切替後のプログラムの開始アドレスが変り、
プログラムの開発が困難、という欠点がある。
までは、バンクｌのプログラムに続くプログラムの格納
領域としては使えない。また切替後の実行アドレスがバ
ンク切替命令のアドレスにより変化し、プログラムを変
更する毎に切替後のプログラムの開始アドレスが変り、
プログラムの開発が困難、という欠点がある。
、本発明はか＼る点を改善しようとするもので、プリフ
ェッチ可能なＣＰＵのメモリバンク切替において、切替
前のメモリバンクから切替後のメモリバンクへ移るとき
、切替前メモリバンクの命令で指定したアドレスから該
切替後メモリバンクをアクセスすることができるように
しようとするものである。
ェッチ可能なＣＰＵのメモリバンク切替において、切替
前のメモリバンクから切替後のメモリバンクへ移るとき
、切替前メモリバンクの命令で指定したアドレスから該
切替後メモリバンクをアクセスすることができるように
しようとするものである。
本発明は、■命令以上のプリフェッチ機能を持つ中央処
理装置のプログラムを格納するメモリバンクの切替方式
において、切替前のバンクのアドレスにバンク切替命令
を、またその次のアドレスにジャンプ命令を格納してお
き、中央処理装置のプログラムカウンタがインクリメン
トしてこれらのアドレスになるとき前記バンク切替命令
およびジャンプ命警を逐次読出し、それらを実行して切
替後のバンクの、ジャンプ命令で指定されたアドレスよ
りアクセス開始させることを特徴とするものである。
理装置のプログラムを格納するメモリバンクの切替方式
において、切替前のバンクのアドレスにバンク切替命令
を、またその次のアドレスにジャンプ命令を格納してお
き、中央処理装置のプログラムカウンタがインクリメン
トしてこれらのアドレスになるとき前記バンク切替命令
およびジャンプ命警を逐次読出し、それらを実行して切
替後のバンクの、ジャンプ命令で指定されたアドレスよ
りアクセス開始させることを特徴とするものである。
中央処理装置のプリフェッチ機能を利用して、バンク切
替命令格納アドレスの後のアドレスにジャンプ命令を入
れておくと、バンク切替後の実行アドレスはジャシブ命
令によって指定されたアドレス、例えば切替後のバンク
の先頭アドレスとすることができ、メモリバンクのを効
利用を図り、またバンク切替命令格納アドレスにより切
替後のバンクのアクセス開始アドレスが変るのを阻止す
ることができる。
替命令格納アドレスの後のアドレスにジャンプ命令を入
れておくと、バンク切替後の実行アドレスはジャシブ命
令によって指定されたアドレス、例えば切替後のバンク
の先頭アドレスとすることができ、メモリバンクのを効
利用を図り、またバンク切替命令格納アドレスにより切
替後のバンクのアクセス開始アドレスが変るのを阻止す
ることができる。
第１図で説明すると、本発明ではバンク切替を行なう場
合は最初に使用されるバンクｌの該当アドレスＸにバン
ク切替命令をおくと共に次のアドレスＸ＋１に「Ｙアド
レスへとべ」を示すジャンプ命令をおく。従来方式では
こ＼はＮＯＰがおがれたところである。
合は最初に使用されるバンクｌの該当アドレスＸにバン
ク切替命令をおくと共に次のアドレスＸ＋１に「Ｙアド
レスへとべ」を示すジャンプ命令をおく。従来方式では
こ＼はＮＯＰがおがれたところである。
このようにすると、第２図に示すようにプログラムカウ
ンタＰＣがアドレスをインクリメントしてＸになるとバ
ンク１よりバンク切替命令が読出され、次のＸ＋１アド
レスでジャンプ命令が読出され、このとき命令レジスタ
ＩＲＱ（通常は命令先取りレジスタとなる）には先に読
出したバンク切替命令がセットされる。次のＸ＋２アド
レスではバンク１の命令（Ｃとする）が読出され、レジ
スタＩＲＱには上記ジャンプ命令がそして命令実行レジ
スタＩＲＩには上記バンク切替命令がセットされ（移さ
れ）る。こ−でバンク切替が行なわれ、そして次のサイ
クルではジャンプ命令がレジスタＩＲＩに移って実行さ
れ、プログラムカウンタＰＣの計数値はＹ、Ｙ＋１．・
・・・・・、読出される命令はバンク２のａ’ 、ｂ’
、・・・・・・となる。
ンタＰＣがアドレスをインクリメントしてＸになるとバ
ンク１よりバンク切替命令が読出され、次のＸ＋１アド
レスでジャンプ命令が読出され、このとき命令レジスタ
ＩＲＱ（通常は命令先取りレジスタとなる）には先に読
出したバンク切替命令がセットされる。次のＸ＋２アド
レスではバンク１の命令（Ｃとする）が読出され、レジ
スタＩＲＱには上記ジャンプ命令がそして命令実行レジ
スタＩＲＩには上記バンク切替命令がセットされ（移さ
れ）る。こ−でバンク切替が行なわれ、そして次のサイ
クルではジャンプ命令がレジスタＩＲＩに移って実行さ
れ、プログラムカウンタＰＣの計数値はＹ、Ｙ＋１．・
・・・・・、読出される命令はバンク２のａ’ 、ｂ’
、・・・・・・となる。
なお第２図の命令実行レジスタＩＲＩは、通常はＩＲＱ
の命令を１サイクルタイム遅れでセットされ、その内容
の命令が実行される。ａ、ｂはバンク１のＸ−２，Ｘ−
１に格納されていた命令、Ｃはバンク１のＸ＋２に格納
さていた命令であってこれはジャンプ命令が２サイクル
かかって実行されるので命令Ｃは実行されない。
の命令を１サイクルタイム遅れでセットされ、その内容
の命令が実行される。ａ、ｂはバンク１のＸ−２，Ｘ−
１に格納されていた命令、Ｃはバンク１のＸ＋２に格納
さていた命令であってこれはジャンプ命令が２サイクル
かかって実行されるので命令Ｃは実行されない。
ジャンプ命令で指定するとび先アドレスＹは任意であり
、バンク２の先頭アドレスｏｏｏｏであってもよい。こ
の場合はバンク２の先頭からプログラムを書込んでお（
ことができ、メモリの有効利用が図れる（空いている所
はデータ格納用などに使用するカリと共に、バンク切替
命令がバンク１のどこにあっても切替後のバンクのアク
セス開始アドレスを不変にする（所望アドレスにする）
ことができ、バンクごとにプログラムをモジュール化す
る等を容易に行なうことができる。
、バンク２の先頭アドレスｏｏｏｏであってもよい。こ
の場合はバンク２の先頭からプログラムを書込んでお（
ことができ、メモリの有効利用が図れる（空いている所
はデータ格納用などに使用するカリと共に、バンク切替
命令がバンク１のどこにあっても切替後のバンクのアク
セス開始アドレスを不変にする（所望アドレスにする）
ことができ、バンクごとにプログラムをモジュール化す
る等を容易に行なうことができる。
プログラムが長くて、割当てられた領域例えば前記の０
０００〜ＩＦＦＦに入り切らないときもあるが、この場
合は最後の２アドレスにバンク切替命令とジャンプ命令
を入れて、その切替後のバンクに該プログラムの続きを
格納すればよく、こうして長大なプログラムも容易に開
発することができる。
０００〜ＩＦＦＦに入り切らないときもあるが、この場
合は最後の２アドレスにバンク切替命令とジャンプ命令
を入れて、その切替後のバンクに該プログラムの続きを
格納すればよく、こうして長大なプログラムも容易に開
発することができる。
本発明によればプリフェッチ可能な中央処理装置におい
て、バンク切替後の実行アドレスを容易に設定できるの
で、プログラム開発の効率が向上するという利点が得ら
れる。
て、バンク切替後の実行アドレスを容易に設定できるの
で、プログラム開発の効率が向上するという利点が得ら
れる。
第１図及び第２図は本発明の説明図、第３図は従来例の
説明図である。 図面でＸ、Ｘ＋１はアドレス、ＰＣはプログラムカウン
タである。
説明図である。 図面でＸ、Ｘ＋１はアドレス、ＰＣはプログラムカウン
タである。
Claims (1)
- 【特許請求の範囲】 １ 命令以上のプリフェッチ機能を持つ中央処理装置の
プログラムを格納するメモリバンクの切替方式において
、 切替前のバンクのアドレスにバンク切替命令を、またそ
の次のアドレスにジャンプ命令を格納しておき、 中央処理装置のプログラムカウンタがインクリメントし
てこれらのアドレスになるとき前記バンク切替命令およ
びジャンプ命令を逐次読出し、それらを実行して切替後
のバンクの、ジャンプ命令で指定されたアドレスよりア
クセス開始させることを特徴とするメモリバンクの切替
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26093085A JPS62120543A (ja) | 1985-11-20 | 1985-11-20 | メモリバンクの切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26093085A JPS62120543A (ja) | 1985-11-20 | 1985-11-20 | メモリバンクの切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120543A true JPS62120543A (ja) | 1987-06-01 |
Family
ID=17354741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26093085A Pending JPS62120543A (ja) | 1985-11-20 | 1985-11-20 | メモリバンクの切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62120543A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0338317A2 (en) * | 1988-04-20 | 1989-10-25 | Sanyo Electric Co., Ltd. | Information processor operative both in direct mapping and in bank mapping and the method of switching the mapping schemes |
| JPH06301533A (ja) * | 1993-04-14 | 1994-10-28 | Nec Corp | データ処理装置 |
| US9655641B2 (en) | 2013-09-11 | 2017-05-23 | Covidien Lp | Ultrasonic surgical instrument with cooling system |
-
1985
- 1985-11-20 JP JP26093085A patent/JPS62120543A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0338317A2 (en) * | 1988-04-20 | 1989-10-25 | Sanyo Electric Co., Ltd. | Information processor operative both in direct mapping and in bank mapping and the method of switching the mapping schemes |
| US5127096A (en) * | 1988-04-20 | 1992-06-30 | Sanyo Electric Co., Ltd. | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes |
| JPH06301533A (ja) * | 1993-04-14 | 1994-10-28 | Nec Corp | データ処理装置 |
| US9655641B2 (en) | 2013-09-11 | 2017-05-23 | Covidien Lp | Ultrasonic surgical instrument with cooling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949242A (en) | Microcomputer capable of accessing continuous addresses for a short time | |
| KR19990036893A (ko) | 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법 | |
| US5581720A (en) | Apparatus and method for updating information in a microcode instruction | |
| JPS62120543A (ja) | メモリバンクの切替方式 | |
| EP1103898A2 (en) | Microprocessor and memory | |
| KR100321745B1 (ko) | 외부메모리액세스를위한마이크로컨트롤러유닛 | |
| US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JPH0666052B2 (ja) | メモリ内容を機械レジスタに自動的に写像する計算機 | |
| EP0729612A1 (en) | Microcontroller having a page address mode | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JP3442972B2 (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JPH07146814A (ja) | メモリ装置 | |
| JPH09114661A (ja) | レジスタ制御装置 | |
| KR200204909Y1 (ko) | 분할된 내부 코드 메모리를 갖는 마이크로컨트롤러 | |
| JP2002544619A (ja) | 専用ポインタメモリを使用するオブジェクト指向処理 | |
| JPS602708B2 (ja) | 単一チツプ・コンピユ−タのアドレス指定方式 | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| JP2002049607A (ja) | キャッシュ内蔵マイクロコンピュータ | |
| JPS61250753A (ja) | アドレス拡張方式 | |
| JPH02230324A (ja) | マイクロプログラム制御装置 | |
| JPS6242237A (ja) | 命令バツフアへのロ−ド方式 | |
| JPH0431136B2 (ja) | ||
| JPH02310746A (ja) | メモリ・アクセス・ウエイト制御回路 | |
| JPH0343651B2 (ja) |