KR920013452A - 순차 메모리 - Google Patents

순차 메모리 Download PDF

Info

Publication number
KR920013452A
KR920013452A KR1019910023096A KR910023096A KR920013452A KR 920013452 A KR920013452 A KR 920013452A KR 1019910023096 A KR1019910023096 A KR 1019910023096A KR 910023096 A KR910023096 A KR 910023096A KR 920013452 A KR920013452 A KR 920013452A
Authority
KR
South Korea
Prior art keywords
memory
memories
storing
circuitry
sequential
Prior art date
Application number
KR1019910023096A
Other languages
English (en)
Other versions
KR100275182B1 (ko
Inventor
디. 워드 모리스
엘. 윌리엄즈 케니스
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR920013452A publication Critical patent/KR920013452A/ko
Application granted granted Critical
Publication of KR100275182B1 publication Critical patent/KR100275182B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Information Transfer Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음

Description

순차 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 FIFO 메모리의 양호한 실시예를 도시한 도면.

Claims (20)

  1. 각각 데이타 유니트들을 저장할 수 있는 다수의 메모리; 입력하는 워드들을 연속적인 메모리들에 기입하기 위한 기입 제어 회로; 상기 메모리들로부터 데이타 유니트들을 선정된 방식으로 판독하기 위한 제어 회로; 및 상기 입력하는 데이타 유니트가 각 메모리 상에의 다음 판독동작에 의해 억세스될 수 있는 경우에 상기 각 메모리에 저장돌 입력 데이타 유니트를 저장하기 위하여 각 메모리에 관련된 다수의 고속 저장 회로를 포함하는 것을 특징으로 하는 순차 메모리.
  2. 제1항에 있어서, 상기 고속 저장 회로중 하나에 저장된 데이타를 선택적으로 출력하기 위한 회로를 더 포함하는 것을 특징으로 하는 순차 메모리.
  3. 제2항에 있어서, 어느 메모리가 다음 판독 동작에 의해 판독될 것인가를 나타내는 하나 또는 그 이상의 제어 신호들을 발생시기 위한 회로를 더 포함하는 것을 특징으로 하는 순차 메모리.
  4. 제1항에 있어서, 데이타 유니트를 상기 메모리중 하나에서 부터 각 고속 저장 회로에 선택적으로 전송하기 위한 회로를 더 포함하는 것을 특징으로 하는 순차 메모리.
  5. 제1항에 있어서, 상기 순차 메모리가 FIFO메모리를 포함하고, 상기 고속 저정 회로가 상기 각 메모리가 비어 있으면 상기 입력 데이타 유니트를 래치하기 위한 제어 회로를 포함하는 것을 특징으로 하는 순차 메모리.
  6. 제1항에 있어서, 상기 순차 메모리가 LIFO메모리를 포함하고, 상기 고속 저장 회로가 상기 고속 저장 회로들 중 하나에 입력는 각 데이타 유니트를 저장하기 위한 제어 회로를 포함하는 것을 특징으로 하는 순차 메모리.
  7. 각각 데이타 유니트들을 저장할수 있는 다수의 메모리; 입력 워드들을 연속적인 메모리들에 기입하기 위한 기입 제어 회로;상기 메모리들로부터 데이타 유니트들을 선입선출의 순차로 판독하기 위한 제어회로;및 다음 판독 동작에 의해 각 메모리상에서 판독될 데이타 유니트들을 저장하기 위하여 각 메모리들과 관련된 다수의 고속 저장회로를 포함하는 것을 특징으로 하는 선입선출 메모리.
  8. 제7항에 있어서, 상기 고속 저장들 중 하나에 저장된 데이타를 선택적으로 출력하기 위한 회로를 더 포함하는 것을 특징으로 하는 선입선출 메모리.
  9. 제8항에 있어서, 어느 메모리가 다음 판독 동작에 의해 판독될 것인가를 나타내는 하나 또는 그 이상의 제어 신호들을 발생시키기 위한 회로를 더 포함하는 것을 특징으로 하는 선입선출 메모리.
  10. 제7항에 있어서, 데이타 유니트를 상기 메모리들 중 하나에서부터 각 고속 저장 회로에 선택적으로 전송하기 위한 회로를 더 포함하는 것을 특징으로 하는 선입선출 메모리.
  11. 제7항에 있어서, 출력될 다음의 고속 저장 회로를 나타내는 회로를 더 포함하는 것을 특징으로 하는 선입선출 메모리.
  12. 제7항에 있어서, 상기 메모리들이 랜덤 액세스 메모리들을 포함하는 것을 특징으로 하는 선입선출 메모리.
  13. 제17항에 있어서, 상기 고속 저장 회로들 중 하나의 출력을 저장하기 위한 출력 레지스터를 더 포함하는 것을 특징으로 하는 선입선출 메모리
  14. 데이타를 순차 메모리에 입출력하는 방법에 있어서, 입력 데이타 유니트들을 다수의 메모리들 중 연속적인 메모리들에 저장하는 단계;및 상기 입력하는 데이타 유니트가 각 메모리 상에서의 다음 판독 동작에 의해 액세스될 수 있는 경우에 각 고속 저장 회로들에 상기 입력 데이타 유니트들 중 하나씩을 선택적으로 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 고속 저장회로들중 하나에 저장되어 있는 데이타 유니트를 선택적으로 출력하는 단계를 포함되는 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기의 저장된 데이타가 출력된 후 세 데이타를 상기 고속 저장 회로들 중 하나에 전송하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 전송 단계가 상기 각 메모리로부터 상기 하나의 고속 저장 회로에 데이타를 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제16항에 있어서, 상기 전송 단계가 입력하는 새 데이타 유니트를 상기 하나의 고속 저장 회로에 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제14항에 있어서, 상기 순차 메모리가 FIFO 메모리를 포함하고 상기의 선택으로 저장하는 단계가 상기 각 메모리가 비어 있으면 입력 데이타 워드를 상기 고속 저장 회로에 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제14항에 있어서, 상기 순차 메모리가 LIFO 메모리를 포함하고 상기 선택적으로 저장하는 단계가 입력하는 각 데이타 워드를 상기 고속 저장 회로들 중 하나에 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910023096A 1990-12-17 1991-12-16 순차 메모리 KR100275182B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62827990A 1990-12-17 1990-12-17
US628,279 1990-12-17

Publications (2)

Publication Number Publication Date
KR920013452A true KR920013452A (ko) 1992-07-29
KR100275182B1 KR100275182B1 (ko) 2000-12-15

Family

ID=24518214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023096A KR100275182B1 (ko) 1990-12-17 1991-12-16 순차 메모리

Country Status (6)

Country Link
US (1) US5594700A (ko)
EP (1) EP0495217B1 (ko)
JP (1) JPH06131154A (ko)
KR (1) KR100275182B1 (ko)
DE (1) DE69126514T2 (ko)
TW (1) TW198116B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305281A (en) * 1992-08-06 1994-04-19 National Semiconductor Corporation Multiple array memory device with staggered read/write for high speed data access
US5838631A (en) * 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
US5748539A (en) * 1997-03-05 1998-05-05 Sun Microsystems, Inc. Recursive multi-channel interface
US5933385A (en) * 1997-07-31 1999-08-03 Integrated Silicon Solution Inc. System and method for a flexible memory controller
US6115320A (en) 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US6038185A (en) * 1998-05-12 2000-03-14 Atmel Corporation Method and apparatus for a serial access memory
US7069406B2 (en) * 1999-07-02 2006-06-27 Integrated Device Technology, Inc. Double data rate synchronous SRAM with 100% bus utilization
JP4081963B2 (ja) * 2000-06-30 2008-04-30 セイコーエプソン株式会社 記憶装置および記憶装置に対するアクセス方法
US7392638B2 (en) * 2000-08-10 2008-07-01 Baxa Corporation Method, system, and apparatus for handling, labeling, filling, and capping syringes with improved cap
WO2002011787A2 (en) * 2000-08-10 2002-02-14 Baxa Corporation Method, system, and apparatus for handling, labeling, filling, and capping syringes
US6745277B1 (en) * 2000-10-04 2004-06-01 Force10 Networks, Inc. Intelligent interleaving scheme for multibank memory
US6430099B1 (en) 2001-05-11 2002-08-06 Broadcom Corporation Method and apparatus to conditionally precharge a partitioned read-only memory with shared wordlines for low power operation
KR100452640B1 (ko) * 2002-11-11 2004-10-14 한국전자통신연구원 데이터 패킷 수신 장치 및 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862419A (en) * 1983-11-10 1989-08-29 Advanced Micro Devices, Inc. High speed pointer based first-in-first-out memory
US4864543A (en) * 1987-04-30 1989-09-05 Texas Instruments Incorporated First-in, first-out memory with counter address pointers for generating multiple memory status flags
JPH0817029B2 (ja) * 1986-12-19 1996-02-21 富士通株式会社 半導体記憶装置
EP0272869B1 (en) * 1986-12-19 1993-07-14 Fujitsu Limited Dual port type semiconductor memory device realizing a high speed read operation
JP2764908B2 (ja) * 1988-02-04 1998-06-11 日本電気株式会社 カスケード・バッファ回路
JP2805761B2 (ja) * 1988-08-29 1998-09-30 日本電気株式会社 スタティックメモリ
US5027326A (en) * 1988-11-10 1991-06-25 Dallas Semiconductor Corporation Self-timed sequential access multiport memory
US4888741A (en) * 1988-12-27 1989-12-19 Harris Corporation Memory with cache register interface structure
GB2232797B (en) * 1989-06-16 1993-12-08 Samsung Semiconductor Inc RAM based serial memory with pipelined look-ahead reading
US4954987A (en) * 1989-07-17 1990-09-04 Advanced Micro Devices, Inc. Interleaved sensing system for FIFO and burst-mode memories
US5012408A (en) * 1990-03-15 1991-04-30 Digital Equipment Corporation Memory array addressing system for computer systems with multiple memory arrays
US5036493A (en) * 1990-03-15 1991-07-30 Digital Equipment Corporation System and method for reducing power usage by multiple memory modules
US5255242A (en) * 1990-12-17 1993-10-19 Texas Instruments Incorporated Sequential memory

Also Published As

Publication number Publication date
EP0495217B1 (en) 1997-06-11
DE69126514D1 (de) 1997-07-17
DE69126514T2 (de) 1997-12-04
KR100275182B1 (ko) 2000-12-15
EP0495217A2 (en) 1992-07-22
JPH06131154A (ja) 1994-05-13
US5594700A (en) 1997-01-14
TW198116B (ko) 1993-01-11
EP0495217A3 (en) 1992-08-12

Similar Documents

Publication Publication Date Title
US5228002A (en) First-in first-out memory device and method for accessing the device
KR840000838A (ko) 멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치
KR920013452A (ko) 순차 메모리
KR900005441A (ko) 반도체 메모리 회로
KR920013462A (ko) 반도체 기억장치
KR910001777A (ko) 속도변환용 라인 메모리
KR950034265A (ko) 연상메모리
KR930014089A (ko) 데이터 전송 장치
KR890015157A (ko) 고속 디지탈 신호처리 프로세서
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
US5042007A (en) Apparatus for transposing digital data
KR960042730A (ko) 반도체기억장치
US20060155940A1 (en) Multi-queue FIFO memory systems that utilize read chip select and device identification codes to control one-at-a-time bus access between selected FIFO memory chips
KR920004946A (ko) Vga의 입출력 포트 액세스 회로
JPS55134442A (en) Data transfer unit
US5255242A (en) Sequential memory
KR880013076A (ko) 마이크로 컴퓨터
KR910003660A (ko) 벡터 또는 직접입력의 기록마스크를 갖춘 비데오 메모리
KR910003952A (ko) 데이타 디코더
KR900015548A (ko) 텔레비젼 영상의 화소 데이타 기억용 기억장치
KR950001477A (ko) 기억 회로
KR920018768A (ko) 고유의 버스트 검색 기능을 가진 데이타 저장 시스템
KR930001217A (ko) 반도체 기억장치
KR900019048A (ko) 반도체기억장치의 테스트회로
KR960015574A (ko) 스택 겸용 선입 선출 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee