KR950030151A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR950030151A
KR950030151A KR1019950008629A KR19950008629A KR950030151A KR 950030151 A KR950030151 A KR 950030151A KR 1019950008629 A KR1019950008629 A KR 1019950008629A KR 19950008629 A KR19950008629 A KR 19950008629A KR 950030151 A KR950030151 A KR 950030151A
Authority
KR
South Korea
Prior art keywords
column
memory cell
cell array
column decoder
open
Prior art date
Application number
KR1019950008629A
Other languages
English (en)
Other versions
KR0159465B1 (ko
Inventor
신지 미야노
가츠히코 사토
도모아키 야베
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950030151A publication Critical patent/KR950030151A/ko
Application granted granted Critical
Publication of KR0159465B1 publication Critical patent/KR0159465B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 복수의 열디코더의 출력의 논리합을 취하여 열을 선택함으로써, 복수의 열을 동시에 억세스하는 방식을 채용하는 경우에, 메모리 셀 어레이의 일단에 위치하는 열에 대해서도, 이 열의 대응하는 열디코더의 출력과 다른 열디코더의 출력과의 논리합을 취하여 억세스할 수 있도록 한다.
메모리 셀 어레이의 열어드레스수보다 다수의 열디코더(12)와 열어드레스수와 같은 수의 논리회로(13, 14)를 설치하고, 논리회로에 의해 서로 다른 열어드레스를 디코드하는 복수의 열디코더의 출력의 논리합을 취하여 대응하는 열의 열게이트를 스위치제어하도록 한 것을 특징으로 한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 DRAM의 메모리 코어부의 일부를 나타낸 회로도, 제2도는 제1도에 도시한 메모리 코어부의 한 변형예를 나타낸 회로도.

Claims (5)

  1. 메모리 셀이 행렬모양으로 배열된 메모리 셀 어레이와, 상기 메모리 셀 어레이의 각 열에 대응하여 접속된 복수의 열게이트, 상기 메모리 셀 어레이의 복수의 그룹으로 나누어진 열의 각 그룹에 대응하여 설치되어 각각 대응하는 그룹의 각 열의 열게이트의 일단측에 공통으로 접속된 복수의 데이터선, 상기 메모리 셀 어레이의 열을 지정하는 열어드레서신호를 디코드하는 열디코더가 상기 메모리 셀 어레이의 열어드레스수보다 다수 설치되어 배열된 열디코더군 및, 상기 메모리 셀 어레이에서의 다른 열어드레스의 열에 대응하여 열어드레스수와 같은 수 설치되어 상기 열디코더군중의 서로 다른 열어드레스를 디코드하는 소정의 복수의 열디코더의 출력의 논리합을 취하여 대응하는 열의 열게이트를 스위치제어하는 복수의 논리회로를 구비하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 열디코더군은, 상기 메모리 셀 어레이의 일단측의 열을 지정하는 열어드레스를 디코드하는 열디코더가 열디코더군의 배열의 일단측 및 다른 단측에 각각 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 논리회로는, 상기 열디코더군의 배열내에서 서로 인접하는 1조의 복수의 열디코더의 출력의 논리합을 취하는 것을 특징으로 하는 반도체 기억장치.
  4. 제3항에 있어서, 상기 열디코더군은, 상기 메모리 셀 어레이의 일단의 열을 지정하는 열어드레스를 디코드하는 열디코더가 열디코더군의 배열의 일단 및 다른 단에 각각 1개씩 설치되어 있고, 상기 논리회로는, 상기 열디코더군의 배열내에서 서로 인접하는 2개의 열디코더의 출력의 논리합을 취하는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 논리회로는, 당해 논리회로에 대응하는 열의 열어드레스를 디코드하는 열디코더와는 다른 소정수의 열디코더의 출력신호 및 독출/기입에 따라 논리레벨이 달라지는 제어신호의 논리곱을 취하는 논리곱회로와, 당해 논리회로에 대응하는 열의 열어드레스를 디코드하는 1개의 열디코더의 출력 및 상기 논리곱회로의 출력의 논리합을 취하는 논리합회로를 갖춘 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008629A 1994-04-13 1995-04-13 반도체 기억장치 KR0159465B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-74549 1994-04-13
JP6074549A JP3048498B2 (ja) 1994-04-13 1994-04-13 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR950030151A true KR950030151A (ko) 1995-11-24
KR0159465B1 KR0159465B1 (ko) 1999-02-01

Family

ID=13550448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008629A KR0159465B1 (ko) 1994-04-13 1995-04-13 반도체 기억장치

Country Status (6)

Country Link
US (1) US5590084A (ko)
EP (1) EP0678872B1 (ko)
JP (1) JP3048498B2 (ko)
KR (1) KR0159465B1 (ko)
CN (1) CN1041250C (ko)
DE (1) DE69512700T2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW348266B (en) 1996-03-11 1998-12-21 Toshiba Co Ltd Semiconductor memory device
JPH10162568A (ja) * 1996-12-02 1998-06-19 Toshiba Corp 半導体記憶装置
KR100597620B1 (ko) * 1999-08-18 2006-07-06 삼성전자주식회사 반도체 메모리 장치의 어드레스 디코딩 회로
JP2001338492A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置と制御方法
WO2007143278A2 (en) 2006-04-12 2007-12-13 Soft Machines, Inc. Apparatus and method for processing an instruction matrix specifying parallel and dependent operations
CN101627365B (zh) 2006-11-14 2017-03-29 索夫特机械公司 多线程架构
KR101685247B1 (ko) 2010-09-17 2016-12-09 소프트 머신즈, 인크. 조기 원거리 분기 예측을 위한 섀도우 캐시를 포함하는 단일 사이클 다중 분기 예측
US9766893B2 (en) 2011-03-25 2017-09-19 Intel Corporation Executing instruction sequence code blocks by using virtual cores instantiated by partitionable engines
KR101826121B1 (ko) 2011-03-25 2018-02-06 인텔 코포레이션 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 코드 블록의 실행을 지원하는 메모리 프래그먼트
US9442772B2 (en) 2011-05-20 2016-09-13 Soft Machines Inc. Global and local interconnect structure comprising routing matrix to support the execution of instruction sequences by a plurality of engines
EP2710481B1 (en) * 2011-05-20 2021-02-17 Intel Corporation Decentralized allocation of resources and interconnect structures to support the execution of instruction sequences by a plurality of engines
US20150039859A1 (en) 2011-11-22 2015-02-05 Soft Machines, Inc. Microprocessor accelerated code optimizer
EP2783280B1 (en) 2011-11-22 2019-09-11 Intel Corporation An accelerated code optimizer for a multiengine microprocessor
WO2014150991A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for implementing a reduced size register view data structure in a microprocessor
EP2972836B1 (en) 2013-03-15 2022-11-09 Intel Corporation A method for emulating a guest centralized flag architecture by using a native distributed flag architecture
US10275255B2 (en) 2013-03-15 2019-04-30 Intel Corporation Method for dependency broadcasting through a source organized source view data structure
US9886279B2 (en) 2013-03-15 2018-02-06 Intel Corporation Method for populating and instruction view data structure by using register template snapshots
US10140138B2 (en) 2013-03-15 2018-11-27 Intel Corporation Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation
US9811342B2 (en) 2013-03-15 2017-11-07 Intel Corporation Method for performing dual dispatch of blocks and half blocks
US9891924B2 (en) 2013-03-15 2018-02-13 Intel Corporation Method for implementing a reduced size register view data structure in a microprocessor
US9569216B2 (en) 2013-03-15 2017-02-14 Soft Machines, Inc. Method for populating a source view data structure by using register template snapshots
WO2014150806A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for populating register view data structure by using register template snapshots
US9904625B2 (en) 2013-03-15 2018-02-27 Intel Corporation Methods, systems and apparatus for predicting the way of a set associative cache
KR101708591B1 (ko) 2013-03-15 2017-02-20 소프트 머신즈, 인크. 블록들로 그룹화된 멀티스레드 명령어들을 실행하기 위한 방법
JP6490840B1 (ja) * 2018-01-05 2019-03-27 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス
US10878934B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and electronic device
US11081149B1 (en) * 2020-03-31 2021-08-03 Winbond Electronics Corp. Memory device for artificial intelligence operation
CN111863071B (zh) * 2020-07-22 2022-12-06 上海高性能集成电路设计中心 一种基于sram实现存内运算的电路结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381688A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 半導体記憶装置
JPS6419583A (en) * 1987-07-15 1989-01-23 Hitachi Ltd Semiconductor memory
JPH01303695A (ja) * 1988-06-01 1989-12-07 Nec Corp 半導体記憶装置
JPH0814985B2 (ja) * 1989-06-06 1996-02-14 富士通株式会社 半導体記憶装置
DE4118804C2 (de) * 1990-06-08 1996-01-04 Toshiba Kawasaki Kk Serienzugriff-Speicheranordnung
KR940007639B1 (ko) * 1991-07-23 1994-08-22 삼성전자 주식회사 분할된 입출력 라인을 갖는 데이타 전송회로

Also Published As

Publication number Publication date
CN1041250C (zh) 1998-12-16
JP3048498B2 (ja) 2000-06-05
DE69512700D1 (de) 1999-11-18
CN1120224A (zh) 1996-04-10
EP0678872B1 (en) 1999-10-13
US5590084A (en) 1996-12-31
DE69512700T2 (de) 2000-03-09
KR0159465B1 (ko) 1999-02-01
JPH07282581A (ja) 1995-10-27
EP0678872A1 (en) 1995-10-25

Similar Documents

Publication Publication Date Title
KR950030151A (ko) 반도체 기억장치
EP0096359B1 (en) Semiconductor memory device
KR0180929B1 (ko) 반도체 기억장치
KR910016009A (ko) 메모리 장치내의 결손을 제거하기 위한 리던던시 구조
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR910010516A (ko) 반도체 메모리장치
KR900019028A (ko) 리던던트 블럭을 가지는 반도체 메모리장치
KR920020495A (ko) 반도체 기억장치
US5229971A (en) Semiconductor memory device
CN1825480B (zh) 具有信号延迟控制器的半导体存储器件及其方法
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
KR950034254A (ko) 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법
KR960006272B1 (ko) 반도체 메모리장치의 플레시라이트 회로
KR920010981B1 (ko) 반도체기억장치의 디코드방법 및 그 방법을 채택한 반도체 기억장치
JPH0421956B2 (ko)
US6426913B1 (en) Semiconductor memory device and layout method thereof
KR100703638B1 (ko) 반도체 장치
US6219296B1 (en) Multiport memory cell having a reduced number of write wordlines
KR970051166A (ko) 반도체 메모리 장치
KR960002355A (ko) 반도체 메모리 장치 및 그 어레이 배열방법
KR100188123B1 (ko) 입출력 데이타의 길이 선택이 가능한 스태틱 램 장치
KR100206869B1 (ko) 워드라인 구동장치
KR960002818B1 (ko) 반도체 기억 장치
JPH036598B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee