CN111863071B - 一种基于sram实现存内运算的电路结构 - Google Patents
一种基于sram实现存内运算的电路结构 Download PDFInfo
- Publication number
- CN111863071B CN111863071B CN202010710323.5A CN202010710323A CN111863071B CN 111863071 B CN111863071 B CN 111863071B CN 202010710323 A CN202010710323 A CN 202010710323A CN 111863071 B CN111863071 B CN 111863071B
- Authority
- CN
- China
- Prior art keywords
- circuit
- bit line
- ended
- bit
- sensitive amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明涉及一种基于SRAM实现存内运算的电路结构，包括双译码电路、存储阵列电路、单端敏感放大器电路和逻辑运算电路，所述双译码电路输出端通过或门与存储阵列电路相连，所述存储阵列电路的位线实现线与操作，位线非实现或非操作后分别通过所述单端敏感放大器电路处理后送入所述逻辑运算电路；所述存储阵列在存储数据的模式下时，所述双译码电路中的一个译码器进行工作，所述存储阵列在运算模式下时，所述双译码电路中的两个译码器同时进行工作。本发明避免了因CPU频繁访问内存导致功耗上升的问题。
Description
技术领域
本发明涉及集成电路设计技术领域，特别是涉及一种基于SRAM实现存内运算的电路结构。
背景技术
传统冯·诺依曼架构的计算机是将CPU和存储器分开实现的，CPU频繁的访问存储器造成数据在访存中功耗不断增大。
发明内容
本发明提供一种基于SRAM实现存内运算的电路结构，避免了因CPU频繁访问内存导致功耗上升的问题。
本发明解决其技术问题所采用的技术方案是：提供一种基于SRAM实现存内运算的电路结构，包括双译码电路、存储阵列电路、单端敏感放大器电路和逻辑运算电路，所述双译码电路输出端通过或门与存储阵列电路相连，所述存储阵列电路的位线实现线与操作，位线非实现或非操作后分别通过所述单端敏感放大器电路处理后送入所述逻辑运算电路；所述存储阵列在存储数据的模式下时，所述双译码电路中的一个译码器进行工作，所述存储阵列在运算模式下时，所述双译码电路中的两个译码器同时进行工作。
所述单端敏感放大器电路分别对所述存储阵列电路的位线和位线非进行读取操作，当读取的电平高于参考电压时输出高地平，当读取的电压低于参考电压时输出低电平。
所述单端敏感放大器电路通过四个PMOS管作为读选通通路分别对位线、位线非和两个参考电压进行读选通，通过四个去耦管分别位线、位线非和两个参考电压上的耦合电容；所述单端敏感放大器电路通过两个预充管分别预充位线和位线非以及复位敏感放大器，还通过一个预充平衡管，在预充时平衡位线和位线非的电压。
所述双译码电路包括两组相同结构的译码器，所述译码器输出的数据与该译码器的使能信号与操作后输出值所述或门。
所述逻辑运算电路为半加器逻辑电路，所述半加器逻辑电路将经过所述单端敏感放大器电路处理的位线与位线非进行或非操作得到两个存储的数据累加和的结果，将经过所述单端敏感放大器电路处理的位线输出缓冲器产生进位信号。
所述逻辑运算电路为多位加法器逻辑电路，所述多位加法器逻辑电路当低位完成基于位线端相应的逻辑运算即向高位进位。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明在位线端加入相关的组合逻辑电路实现逻辑运算，无需CPU频繁访问内存读取数据，直接在存储器内部实现数据的存储和运算，避免了因CPU频繁访问内存导致功耗上升的问题。
附图说明
图1是本发明实施方式的结构示意图；
图2是本发明实施方式中单端敏感放大器电路的结构示意图；
图3是本发明实施方式中双译码电路的结构示意图；
图4是本发明实施方式中半加器逻辑电路的结构示意图；
图5是本发明实施方式中多位加法器逻辑电路的结构示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种基于SRAM实现存内运算的电路结构，如图1所示，包括双译码电路、存储阵列电路、单端敏感放大器电路和逻辑运算电路。本实施方式中存储阵列电路为8个block组成的阵列，双译码电路为两组5-32译码器，每个block由32个字线和4个Col组成，通过对两组译码器的控制实现在阵列存储数据时一组译码器有效控制字线，在实现运算逻辑时，两组译码器同时有效控制字线，即所述存储阵列在存储数据的模式下时，所述双译码电路中的一个译码器进行工作，所述存储阵列在运算模式下时，所述双译码电路中的两个译码器同时进行工作。其中，所述双译码电路输出端通过或门与存储阵列电路相连，所述存储阵列电路的位线实现线与操作，位线非实现或非操作后分别通过所述单端敏感放大器电路处理后送入所述逻辑运算电路。
如图2所示，所述单端敏感放大器电路分别对所述存储阵列电路的位线和位线非进行读取操作，当读取的电平高于参考电压时输出高地平，当读取的电压低于参考电压时输出低电平。其中，PMOS管P1，PMOS管P2，PMOS管P3和PMOS管P4为读选通通路，分别对位线、位线非和参考电压Vref进行读选通；PMOS管P7为预充平衡管，在预充时平衡位线BLT和位线非BLC的电压；PMOS管P5和PMOS管P6为预充管，用于预充位线BLT和位线非BLC以及复位敏感放大器；PMOS管P9，PMOS管P10，PMOS管P17 和PMOS管P18为去耦管，用于敏感放大器工作时隔离位线BLT和位线非BLC上的耦合电容。NMOS管N5和NMOS管N6为开关管，由信号saen控制。
如图3所示，本实施方式中的双译码电路分别由两组5-32译码器构成，每组译码器都工作在one-hot模式。每组译码器输出的数据经过相应的使能后输出，最后两者通过或门输出。当存储阵列电路工作在存储数据的模式下时，只需要译码器A或者译码器B中任意一个工作，使能EnA或者EnB信号即可实现控制一个字线工作，达到存取数据的效果。当存储阵列工作在运算模式下时，需要译码器A和译码器B同时工作，需同时使能EnA 和EnB信号，经过或门输出可以控制两个字线同时工作，达到控制两组多位数据实现运算的效果。
本实施方式中的逻辑运算电路可以为半加器逻辑电路，如图4所示，该电路直接实现两个1位的数据直接进行相加，并直接输出累加结果和产生的进位信号。该电路是由分别位于字线WL1和字线WL2上的存储单元分别存储A和B两个信号，当进行加法运算时，字线WL1和字线WL2同时开启，位线BLT实现线与操作，位线非BLC实现或非操作，之后分别通过相应的敏感放大器放大处理输出数据。dout＝A&B，doub＝！A&！B，由德摩根定理可知！A&！B＝！(A|B)，即或非操作，dout和doutb经过或非门实现两个存储的数据A和 B累加和的结果(Sum)，dout经过输出缓冲器产生进位信号(Cout)。
本实施方式中的逻辑运算电路还可以为多位加法器逻辑电路。如图5所示，该电路在一个系统时钟周期内将两组8位的数据直接进行相加，直接输出一组9位的结果。该加法器逻辑电路的高位无需等待低位运算完成之后向高位进位，当低位完成基于位线BLT相应的逻辑运算，即可向高位进位。此加法电路比传统的加法电路速度快，延时小。
不难发现，本发明在位线端加入相关的组合逻辑电路实现逻辑运算，无需CPU频繁访问内存读取数据，直接在存储器内部实现数据的存储和运算，避免了因CPU频繁访问内存导致功耗上升的问题。
Claims (2)
1.一种基于SRAM实现存内运算的电路结构，包括双译码电路、存储阵列电路、单端敏感放大器电路和逻辑运算电路，其特征在于，所述双译码电路输出端通过或门与存储阵列电路相连，所述存储阵列电路的位线实现线与操作，位线非实现或非操作后分别通过所述单端敏感放大器电路处理后送入所述逻辑运算电路；所述逻辑运算电路为半加器逻辑电路，所述半加器逻辑电路将经过所述单端敏感放大器电路处理的位线与位线非作为第一输入，并通过或非操作得到两个存储的数据累加和的结果，将经过所述单端敏感放大器电路处理的位线作为第二输入，并通过输出缓冲器产生进位信号；所述存储阵列电路在存储数据的模式下时，所述双译码电路中的一个译码器进行工作，所述存储阵列电路在运算模式下时，所述双译码电路中的两个译码器同时进行工作；所述单端敏感放大器电路分别对所述存储阵列电路的位线和位线非进行读取操作，当读取的电平高于参考电压时输出高地平，当读取的电压低于参考电压时输出低电平；所述单端敏感放大器电路通过四个PMOS管作为读选通通路分别对位线、位线非和两个参考电压进行读选通，通过四个去耦管分别消除位线、位线非和两个参考电压上的耦合电容；所述单端敏感放大器电路通过两个预充管分别预充位线和位线非以及复位敏感放大器，还通过一个预充平衡管，在预充时平衡位线和位线非的电压；所述双译码电路包括两组相同结构的译码器，所述译码器输出的数据与该译码器的使能信号与操作后输出至或门。
2.根据权利要求1所述的基于SRAM实现存内运算的电路结构，其特征在于，所述逻辑运算电路为多位加法器逻辑电路，所述多位加法器逻辑电路当低位完成基于位线端相应的逻辑运算即向高位进位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010710323.5A CN111863071B (zh) | 2020-07-22 | 2020-07-22 | 一种基于sram实现存内运算的电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010710323.5A CN111863071B (zh) | 2020-07-22 | 2020-07-22 | 一种基于sram实现存内运算的电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111863071A CN111863071A (zh) | 2020-10-30 |
| CN111863071B true CN111863071B (zh) | 2022-12-06 |
Family
ID=73000950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010710323.5A Active CN111863071B (zh) | 2020-07-22 | 2020-07-22 | 一种基于sram实现存内运算的电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863071B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112581996B (zh) * | 2020-12-21 | 2023-07-25 | 东南大学 | 基于磁性随机存储器的时域存内计算阵列结构 |
| CN112599165B (zh) * | 2021-03-04 | 2021-06-29 | 中科院微电子研究所南京智能技术研究院 | 一种多bit输入与多bit权重乘累加的存内计算单元 |
| WO2023137696A1 (zh) * | 2022-01-21 | 2023-07-27 | 北京大学深圳研究生院 | 一种逻辑运算存储单元、存储阵列和逻辑运算存储器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3048498B2 (ja) * | 1994-04-13 | 2000-06-05 | 株式会社東芝 | 半導体記憶装置 |
| CN102110464B (zh) * | 2009-12-26 | 2015-06-10 | 上海芯豪微电子有限公司 | 宽带读写存储器装置 |
| FR3051960B1 (fr) * | 2016-05-24 | 2019-10-18 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit memoire adapte a mettre en oeuvre des operations de calcul |
| CN110364203B (zh) * | 2019-06-20 | 2021-01-05 | 中山大学 | 一种支撑存储内计算的存储系统及计算方法 |
-
2020
- 2020-07-22 CN CN202010710323.5A patent/CN111863071B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111863071A (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110364203B (zh) | 一种支撑存储内计算的存储系统及计算方法 | |
| CN111863071B (zh) | 一种基于sram实现存内运算的电路结构 | |
| US11335387B2 (en) | In-memory computing circuit for fully connected binary neural network | |
| WO2022021772A1 (zh) | 灵敏放大器、存储器和灵敏放大器的控制方法 | |
| US8130582B2 (en) | Semiconductor signal processing device | |
| US8760912B2 (en) | Eight transistor soft error robust storage cell | |
| US5508644A (en) | Sense amplifier for differential voltage detection with low input capacitance | |
| US20040130926A1 (en) | Semiconductor memory device having potential amplitude of global bit line pair restricted to partial swing | |
| US7525854B2 (en) | Memory output circuit and method thereof | |
| US5539691A (en) | Semiconductor memory device and method for reading and writing data therein | |
| WO2021021507A1 (en) | Sram with burst mode address comparator | |
| US6490206B2 (en) | High-speed synchronous semiconductor memory having multi-stage pipeline structure and operating method | |
| JP3494346B2 (ja) | 半導体記憶装置およびその制御方法 | |
| US20110013467A1 (en) | System and Method for Reading Memory | |
| CN116364137A (zh) | 一种同侧双位线的8t单元、逻辑运算电路及cim芯片 | |
| CN111524543B (zh) | 一种宽电压sram时序推测快速检错电路及方法 | |
| US6320794B1 (en) | Late-write type semiconductor memory device with multi-channel data output multiplexer | |
| EP0440191B1 (en) | Multiport RAM and information processing unit | |
| EP0974978A1 (en) | Semiconductor memory device capable of performing a write operation 1 or 2 cycles after receiving a write command without a dead cycle | |
| US20120236675A1 (en) | Methods and Apparatus for Memory Word Line Driver | |
| CN115050406B (zh) | Sram存储器的位线泄漏电流补偿电路、模块及存储器 | |
| CN116665728A (zh) | 一种用于磁性随机存储器的存内全加器电路 | |
| CN111081293B (zh) | 一种读写控制电路和存储器 | |
| JPH0765580A (ja) | 半導体記憶装置 | |
| US5491661A (en) | Semiconductor static random access memory device having previously equalizable memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |