CN111081293B - 一种读写控制电路和存储器 - Google Patents

一种读写控制电路和存储器 Download PDF

Info

Publication number
CN111081293B
CN111081293B CN201911100431.4A CN201911100431A CN111081293B CN 111081293 B CN111081293 B CN 111081293B CN 201911100431 A CN201911100431 A CN 201911100431A CN 111081293 B CN111081293 B CN 111081293B
Authority
CN
China
Prior art keywords
read
write
module
decoding
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911100431.4A
Other languages
English (en)
Other versions
CN111081293A (zh
Inventor
方华
黄金明
吴亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI HIGH-PERFORMANCE INTEGRATED CIRCUIT DESIGN CENTER
Original Assignee
SHANGHAI HIGH-PERFORMANCE INTEGRATED CIRCUIT DESIGN CENTER
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI HIGH-PERFORMANCE INTEGRATED CIRCUIT DESIGN CENTER filed Critical SHANGHAI HIGH-PERFORMANCE INTEGRATED CIRCUIT DESIGN CENTER
Priority to CN201911100431.4A priority Critical patent/CN111081293B/zh
Publication of CN111081293A publication Critical patent/CN111081293A/zh
Application granted granted Critical
Publication of CN111081293B publication Critical patent/CN111081293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明涉及一种读写控制电路和存储器，其中，读写控制电路包括地址译码电路、读写使能控制电路、数据读写通路电路；所述地址译码电路采用全静态逻辑完成地址译码；所述读写使能控制电路采用全静态逻辑进行功能设计，由读使能信号和写使能信号参与列译码，读使能信号生成灵敏放大器使能信号，读使能信号和写使能信号控制生成预充时钟；所述数据读写通路电路由静态逻辑实现写操作，由高可靠性电压锁存型电压灵敏放大器实现读操作。本发明能够在实现高性能的同时，大大降低时钟功耗，提高电路的稳定性，最终达到高可靠性的设计要求。

Description

一种读写控制电路和存储器
技术领域
本发明涉及微处理器片上存储器的电路设计技术领域，特别是涉及一种读写控制电路和存储器。
背景技术
随着工艺的提升及微处理器设计技术的发展，片上存储器的需求进一步加大，其需要满足高性能和大容量，然而高集成度逐步增加了设计挑战。动态功耗问题、可靠性问题，低电压需求，多个方面继续推动着存储器设计方法的改良，以适应更新的需求。
灵敏放大器设计技术的引进，大大提升了存储器的性能，降低了存储器的功耗。然而多年来，在灵敏放大器设计方法上并没有太多的改良和创新，设计方法已经成熟。在这样的背景下，如何进一步改进设计，进一步挖掘性能的同时，降低功耗，提高可靠性，以满足市场对存储器的高可靠性的要求。
存储器是一个大的动态电路，早期都采用动态单元进行存储阵列读写操作逻辑的设计，以达到最少的逻辑级数，实现最高的性能，但这种设计方法引入了更大的时钟功耗。随着工艺的发展，线负载比例逐步加重，动态电路的优势越来越不明显。同时动态电路的高功耗、可靠性风险、电路设计复杂度和对电压的敏感，阻碍了存储器设计技术的发展。
发明内容
本发明所要解决的技术问题是提供一种读写控制电路和存储器，在实现高性能的同时，大大降低时钟功耗，提高电路的稳定性，最终达到高可靠性的设计要求。
本发明解决其技术问题所采用的技术方案是：提供一种读写控制电路，包括地址译码电路、读写使能控制电路、数据读写通路电路；所述地址译码电路采用全静态逻辑完成地址译码；所述读写使能控制电路采用全静态逻辑进行功能设计，由读使能信号和写使能信号参与列译码，读使能信号生成灵敏放大器使能信号，读使能信号和写使能信号控制生成预充时钟；所述数据读写通路电路由静态逻辑实现写操作，由高可靠性电压锁存型灵敏放大器实现读操作。
所述地址译码电路包括前译码电路模块、第一时序单元模块和后译码电路模块；所述前译码电路模块用于为索引地址分组进行静态逻辑译码，并且由读使能信号和写使能信号共同参与译码；所述第一时序单元模块用于将前译码电路模块分组译码后得到的静态信号转化为动态信号；所述后译码电路模块作为地址的最后一级译码，用于对第一时序单元模块转化的动态信号生成最终的字线。
所述读写使能控制电路包括三部分，其中，第一部分用于生成读、写列逻辑，包括低位地址列译码模块、第二时序单元模块、第一与操作模块和第二与操作模块；所述低位地址列译码模块用于对低位地址采用静态信号进行静态逻辑译码；所述第二时序单元模块的输入端与所述低位地址列译码模块的输出端相连，输出端分为两路，一路和读使能信号连接至第一与操作模块的输入端，使得第一与操作模块生成读列选控制信号，另一路和写使能信号连接至第二与操作模块的输入端，使得第二与操作模块生成写列选控制信号；第二部分用于生成灵敏放大器使能的逻辑，包括相互连接的脉冲模块和反相器链模块，所述脉冲模块输入端连接读使能信号，所述反相器链模块的输入端与脉冲模块相连，输出端与延时选择器相连，实现不同的延时选择；第三部分用于生成预充时钟的逻辑，包括时序单元ELAT和或操作模块，读使能信号和写使能信号通过各自的时序单元ELAT后与或操作模块的两个输入端相连，所述或操作模块的输出端生成预充时钟信号。
所述数据读写通路电路包括写通路模块和读通路模块，所述写通路模块在字线有效且写列选信号有效的情况下进行写操作，包括第三时序单元模块和静态反相器，写数据经过所述第三时序单元模块生成动态差分写数据后，由所述静态反相器驱动，进行写操作；所述读通路模块在字线有效且读列选信号有效的情况下进行读操作，包括电压灵敏放大器和RS触发器，所述电压灵敏放大器读出的脉冲信号由RS触发器锁存并保持。
本发明解决其技术问题所采用的技术方案是：提供一种存储器，包括相互连接的上述的读写控制电路和存储阵列。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明在各电路部分最大化采用静态逻辑，来提高电路的可靠性。在读写使能控制电路中采用自定时信号生成预充时钟，减少时钟负载。采用反相器链生成灵敏放大器读匹配信号，精简设计。在数据读写通路电路中采用可靠性最高的电压锁存型电压灵敏放大器，提高读操作的可靠性。
附图说明
图1是存储器架构示意图；
图2是地址译码电路的示意图；
图3是读写使能控制电路的示意图；
图4是数据读写通路电路的示意图；
图5是电压灵敏放大器的电路图；
图6是本发明的读写时序图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种存储器，该存储器的架构如图1所示，包括相互连接的读写控制电路和存储阵列。该存储器由读写控制电路控制对存储阵列进行读写操作，该读写控制电路包括地址译码电路、读写使能控制电路和数据读写通路电路。所述地址译码电路采用全静态逻辑完成地址译码；所述读写使能控制电路采用全静态逻辑进行功能设计，由读使能信号和写使能信号参与列译码，读使能信号生成灵敏放大器使能信号，读使能信号和写使能信号控制生成预充时钟；所述数据读写通路电路由静态逻辑实现写操作，由高可靠性电压锁存型灵敏放大器实现读操作。
如图2所示，所述地址译码电路包括前译码电路模块、第一时序单元模块和后译码电路模块。所述前译码电路模块用于为索引地址分组进行静态逻辑译码，并且由读使能信号和写使能信号共同参与译码，达到没有读写使能的时候关闭译码的效果，起到节省功耗的作用。所述第一时序单元模块用于将前译码电路模块分组译码后得到的静态信号转化为动态信号。所述后译码电路模块作为地址的最后一级译码，用于对第一时序单元模块转化的动态信号生成最终的字线。
由此可见，该地址译码电路以时序单元ELAT作为时序站台，分为前译码和后译码。ELAT的功能为把静态信号转化为动态信号，ELAT前的前译码为静态信号静态逻辑译码，完成地址的前级译码，其完成主要的译码逻辑，ELAT后的后译码为动态信号静态逻辑译码，完成最后一级译码。这样设计抛弃了大量动态电路，降低了时钟功耗。同时ELAT的数量得到控制，相比全后译码ELAT数据增加有限，其能够使得字线的逻辑链级数得到控制，对信号匹配，抗工艺偏差有好处，又相比全前译码，大大降低了ELAT的数据，减少时钟功耗。
如图3所示，所述读写使能控制电路包括三部分，第一部分为读写列译码电路，第二部分为灵敏放大器使能信号生成电路，第三部分为自定时预充时钟生成电路。
其中，第一部分用于生成读、写列逻辑，包括低位地址列译码模块、第二时序单元模块、第一与操作模块和第二与操作模块。所述低位地址列译码模块用于对低位地址采用静态信号进行静态逻辑译码；所述第二时序单元模块的输入端与所述低位地址列译码模块的输出端相连，输出端分为两路，一路和读使能信号连接至第一与操作模块的输入端，使得第一与操作模块生成读列选信号，另一路和写使能信号连接至第二与操作模块的输入端，使得第二与操作模块生成写列选信号。低位地址在第二时序单元模块ELAT前采用静态信号静态逻辑译码，第二时序单元模块ELAT后分别和读写使能与生成读列选信号和写列选信号，这样设计使得读写共用一套地址译码，减少ELAT的数据，另外ELAT后读列选信号和写列选信号的生成逻辑和字线做逻辑匹配，可以更好的匹配信号，提高设计可靠性。由此可见，该读写列译码电路生成的读、写两套列信号，在逻辑结构上模拟字线信号，实现信号的高匹配性，达到抗工艺偏差的效果。
第二部分用于生成灵敏放大器使能的逻辑，包括相互连接的脉冲模块和反相器链模块，所述脉冲模块输入端连接读使能信号，所述反相器链模块的输入端与脉冲模块相连，输出端与延时选择器相连，实现不同的延时选择。该脉冲模块全部由静态逻辑实现，通过与逻辑实现缩短脉宽的效果。脉冲模块和反相器链模块全采用静态逻辑实现，具有高可靠性。，
第三部分用于生成预充时钟的逻辑，包括ELAT和或操作模块，读使能信号和写使能信号通过各自的ELAT后与或操作模块的两个输入端相连，所述或操作模块的输出端生成预充时钟的信号。采用读写使能共同生成的预充信号，一方面能匹配字线的逻辑，达到抗工艺偏差的效果，另一方面能降低时钟功耗，降低预充逻辑的翻转率，达到降功耗，提高可靠性的的效果。
如图4所示，数据读写通路电路包括写通路模块和读通路模块，所述写通路模块在字线有效且写列选信号有效的情况下进行写操作，包括第三时序单元模块和静态反相器，写数据经过所述第三时序单元模块生成动态差分写数据后，由所述静态反相器驱动；所述读通路模块在字线有效且读列选信号有效的情况下进行读操作，包括电压灵敏放大器和RS触发器，所述电压灵敏放大器的脉冲信号由RS触发器锁存并保持。其中，读、写列选管采用反相器隔离的方式进行设计，可有效隔离噪声，提高可靠性。
该写通路是由写数据经过ELAT生成动态差分写数据，依靠静态反相器驱动，经过由wrcol<*>控制的column mux管(onehot)，将数据写入Wordline<*>(onehot)对应开启的bitcell内，完成写操作。读数据是由Wordline<*>(onehot)对应开启的bitcell放电，经由Rdcol<*>控制的column mux管(onezero)，在电压灵敏放大器差分输入端上形成电压差，由saen控制信号开启灵敏放大器，锁存并放大输入电压，完成读操作，经由RS触发器保持读出值至下一次读操作。其中prech信号由静态反相器隔离驱动，saen信号由静态反相器隔离驱动，隔绝噪声提高可靠性。RS采用静态或非门搭建，达到保持信号，动态转静态信号的效果，避免引入时钟功耗，并且提高可靠性。
如图5所示，电压锁存型电压灵敏放大器为结构简单，可靠性高的一款通用灵敏放大器，通过管子尺寸的优化和布图的优化，此款电压灵敏放大器自身可达到正确识别20mv差分输入电压差的能力，大大提高整个阵列读操作的可靠性。
图6所示为本发明存储器的读写时序图。预充时钟prech前后要包住Wordline信号(1)和(2)。写数据DataIn的下降沿要包住Wordline的下降沿(3)。Wrcol的上升沿要包住Wordline的上升沿(4)。Rdcol的下降沿要包住Wordline的上升沿(8)。saen的开启时间要在Wordline后有一定的setup时间。
不难发现，本发明在各电路部分最大化采用静态逻辑，来提高电路的可靠性。在读写使能控制电路中采用自定时信号生成预充时钟，减少时钟负载。采用反相器链生成灵敏放大器读匹配信号，精简设计。在数据读写通路电路中采用可靠性最高的电压锁存型电压灵敏放大器，提高读操作的可靠性。

Claims (5)

1.一种读写控制电路，其特征在于，包括地址译码电路、读写使能控制电路、数据读写通路电路；所述地址译码电路采用全静态逻辑完成地址译码；所述读写使能控制电路采用全静态逻辑进行功能设计，由读使能信号和写使能信号参与列译码，读使能信号生成灵敏放大器使能信号，读使能信号和写使能信号控制生成预充时钟；所述数据读写通路电路由静态逻辑实现写操作，由高可靠性电压锁存型灵敏放大器实现读操作。
2.根据权利要求1所述的读写控制电路，其特征在于，所述地址译码电路包括前译码电路模块、第一时序单元模块和后译码电路模块；所述前译码电路模块用于为索引地址分组进行静态逻辑译码，并且由读使能信号和写使能信号共同参与译码；所述第一时序单元模块用于将前译码电路模块分组译码后得到的静态信号转化为动态信号；所述后译码电路模块作为地址的最后一级译码，用于对第一时序单元模块转化的动态信号生成最终的字线。
3.根据权利要求1所述的读写控制电路，其特征在于，所述读写使能控制电路包括三部分，其中，第一部分用于生成读、写列逻辑，包括低位地址列译码模块、第二时序单元模块、第一与操作模块和第二与操作模块；所述低位地址列译码模块用于对低位地址采用静态信号进行静态逻辑译码；所述第二时序单元模块的输入端与所述低位地址列译码模块的输出端相连，输出端分为两路，一路和读使能信号连接至第一与操作模块的输入端，使得第一与操作模块生成读列选控制信号，另一路和写使能信号连接至第二与操作模块的输入端，使得第二与操作模块生成写列选控制信号；第二部分用于生成灵敏放大器使能的逻辑，包括相互连接的脉冲模块和反相器链模块，所述脉冲模块输入端连接读使能信号，所述反相器链模块的输入端与脉冲模块相连，输出端与延时选择器相连，实现不同的延时选择；第三部分用于生成预充时钟的逻辑，包括时序单元ELAT和或操作模块，读使能信号和写使能信号通过各自的时序单元ELAT后与或操作模块的两个输入端相连，所述或操作模块的输出端生成预充时钟信号。
4.根据权利要求1所述的读写控制电路，其特征在于，所述数据读写通路电路包括写通路模块和读通路模块，所述写通路模块在字线有效且写列选信号有效的情况下进行写操作，包括第三时序单元模块和静态反相器，写数据经过所述第三时序单元模块生成动态差分写数据后，由所述静态反相器驱动，进行写操作；所述读通路模块在字线有效且读列选信号有效的情况下进行读操作，包括电压灵敏放大器和RS触发器，所述电压灵敏放大器读出的脉冲信号由RS触发器锁存并保持。
5.一种存储器，其特征在于，包括相互连接的如权利要求1-4中任一所述的读写控制电路和存储阵列。
CN201911100431.4A 2019-11-12 2019-11-12 一种读写控制电路和存储器 Active CN111081293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911100431.4A CN111081293B (zh) 2019-11-12 2019-11-12 一种读写控制电路和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911100431.4A CN111081293B (zh) 2019-11-12 2019-11-12 一种读写控制电路和存储器

Publications (2)

Publication Number Publication Date
CN111081293A CN111081293A (zh) 2020-04-28
CN111081293B true CN111081293B (zh) 2023-03-28

Family

ID=70310838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911100431.4A Active CN111081293B (zh) 2019-11-12 2019-11-12 一种读写控制电路和存储器

Country Status (1)

Country Link
CN (1) CN111081293B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114550770B (zh) * 2022-02-28 2024-05-03 上海华力微电子有限公司 一种双端口sram控制电路及其控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575965B2 (en) * 2011-05-27 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Internal clock gating apparatus
CN203085184U (zh) * 2012-12-24 2013-07-24 西安华芯半导体有限公司 一种使用单端口存储单元的两端口静态随机存储器
CN108074617A (zh) * 2016-11-18 2018-05-25 中芯国际集成电路制造(上海)有限公司 一种非易失性存储器

Also Published As

Publication number Publication date
CN111081293A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
JP5080059B2 (ja) Ｓｒａｍデバイスの同じサイクルにおける読出動作及び書込動作の実行
CN109416919B (zh) 重叠的预充电和数据写入
US5018111A (en) Timing circuit for memory employing reset function
EP0871956B1 (en) Method and apparatus for a low power self-timed memory control system
CN110058839B (zh) 一种基于静态随机存储器内存内减法的电路结构
US8958254B2 (en) High performance two-port SRAM architecture using 8T high performance single port bit cell
CN103106918B (zh) 一种使用单端口存储单元的两端口静态随机存储器
CN112185447B (zh) 一种8管双分裂控制存储单元、存储阵列及存内计算装置
CN111863071B (zh) 一种基于sram实现存内运算的电路结构
CN103886887A (zh) 一种使用单端口存储单元的双端口静态随机存储器
CN100573712C (zh) 存储器输出级电路以及存储器数据输出的方法
CN114360595A (zh) 一种基于8t sram内存内行列双向的减法计算电路结构
KR100438469B1 (ko) 반도체 집적 회로 메모리 및 버스 제어 방법
CN111081293B (zh) 一种读写控制电路和存储器
US7116585B2 (en) Memory systems and methods
US12014771B2 (en) Method of pseudo-triple-port SRAM datapaths
US6785187B2 (en) Semiconductor device having integrated memory and logic
CN203799669U (zh) 一种采用静态写技术减小写功耗的静态随机存储器
Cheng et al. A low-power SRAM design using quiet-bitline architecture
CN116343861A (zh) 具有较高有效位子阵列字线的模块化存储器架构
TW202230365A (zh) 預先充電電路及預先充電方法
US8675434B1 (en) High speed time interleaved sense amplifier circuits, methods and memory devices incorporating the same
CN110688154B (zh) 一种基于窄脉宽多米诺结构的多端口寄存器堆
US20230410862A1 (en) In-memory computation circuit using static random access memory (sram) array segmentation
CN111883192B (zh) 基于9t sram单元在内存实现汉明距离计算的电路及9t sram单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant