KR910006987A - 반도체기억장치 - Google Patents
반도체기억장치 Download PDFInfo
- Publication number
- KR910006987A KR910006987A KR1019900015370A KR900015370A KR910006987A KR 910006987 A KR910006987 A KR 910006987A KR 1019900015370 A KR1019900015370 A KR 1019900015370A KR 900015370 A KR900015370 A KR 900015370A KR 910006987 A KR910006987 A KR 910006987A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- semiconductor memory
- word lines
- memory cell
- bits
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 1/4핏치방식의 DRAM에 있어서 메모리 셀 어레이의 일부 및 워드선구동계의 일부를 나타낸 회로도.
Claims (2)
1트랜지스터·1캐패시터형의 다이나믹형 메모리셀을 비트선과의 접속부가 가까운 비스선의 메모리셀접속부에 대해서 비트선길이방향으로 1/4핏치 옮겨져서 배치된 메모리셀어레이를 갖추고 있고, 행어드레스신호중 2비트의 조합에 의해 4종류로 선택되는 4개의 워드선(WL1~WL4)이 인접해서 배열된 반도체 기억장치에 있어서, 상기 2비트의 같은 조합에 의해 각각 선택되는 워드선이 4개씩 반복되면서 배열되어 있는 것을 특징으로 하는 반도체기억장치.
제1항에 있어서, 상기 4개의 워드선(WL1, WL4;WL2, WL3)의 일부가 입체적으로 교차되는 것을 특징으로 하는 반도체기억장치.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01-249087 | 1989-09-27 | ||
JP1-249087 | 1989-09-27 | ||
JP1249087A JPH0713864B2 (ja) | 1989-09-27 | 1989-09-27 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910006987A true KR910006987A (ko) | 1991-04-30 |
KR940006996B1 KR940006996B1 (ko) | 1994-08-03 |
Family
ID=17187800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900015370A KR940006996B1 (ko) | 1989-09-27 | 1990-09-27 | 반도체 기억장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5420816A (ko) |
EP (1) | EP0420185B1 (ko) |
JP (1) | JPH0713864B2 (ko) |
KR (1) | KR940006996B1 (ko) |
DE (1) | DE69023594T2 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920010344B1 (ko) * | 1989-12-29 | 1992-11-27 | 삼성전자주식회사 | 반도체 메모리 어레이의 구성방법 |
JP2630059B2 (ja) * | 1990-11-09 | 1997-07-16 | 日本電気株式会社 | 半導体メモリ装置 |
US6356485B1 (en) | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
US6163475A (en) * | 1999-02-13 | 2000-12-19 | Proebsting; Robert J. | Bit line cross-over layout arrangement |
US6124199A (en) * | 1999-04-28 | 2000-09-26 | International Business Machines Corporation | Method for simultaneously forming a storage-capacitor electrode and interconnect |
US6201272B1 (en) | 1999-04-28 | 2001-03-13 | International Business Machines Corporation | Method for simultaneously forming a storage-capacitor electrode and interconnect |
JP2000340766A (ja) * | 1999-05-31 | 2000-12-08 | Fujitsu Ltd | 半導体記憶装置 |
JP2001118999A (ja) * | 1999-10-15 | 2001-04-27 | Hitachi Ltd | ダイナミック型ramと半導体装置 |
US6243308B1 (en) * | 2000-02-22 | 2001-06-05 | United Microelectronics Corp. | Method for testing dynamic random access memory under wafer-level-burn-in |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4125854A (en) * | 1976-12-02 | 1978-11-14 | Mostek Corporation | Symmetrical cell layout for static RAM |
JPS57111061A (en) * | 1980-12-26 | 1982-07-10 | Fujitsu Ltd | Semiconductor memory unit |
JPS57208691A (en) * | 1981-06-15 | 1982-12-21 | Mitsubishi Electric Corp | Semiconductor memory |
US4733374A (en) * | 1985-03-30 | 1988-03-22 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device |
JPH0714006B2 (ja) * | 1985-05-29 | 1995-02-15 | 株式会社東芝 | ダイナミツク型メモリ |
US4700328A (en) * | 1985-07-11 | 1987-10-13 | Intel Corporation | High speed and high efficiency layout for dram circuits |
JPS63153792A (ja) * | 1986-12-17 | 1988-06-27 | Sharp Corp | 半導体メモリ装置 |
KR910007403B1 (ko) * | 1987-07-29 | 1991-09-25 | 가부시키가이샤 도시바 | 반도체 집적회로 |
JPH0713858B2 (ja) * | 1988-08-30 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
JPH07109878B2 (ja) * | 1988-11-16 | 1995-11-22 | 株式会社東芝 | 半導体記憶装置 |
JPH02137364A (ja) * | 1988-11-18 | 1990-05-25 | Toshiba Corp | 半導体記憶装置 |
KR930001737B1 (ko) * | 1989-12-29 | 1993-03-12 | 삼성전자 주식회사 | 반도체 메모리 어레이의 워드라인 배열방법 |
KR920010344B1 (ko) * | 1989-12-29 | 1992-11-27 | 삼성전자주식회사 | 반도체 메모리 어레이의 구성방법 |
-
1989
- 1989-09-27 JP JP1249087A patent/JPH0713864B2/ja not_active Expired - Lifetime
-
1990
- 1990-09-26 EP EP90118467A patent/EP0420185B1/en not_active Expired - Lifetime
- 1990-09-26 DE DE69023594T patent/DE69023594T2/de not_active Expired - Fee Related
- 1990-09-27 KR KR1019900015370A patent/KR940006996B1/ko not_active IP Right Cessation
-
1994
- 1994-08-31 US US08/299,086 patent/US5420816A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0420185B1 (en) | 1995-11-15 |
DE69023594D1 (de) | 1995-12-21 |
JPH0713864B2 (ja) | 1995-02-15 |
KR940006996B1 (ko) | 1994-08-03 |
DE69023594T2 (de) | 1996-05-02 |
EP0420185A2 (en) | 1991-04-03 |
EP0420185A3 (en) | 1992-11-04 |
JPH03113890A (ja) | 1991-05-15 |
US5420816A (en) | 1995-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
KR840003146A (ko) | 다이나믹(Dynamic) RAM 집적회로 장치 | |
KR880004479A (ko) | 다이나믹형 반도체기억장치 | |
KR890002886A (ko) | 반도체 기억장치 | |
KR920018759A (ko) | 반도체 메모리장치에서의 워드라인 구동회로 | |
KR860003603A (ko) | 반도체 메모리 | |
KR860004409A (ko) | 반도체 기억장치 | |
KR910003663A (ko) | 다이나믹형 반도체메모리장치 | |
KR880010421A (ko) | 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리 | |
KR850008570A (ko) | 반도체 메모리장치 | |
KR920010632A (ko) | 반도체 메모리 디바이스 | |
KR910006987A (ko) | 반도체기억장치 | |
KR870008320A (ko) | 상이형 메모리셀로 구성되는 반도체 메모리장치 | |
KR910020724A (ko) | 반도체 기억장치 | |
KR840006098A (ko) | 듀얼 포오트형 반도체 기억장치 | |
KR960042734A (ko) | 계급적 컬럼선택라인구조를 가지는 반도체 메모리장치 | |
KR860006790A (ko) | 반도체 기억장치 | |
KR920020493A (ko) | 반도체 기억장치 | |
KR890004333A (ko) | 반도체 메모리 장치 | |
KR900002305A (ko) | 반도체 기억장치 | |
KR920010630A (ko) | 저잡음 특성의 dram 셀 | |
KR930005036A (ko) | 반도체 메모리 장치의 리던던트 셀어레이 배열방법 | |
KR910019059A (ko) | 반도체 불휘발성 메모리장치 | |
KR920007192A (ko) | 반도체 기억장치 | |
KR880006697A (ko) | 다이나믹 랜덤 액세스 메모리 어레이 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100730 Year of fee payment: 17 |
|
EXPY | Expiration of term |