KR910007403B1

KR910007403B1 - 반도체 집적회로

Info

Publication number: KR910007403B1
Application number: KR1019880009577A
Authority: KR
Inventors: 히데노부 미나가와; 유이치 다츠미; 미즈호 이마이; 히로시 이와하시; 마사미치 아사노
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치; 도시바마이콤엔지니어링 가부시키가이샤; 다케다이 마사다카
Priority date: 1987-07-29
Filing date: 1988-07-29
Publication date: 1991-09-25
Also published as: US4916334A; KR890002891A

Abstract

내용 없음.

Description

반도체 집적회로

제1도는 종래 EPROM의 개략적인 구성을 나타낸 회로도.

제2도는 제1도에 도시된 EPROM에서 쓰여지고 있는 메모리셀의 프로그래밍 특성을 나타낸 그래프.

제3도는 고내압화구조가 채용된 MOS트랜지스터의 단면도.

제4도는 본 발명의 제1실시예에 관한 EPROM에서 쓰여지고 있는 열디코더의 열선택선에 관계되는 회로부를 나타낸 회로도.

제5도는 제4도에 도시된 회로부에서 쓰여지고 있는 열프리디코더의 상세한 구성을 나타낸 회로도.

제6도는 제4도에 도시된 회로부의 동작을 설명하기 위한 타이밍챠트.

제7도는 제4도에 도시된 회로부에서 쓰여지고 있는 제어신호발생회로의 상세한 구성을 나타낸 회로도.

제8도는 제4도에 도시된 회로부에서 쓰여지고 있는 승압회로의 상세한 구성을 나타낸 회로도.

제9도는 본 발명의 제2실시예에 관한 EPROM에서 쓰여지고 있는 행디코더의 행선택선에 관계되는 회로부를 나타낸 회로도.

제10도는 제9도에 도시된 회로부에서 쓰여지고 있는 행디코더의 상세한 구성을 나타낸 회로도.

제11도는 본 발명의 제3실시예에 관한 EPROM에서 쓰여지고 있는 데이터프로그래밍회로를 나타낸 회로도.

제12도 및 제13도는 제4도에 도시된 회로부의 변경구성을 도시해 놓은 회로도.

제14도는 본 발명의 제4실시예에 관한 EPROM에서 쓰여지고 있는 열디코더의 열선택선에 괸계되는 회로부를 나타낸 회로도.

제15도는 제14도에 도시된 회로부에서 쓰여지고 있는 발진회로의 상세한 구성을 나타낸 회로도.

제16도 및 제17도는 제14도에 도시된 회로부에서 쓰여지고 있는 승압회로의 상세한 구성을 나타낸 회로도.

제18도 내지 제20도는 본 발명의 제5실시예 내지 제7실시예에 관한 EPROM에서 쓰여지고 있는 열디코더의 열선택선에 관계되는 회로부를 나타낸 회로도.

제 21도는 본 발명의 제8실시예에 관한 EPROM에서 쓰여지고 있는 데이터프로그래밍회로의 구성을 나타낸 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1, 15∼18, 31, 54, 71, 104, 214, 220, 225, 252, 262, 274, 292 : 접속점

2∼5, 32∼34, 86∼88, 101, 102, 107∼110, 221, 271, 272, 277∼280 : 성장형 P챈널 MOS트랜지스터

6 : 2입력 CMOS낸드회로 7, 8 : 열프리디코더

9, 24, 25 : P챈널 MOS트랜지스터 10, 23 : N챈널 MOS트랜지스터

11, 39, 41, 93, 115∼118, 213, 285∼288 : CMOS인버터

12, 119, 121, 215, 219, 224, 289, 291 : 출력접속점

13, 19, 21, 83, 120, 216, 223, 221, 290, 293, 294 : 결핍형 N챈널 MOS트랜지스터

14 : 출력회로

20, 22, 35~37, 72~74, 82, 89~91, 103, 111~114, 222, 226, 227, 212, 273, 275, 281~284, 295 : 성장형 N챈널 MOS트랜지스터

38, 92 : 3입력 CMOS낸드회로 42 : 지연회로

43 : CMOS낸드회로

45, 48, 231, 234, 237 : 결핍형 MOS트랜지스터

46, 50, 55, 56, 232, 238, 239, 241, 253∼255 : 성장형 MOS트랜지스터

74, 233 : 성장형/결핍형 인버터 49, 53, 235, 251, 261 : 콘덴서

51 : 링발진회로 52 : 승압부

106, 276 : CMOS노아회로

75-1∼75-m : 성장형 N챈널 MOS트랜지스터

76-1∼76-m : P챈널 MOS 트랜지스터

77-1∼77-m : CMOS인버터 78-1∼78-m:출력접속점

79-1∼79-m : 결핍형 N챈널 트랜지스터 80-1∼80-m : 출력회로

217, 218 : 승압회로 236 : 지연회로

240 : 낸드회로

263∼268 : 성장형 MOS트랜지스터 131 : 행디코더

132 : 열디코더 135:데이터프로그래밍회로

136 : 감지증폭기

본 발명은 승압회로를 갖는 반도체 집적회로에 관한 것으로, 특히 승압회로를 이용해서 외부로부터 공급되는 고전압의 출력을 제어할 수 있도록 된 반도체 집적회로에 관한 것이다.

일반적인 불휘발성반도체기억장치, 특히 부유게이트구조를 갖는 2중게이트형 불휘발성메모리소자를 메모리셀로 이용하는 EPROM은 데이터를 다시 기록할 수 있으므로 마이크로컴퓨터시스템을 시작으로 하는 여러종류의 데이터처리시스템에 이용되고 있는 바, 상기 2중게이트형 불휘발성메모리소자가 널리 알려져 있듯이 부유게이트와 제어게이트로서 2개의 게이트전극을 갖고 있다.

그리고, 부유게이트에 전자가 주입되고 있는 상태로 있었다면 2중게이트형 불휘발성메모리소자의 임계전압이 높게 되어 있기 때문에, 제어게이트에 높은 레벨의 전압인 예컨대 5V를 인가한다해도 상기 메모리소자는 도통되지 않게 된다. 한편, 부유게이트에 전자가 주입되지 않는 중성상태로 있다면 메모리소자의 임계전압은 본래 낮은 전압레벨로 유지되어, 제어게이트에 높은 레벨의 전압이 공급된다면 2중게이트형 불휘발성메모리소자는 도통되게 된다. 이와 같이 제어게이트에 높은 레벨의 전압이 인가될때 2중게이트형 불휘발성메모리소자의 도통/차단상태를 데이터의 "1", "0"에 대응시킴으로써 데이터를 기억시킬 수 있게 된다. 또 부유게이트 및 드레인에 통상적인 전원전압(5V) 보다 충분히 높은 전압, 예컨대, 12.5∼21V의 전압을 인가함으로써 데이터가 프로그래밍될 수 있는바, 이와 같이 높은 전압이 인가될 때 드레인 부근의 챈널영역에서 임팩트전리화(impact ionization)현상이 발생됨으로써 일으키는 전자-정공쌍중 전자가 부유게이트에 주입되고, 그때 일단 부유게이트에 주입되어진 전자는 소거동작이 이루어지지 않는 한 부유게이트에 남아있게 되므로 기억데이터는 불휘발적으로 보존할 수 있게 된다.

제1도는 상기와 같은 불휘발성메모리소자가 메모리셀로 이용된 일반적인 EPROM의 구성을 개략적으로 나타낸 회로도로서, 여기서 행선(WL1∼WLm)은 행디코더(131)로부터 디코드출력이 공급되도록 접속되고, 열선택선(COL1∼COLn)은 열디코더(132)로부터 디코드출력이 공급되도록 접속된다. 상기 n개의 열선택선(COL1∼COLn)에는 n개의 열선택트랜지스터(C1∼Cn)의 게이트가 각각 접속되므로, 이들 열선택트랜지스터(C1∼Cn)는 대응된 열선택선(COL1∼CLn)을 거쳐 공급되는 신호에 의해 제어되게 된다. 또 상기 열선택트랜지스터(C1∼Cn)의 전류통로일단이 접속점(133)에 공통적으로 접속되면서 그 전류통로타단이 상기 행선(WL1∼WLm)과 교차되도록 설치되어진 n개 열선(BL1∼BLn) 각각에 접속되어 있다. 이어 상기 행선(WL1∼WLm)과 열선(BL1∼BLn)이 교차하는 위치에는 부유게이트 및 제어게이트 구조를 잦는 2중게이트형 MOS트랜지스터로 구성된 메모리셀(M11∼Mmn)이 설치되어져 있다. 이들 메모리셀(M11∼Mmn)의 각 제어게이트는 대응하는 행선(WL1∼WLm)에 접속되고, 각 드레인은 대응하는 열선(BL1∼BLn)에 접속되면서 전체의 소오스는 소정전압의 인가점인 예컨대 OV의 접지전압(VS)에 접속되게 된다. 또 상기 접속점(133)에는 MOS트랜지스터(134)의 소오스가 접속되어 있고, 이 MOS트랜지스터(134)의 드레인은 외부프로그램전압(VP)에 접속되면서 그 게이트가데이터프로그래밍회로(135)의 출력접속점에 접속되어져 있다. 따라서, 상기 데이터프로그래밍회로(135)는 프로그램해주는 데이터 "1" "0"에 따라 접지전압(VS) 또는 높은 전압으로 설정되는 프로그래밍데이터(DIN)를 출력하게 된다. 또 상기 접속점(133)에는 감지증폭회로(136)가 접속되어 있어, 데이터를 독출할때 접속점(133)의 전위에 다른 데이터가 이 감지증폭회로(136)에서 검출되게 된다.

상기 구성으로 되는 EPROM에서 1개의 메모리셀, 예컨대 M11에 데이터 "0"이 프로그램될 데이터프로그래밍회로(135)로부터 출력되는 신호(DIN)가 높은 전압레벨로 셋팅된 다음, 열디코더(132)로부터 디코드전압에 의해 열선택선(COL1)이 높은 전압으로 셋팅된다. 그러면 데이터프로그래밍회로(135)로부터 출력되는 신호(DIN)가 높은 전압으로 됨으로써 MOS트랜지스터(134)가 도통된 다음 열선택선(COL1)이 높은 전압으로 되고, 그로부터 열선택트랜지스터(C1)가 도통상태로 되어 외부프로그램전압(VP)이 열선(BL1)으로 출력된다. 그때 행디코더(131)로부터의 디코드출력에 의해 행선(WL1)이 높은 전압으로 되고, 이렇게 선택된 메모리셀(M11)의 제어게이트와 드레인에 서로 높은 전압이 인가되게 된다. 그에 따라 상기와 같은 임팩트리전리화현상에 따른 전자가 상기 메모리셀(M11)의 부유게이트에 주입되어 데이터 "0"이 프로그래밍되게 된다. 한편, 메모리셀(M11)에 데이터 "1"을 프로그램할때에는 데이터프로그래밍회로(135)로부터 출력되는 신호(DIN)가 OV의 접지전압(VS)으로 셋팅되고, 그때 MOS트랜지스터(134)가 차단상태로 되기 때문에 열선(BL1)으로 외부프로그램전압(VP)이 출력되지 않게 된다. 따라서, 선택메모리셀(M11)의 부유게이트가 중성상태로 유지되게 된다.

그런데, 최근에는 고집적화를 기하기 위한 상기와 같은 불휘발성메모리소자는 미세화가 진행되면서 이 미세화에 따라 외부프로그램전압(VP)도 낮아지고, 그에 따라 프로그램시간의 단축과 동작마진을 고려해서 프로그램효율의 높은 사태(avalanche)영역에서 데이터를 프로그램시켜주는 것이 일반적으로 되어 있다.

제2도는 제1도에 도시된 EPROM에서 MOS트랜지스터(134)(C1)의 각 게이트에 고전압이, 메모리셀(M11)의 제어게이트에 프로그램용 고전압이 인가될 때 메모리셀(M11) 프로그래밍특성[드레인전압(VD)-드레인전류(ID)특성]을 나타낸 그래프로서, 도면 중 La곡선은 메모리셀(M11)의 드레인전압의 드레인전류 의존성을 나타내고, Ld직선은 상기 조건에서 MOS트랜지스터(134)(C1)로 이루어지는 부하회로의 부하특성을 나타내며, 그때 테이터프로그래밍은 La곡선과 Ld직선이 교차하는 PA점에서 드레인전압 및 드레인전류로 행해진다.

그런데, 메모리셀(M11)이 챈널길이는 제조공정상 어느범위내에서 반드시 변동이 생긴다는 것을 알 수 있게 된다. 그러나, 메모리셀(M11)의 챈널길이가 규정치보다도 길게 될 때 메모리셀(M11)의 드레인전압의 드레인전류 의존성은 Lb곡선으로 되고, 또 챈널길이가 규정치보다도 짧게 될 때에는 Lc곡선으로 된다. 이와 같이 챈널길이가 길게 될 때의 데이터프로그래밍시 동작점은 Lb곡선과 Ld직선이 교차하는 PB점이 되고, 그에 따라 이 경우에는 사태영역에서 데이터프로그래밍이 곤란하게 되어 프로그래밍 마진이 저하된다.

한편, 챈널길이가 짧게 될 때의 데이터프로그래밍시 동작점은 Lc곡선과 Ld직선이 교차하는 PC점이 되는 바, 이 경우에는 충분한 사태영역에서 프로그램을 할 수 있겠지만 드레인전류가 대폭적으로 증가하게 되고, 그에 따라 메모리셀의 챈널길이에 변동이 생길 때에도 안정된 프로그래밍이 이루어질 뿐만 아니라 드레인전류의 값이 거의 일정하게 되도록 하기 위해서는, 데이터프로그래밍시 동작점을 거의 동일하게 할 필요가 있기 때문에 예컨대 Le직선과 같은 부하특성의 경사를 작게한다면 좋은 것으로 된다. 그 때문에 MOS트랜지스터(134)(C1∼Cn)의 각 게이트에는 외부프로그램전압(VP) 보다도 승압되어진 높은 전압을 인가해서, 각 트랜지스터에서 임계전압에 따른 전압강하를 발생시키지 않도록 하는 것이 일반적으로 되어 있다.

그런데, 종래 EPROM은 N챈널 MOS공정을 이용한 N챈널 단일구성의 것이 일반적이지만, 핸드헬드컴퓨터(laptop컴퓨터)로 대표되는 개인용 컴퓨터에서는 저소비전력화가 진행되면서 CMOS화가 행해지고 있다. 예컨대 제1도에 도시된 종래 EPROM에서 열디코더(132)와 행디코더(131) 및 데이터프로그래밍회로(135)로 이루어진 승압회로가 CMOS구성으로 형성된다.

이상과 같이 CMOS구성의 열디코더와 행디코더 및 데이터프로그래밍회로로서 승압회로를 갖춘 EPROM에서 승압된 전압의 이용에 의해 외부적으로 공급되는 고전압을 제어하게 되고, 이 고전압이 데이터프로그래밍동안에 이용되기 때문에 랫치엎현상이 쉽게 발생되는 경향이 있다. 이 랫치엎현상으로서는, 예컨대 P형 기판내에 형성되는 N챈널 MOS트랜지스터에 의한 기생 NPN트랜지스터와 N형 웰영역내에 형성되는 P챈널 MOS트랜지스터에 의한 기생 PNP트랜지스터로서 기생다이리스터가 형성되어, 상기 기생다이리스터가 고전압으로 트리거됨으로써 턴온되므로 전원단자 사이에 직류관통전류가 발생한다는 현상을 말한다. 이러한 랫치엎현상을 방지하기 위해서는 고전압으로 동작되는 회로에서 트랜지스터로서 고내압화구조 트랜지스터를 채용할 필요가 있게 된다. 따라서, 상기 고내압화구조 트랜지스터는 예컨대 P챈널인 경우 제3도의 단면도에 도시된 바와 같이 형성되는바, 즉 N웰영역(171) 내에는 P형 고농도영역으로 이루어진 소오스영역(172)과 드레인영역(173)이 형성되고, 이 소오스 및 드레인영역(172)(173) 사이의 챈널 (174)위에는 게이트전극(175)이 형성되며, 이 챈널(174)과 게이트전극(175) 사이에는 도시되지 않는 절연층이 배치되게 된다.

그래서 고내압화를 기하기 위해서는 드레인영역(173)과 챈널(174)이 접하는 측에 저농도 P형영역(176)이 형성되어져 있고, 이와 같은 구조는 소위 LDD구조로서 알려져 있다. 그런데 이 LDD 구조의 트랜지스터는 통상적인 구조(고내압화에 따른)에 비해 소자면적이 넓을 필요가 있다. 이어 P형 기판을 이용해서 P챈널 MOS트랜지스터를 구성하는 경우, 이 P챈널 MOS트랜지스터는 N웰영역내에 형성되는 트랜지스터이지만 그때 N웰영역은 그 소오스영역과 같은 전위로 설정해 줄 필요가 있게 된다. 그 때문에 고내압화되어진 P챈널 MOS트랜지스터의 N웰영역은 고내압화할 필요가 없는 P챈널 MOS트랜지스터의 N웰영역과는 독립해서 형성시키지 않으면 안된다. 또 누설전류의 발생을 극대로 억제시키기 위해서는 고전압이 인가되는 P챈널 MOS트랜지스터의 N웰영역을 다른 내부소자와는 충분한 거리를 떨어뜨리지 않으면 안된다.

이상과 같이 종래에는 랫치엎현상의 발생을 방지하기 위해서는 P챈널 및 N챈널 MOS트랜지스터에 고내압화구조를 채용함으로써 전체의 면적이 커지게 되어 칩크기가 대형화된다는 결점이 있었다.

이에 본 발명은 상기와 같은 사정을 감안해서 발명된 것으로, 랫치엎현상의 발생이 방지될 뿐만 아니라 칩크기가 대형화되는 것을 방지할 수 있도록 된 반도체 집적회로를 제공함에 그 목적이 있다.

이상과 같은 목적을 달성하기 위한 본 발명의 1실시예에 관한 반도체 집적회로는, 제1전압레벨의 전압으로 동작되어 그 출력접속점을 제1전압레벨의 전압 또는 기준전압으로 설정해 주는 CMOS회로와, 상기 제1전압레벨보다 높은 제2전압레벨의 전압을 신호출력접속점에 출력제어 해주는 출력회로 및 상기 CMOS회로의 출력접속점과 신호출력접속점 사이에 끼워져서 게이트에 제어신호가 인가되는 분리용 MOS트랜지스터를 구비해서, 상기 신호출력접속점에 제2전압레벨의 전압을 출력시키는 기간이 경과된 다음 상기 분리용 MOS트랜지스터의 도통저항이 높은 상태이므로 상기 CMOS회로의 출력접속점을 기준전압에 설정하고, 그후 제어신호에 의해 상기 분리용 MOS트랜지스터의 도통저항을 낮힐 수 있도록 된 것을 그 특징으로 한다.

이렇게 구성된 본 발명의 반도체 집적회로에 의하면, 분리용 MOS트랜지스터의 도통저항이 높은 상태이므로 상기 CMOS회로의 출력접속점을 기준전압에 설정함으로써, 신호출력접속점에 출력되고 있던 제2전압레벨의 전압이 분리용 MOS트랜지스터 및 CMOS회로내의 N챈널 MOS트랜지스터를 거쳐 방전된다. 그때 CMOS회로측에서는 분리용 MOS트랜지스터의 임계전압인 절대값 이상의 전압은 인가되지 않게 된다. 따라서 본 발명의 반도체 집적회로는 랫치엎현상을 방지할 수 있을 뿐만 아니라 칩크기도 작게 할 수 있게 된다.

또 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 관한 반도체 집적회로는, 제1 및 제2제어신호가 공급되도록 접속되는 제1 및 제2접속점과, 출력신호를 공급하기 위한 제3접속점, 고전압이 공급되도록 접속되는 제4접속점, 제1챈널형 및 제2챈널형 MOS트랜지스터로 구성되어 상기 제1접속점에 공급되는 제1제어신호가 입력되도록 접속되는 CMOS회로, 상기 CMOS회로의 출력접속점과 상기 제3접속점 사이에 끼워지고 게이트가 상기 제2접속점에 접속되는 제1챈널형 제1MOS트랜지스터, 상기 제4접속점에 인가되는 고전압보다도 더 큰 값의 전압을 발생시켜주는 제1 및 제2승압회로, 상기 제1승압회로의 출력접속점과 제5접속점 사이에 끼워지고 게이트가 상기 제3접속점에 접속되는 제1챈널형 결핍형 제2MOS트랜지스터, 상기 제5접속점과 제3접속점 사이에 끼워지고 게이트가 제2승압회로의 출력접속점에 접속되는 제1챈널형 성장형 제3MOS트랜지스터 및 상기 제4접속점과 제5접속점 사이에 끼워지고 게이트에다 상기 제4접속점에 인가되는 고전압 이상의 값인 전압이 인가되는 제1챈널형 성장형 제4MOS트랜지스터로 구성된 것을 그 특징으로 한다.

또 상기 목적을 달성하기 위한 본 발명의 또다른 실시예에 관한 반도체 집적회로는, 제1 및 제2제어신호가 공급되도록 접속되는 제1 및 제2접속점과, 출력신호를 공급하기 위한 제3접속점, 고전압에 공급되도록 접속되는 제4접속점, 제 1챈널형 및 제2챈널형 MOS트랜지스터로 구성되어 상기 제1접속점에 공급되는 제1제어신호가 입력되도록 접속되는 CMOS회로, 상기 CMOS회로의 출력접속점과 상기 제3접속점 사이에 끼워지고 게이트가 상기 제2접속점에 접속되는 제1챈널형 제1MOS트랜지스터, 상기 제4접속점에 인가되는 고전압보다도 더 큰 값의 전압을 발생시켜주는 승압회로, 상기 승압회로의 출력접속점과 제 5접속점사이에 끼워지고 게이트가 상기 제3접속점에 접속되는 제1챈널형 결핍형 제1MOS트랜지스터, 상기 제5접속점과 제3접속점 사이에 끼워지고 게이트가 제3접속점에 접속되는 제1챈널형 결핍형 제3MOS트랜지스터 및 상기 제4접속점과 제5접속점 사이에 끼워지고 게이트가 상기 제4접속점에 접속되는 제1챈널형 성장형 제4MOS트랜지스터로 구성된 것을 그 특징으로 한다.

이렇게 구성된 본 발명의 반도체 집적회로에서는 제3접속점으로부터 고전압을 출력하게 될 때 제1 및 제2승압회로로부터 고전압이 발생되고, 그래서 제3접속점이 제1MOS트랜지스터를 거쳐 CMOS회로의 출력신호에 의해 고전압레벨로 된다면 순차적으로 제4 및 제3MOS트랜지스터를 거쳐 제 4접속점에 인가되는 고전압이 제3접속점으로 출력된다. 이어 순차적으로 제2 및 제3MOS트랜지스터를 거쳐 제1승압회로의 출력전압이 제3접속점으로 출력되고, 제 3접속점이 제1MOS트랜지스터를 거쳐 CMOS회로의 출력에 의해 저레벨로 될 때에는 제2MOS트랜지스터는 차단상태로 되도록 제4접속점에 인가되는 고전압에 의해 제5접속점의 전압이 설정된다.

또 제3접속점으로부터 고전압이 출력되지 않을때에는 제1 및 제2승압회로로부터 고전압이 출력되지 않으므로 제3MOS트랜지스터는 차단상태로 된다. 그때 제3접속점이 제1MOS트랜지스터를 거쳐 CMOS회로의 출력에 의해 고레벨 또는 저레벨로 설정되게 된다. 따라서 본 발명의 반도체 집적회로에 의하면, 랫치엎현상을 유효하게 방지할 뿐만 아니라 칩크기도 작게 할 수 있도록 고전압동작회로를 단일챈널 MOS트랜지스터로 구성하게 된다.

이하 본 발명의 실시예를 예시도면을 참조해서 상세하게 설명한다.

제4도는 본 발명의 제1도에 도시된 EPROM으로 실시할 경우 열디코더(132; 제1도에 도시됨)의 1개 열선택선(COLi)에 관계된 구성을 나타낸 회로도로서, 예컨대 5V로 되는 통상적인 독출전압(VC)과 접속점(1) 사이에 2개의 성장형 P챈널 MOS트랜지스터(2)(3)의 전류통로가 접속되고, 상기 접속점(1)과 접지전위단자(VS) 사이에 2개의 성장형 P챈널 MOS트랜지스터(4)(5)의 전류통로가 접속되며, 이 성장형 P챈널 MOS트랜지스터(2∼5)가 2입력 CMOS낸드회로(6)를 구성하고 있게 된다. 이어 2입력 CMOS낸드회로(6)에 있는 성장형 P챈널 MOS트랜지스터(2)(4)의 각 게이트에는 열프리디코더(7)의 출력신호가 공급되도록 접속되고, 상기 성장형 P챈널 MOS트랜지스터(3)(5)의 각 게이트에는 열프리디코더(8)의 출력신호가 공급되도록 접속되며, 그에따라 상기 2입력 CMOS낸드회로(6)의 출력접속점(1)은 P챈널 MOS트랜지스터(9)와 N챈널형 MOS트랜지스터(10)로 형성되는 CMOS인버터(11)의 입력접속점에 접속된다. 상기 CMOS인버터(11)의 출력접속점(12)은 게이트로제어신호(S3)가 공급되도록 접속되는 결핍형 N챈널 MOS트랜지스터(13)의 전류통로일단이 접속되고, 이 결핍형 N챈널 MOS트랜지스터(13)의 전류통로 타단에는 대응된 열선택선(COLi)이 접속되게 된다. 여기서 제어신호(S3)는 기본적으로 데이터의 프로그램모우드시 접지전압("0"레벨)으로 되면서 데이터의 독출모우드시 독출전압("1"레벨)으로 되는 신호인 것이다.

이어 출력회로(14)는 상기 열선택선(COLi)으로 고전압을 출력해 주는 것으로, 예컨대 접속점(15)에는 상기 외부프로그램전압(VP) 보다도 성장형 N챈널 MOS트랜지스터의 임계전압만큼 낮은 전압(HV1)이, 접속점(16)에는 상기 외부 프로그램전압(VP) 보다도 성장형 N챈널 MOS트랜지스터 1개분의 임계전압만큼 높은 전압(HV2)이 각각 인가되고, 또 접속점(17)에는 상기 외부프로그램(VP) 보다도 성장형 N챈널 MOS트랜지스터 2개분의 임계전압만큼 높은 전압(HV3)이 인가된다. 여기서 고전압(HV2)(HV3)은 각각 뒤에서 설명되는 승압회로로 부터 출력된다. 그리고, 상기 접속점(16)과 접속점(18) 사이에는 결핍형 N챈널 MOS트랜지스터(19)가 끼워지게 되고, 이 결핍형 N챈널 MOS트랜지스터(19)의 게이트가 열선택선(COLi)에 접속된다. 이어 상기 접속점(18)과 열선택선(COLi) 사이에는 성장형 N챈널 MOS트랜지스터(20)와 결핍형 N챈널 MOS트랜지스터(21)가 끼워져 있고, 상기 성장형 N챈널 MOS트랜지스터(20)의 게이트에는 상기 고전압(HV3)의 접속점(17)이 접속되면서 상기 결핍형 N챈널 MOS트랜지스터(21)의 게이트에는 상기 열선택선(COLi)이 접속되어 있다. 또 상기 접속점(18)(15)사이에는 성장형N챈널 MOS트랜지스터(22)가 끼워져 있으면서 상기 성장형 N챈널 MOS트랜지스터(22)의 게이트에는 접속점(15)이 접속되어 있다.

제5도는 제4도에 도시된 회로부에서 열프리디코더(7)의 구성을 상세하게 나타낸 회로도로서, 즉 접속점(31)과 독출전압단자(VC) 사이에는 병렬로 3개의 성장형 P챈널 MOS트랜지스터(32∼34)가 끼워져 있고, 접속점(31)과 접지전압단자(VS) 사이에는 직렬로 3개의 성장형 N챈널 MOS트랜지스터(35∼37)가 끼워져 있다. 이들 성장형 P챈널 및 N챈널 MOS트랜지스터(32∼37)는 3입력 CMOS낸드회로(38)를 구성하고 있는바, 상기 성장형 P챈널 및 N챈널 MOS트랜지스터(32)(35)의 게이트에는 제어신호(S2)가 공급되도록 접속되고, 상기 성장형 P챈널 및 N챈널 MOS트랜지스터(33)(36)의 게이트에는 어드레신호(A1)가 공급되도록 접속되며, 상기 성장형 P챈널 및 N챈널 MOS트랜지스터(34)(37)에는 어드레스신호(A2)가 공급되도록 접속된다. 따라서, 3입력 CMOS낸드회로(38)의 출력은 독출 및 접지전압단자(VC)(VS) 사이에 끼워지는 성장형 P챈널 및 N챈널 MOS트랜지스터로 이루어지는 CMOS인버터(39)로 인가된다. 그래서 이 CMOS인버터(39)의 출력이 열프리디코더(7)의 출력으로서 제4도에 도시된 성장형 P챈널 MOS트랜지스터(2)(4)의 게이트에 각각 공급된다. 이와 더불어 다른 열프리디코더(8)의 구성도 제5도에 도시된 상기 열프리디코더(7)의 구성과 마찬가지이므로, 제5도인 경우와는 2비트의 어드레스입력이 다를 뿐이다.

이어 이상과 같이 구성된 회로의 동작을 설명한다. 먼저 제1도에 도시된 메모리셀(Mji; 여기서 j는 1∼m의 정수, i는 1∼m의 정수)로부터 데이터를 독출할 경우, 즉 독출모우드시에는 제6도에 도시된 타이밍챠트와 같이 제어신호(S2)(S3)가 동시에 "1"레벨(5V)로 되고, 그때 제4도에 도시된 접속점(15∼17)의 고전압(HV1∼HV3)이 모두 접지전압(VS)으로 설정된다. 여기서 제어신호(S2)가 "1"레벨로 됨으로써 제5도에 도시된 성장형 P챈널 MOS트랜지스터(32)가 차단상태로 되면서 성장형 N챈널 MOS트랜지스터(35)가 도통상태로 되어 3입력 CMOS낸드회로(38)는 실질적으로 2입력 낸드회로로 동작하게 된다. 그때 열프리디코더(7)(8)의 출력이 동시에 "1"레벨로 있다면 2입력 CMOS낸드회로(6)의 출력접속점(1)의 신호가 "0"레벨로 되어, CMOS인버터(11)의 출력접속점(12)의 신호는 5V의 "1"레벨로 된다. 그리고 결핍형 N챈널 MOS트랜지스터(13)의 게이트에는 5V의 신호(S3)가 인가되고 있기 때문에 이 결핍형 N챈널 MOS트랜지스터(13)는 토통되게 되므로, 이 결핍형 N챈널 MOS트랜지스터(13)를 거쳐 열선택선(COLi)도 5V의 "1"레벨로 된다. 한편, 열프리디코더(7)(8)의 한쪽출력이 적어도 "0"레벨일 때에는 2입력 CMOS낸드회로(6)의 출력접속점(1)신호가 "1"레벨로 된 다음 CMOS인버터(11)의 출력접속점(12)신호가 "0"레벨로 되므로 열선택선(COLi)도 OV의 "0"레벨로 된다.

이어 제1도에 도시된 메모리셀(Mji)로 데이터를 프로그램하는 경우, 즉 데이터프로그램모우드시에는 제6도에 도시된 타이밍챠트와 같이 제어신호(S2)가 "1"레벨로 되면서 제어신호(S3)가 "0"레벨로 되고, 그때 제4도에 도시된 접속점(15∼17)에는 각각 소정의 고전압이 인가된다. 지금 열프리디코더(7)(8)의 출력이 동시에 "1"레벨로 된다면, 2입력 CMOS낸드회로(6)의 출력접속점(1)신호가 "0"레벨로 되므로 CMOS인버터(11)의 출력접속점(12)신호가 독출전압(VC)의 5V로 된다. 그때 결핍형 N챈널 MOS트랜지스터(13)의 게이트에는 OV의 신호(S3)가 인가되고 있기 때문에, 이 결핍형 N챈널 MOS트랜지스터(13)를 거쳐 열선택선(COLi)에는 결핍형 N챈널 MOS트랜지스터의 임계전압인 절대치분의 전압이 예컨대 2.5V∼3V 정도의 전압으로 출력하게 된다. 그 때문에 게이트가 열선택선(COLi)에 접속되어 있는 결핍형 N챈널 MOS트랜지스터(19)(21)가 도통상태로 되고, 그때 접속점(15)에는 고전압(HV1)이, 접속점(17)에는 고전압(HV3)이 각각 인가되고 있으므로 성장형 N챈널 MOS트랜지스터(20)(22)가 동시에 도통상태로 된다. 따라서, 열선택선(COLi)에는 상기 N챈널 MOS트랜지스터(22)(20)(21)를 순차적으로 거쳐 고전압(HV1)이 출력되고 있어 그 전압은 거의 HV1전압까지 상승하게 된다.

이어 접속점(16)에는 고전압(HV2)이 인가되고 있으면서 성장형 N챈널 MOS트랜지스터(20)의 게이트에는 고전압(HV2) 보다도 성장형 N챈널 MOS트랜지스터 1개분의 임계전압만큼 큰 전압(HV3)이 인가되고 있기 때문에, 열선택선(COLi)에는 상기 N챈널 MOS트랜지스터(19)(20)(21)를 순차적으로 거쳐 고전압(HV2)이 출력되게 된다. 그때 결핍형 N챈널 MOS트랜지스터(13)의 일단에는 CMOS인버터(11)의 출력접속점(12)의 5V인 독출전압(VC)이 인가되고 있으므로, 이 결핍형 N챈널 MOS트랜지스터(13)는 차단상태로 된다. 따라서, 열선택선(COLi)으로 출력되어진 고전압(HV2)이 저전압회로부의 CMOS인버터(11)를 구성하는 트랜지스터에 인가될 가능성이 없게 된다.

그래서 상기 열선택선(COLi)으로 고전압(HV2)이 출력됨으로써 이 열선택선(COLi)에 접속되는 제1도에 도시된 열선택트랜지스터(C1)가 도통되고, 그때 그 게이트전압(HV2)은 고전압(VP) 보다도 성장형 MOS트랜지스터 1개분의 임계전압만큼 큰 값의 전압으로 되어 있기 때문에 고전압(VP)이 대응하는 열선(BLi)으로 출력되게 된다.

한편, 데이터프로그램시 열프리디코더(7)(8)중 적어도 어떤 한쪽 신호가 "0"레벨로 되어 있다면, 2입력 CMOS낸드회로(6)의 출력접속점(1) 신호는 "1"레벨로 되므로 CMOS인버터(11)의 출력접속점(12)은 "0"레벨로 되고, 그에 따라 열선택선(COLi)은 결핍형 N챈널 MOS트랜지스터(13)를 거쳐 OV로 설정된다. 그때 고전압(HV1)이 접속점(15)으로부터 상기 MOS트랜지스터 (22)(20)(21)(13) 및 CMOS인버터(11)의 N채널 MOS트랜지스터(10)를 순차적으로 거쳐 흐르게 되고, 또 접속점(18)의 전압이 결핍형 N챈널 MOS트랜지스터(19)의 임계전압의 절대값 이상으로 되도록 상기 MOS트랜지스터(22)(20)(21)(13)(10) 각각의 소자 칫수가 설정되어 있지 않게 된다면, 상기 결핍형 N챈널 MOS트랜지스터(19)가 차단상태로 되어 승압되어진 고전압(VH2)으로부터 전류손실을 발생되지 않게 된다. 여기서 성장형 N챈널 MOS트랜지스터(20)의 도통저항값을 높게 설정함으로써 결핍형 N챈널 MOS트랜지스터(21)를 생략할 수 있게 된다.

그런데, EPROM에서는 데이터의 프로그램이 행해진 다음에 프로그램된 데이터가 정확한지를 판정하기 때문에 데이터가 프로그램 직후에 프로그램된 데이터의 독출동작을 행하게 되는데, 이는 통상적으로 베리파이(Verify)모우드라 칭하게 된다. 따라서, 베리파이모우드일 때에는 제6도에 도시된 바와 같이 모우드시작의 어느 기간 동안에 제어신호 (S2)가 "0"레벨로 되고 그 다음에는 통상적인 독출모우드와 마찬가지로 "1"레벨로 된다. 또 제어신호(S3)는 상기 제어신호(S2)가 "0"레벨로 되어 있으므로 1레벨로 된 다음에도 1레벨로 된다.

상기 베리파이모우드일때에는 통상적인 독출모우드일 때와 마찬가지로 CMOS인버터(11)의 출력에 따라 열선택선(COLi)에 5V의 독출전압(VC) 또는 OV의 접지전압(VS)을 출력할 필요가 있게 된다. 그때 프로그램모우드가 종료되는 싯점으로부터 제어신호(S3)를 "1"레벨로 설정한다면 결핍형 N챈널 MOS트랜지스터(13)가 도통되므로, 프로그램모우드시에 열선택선(COLi)에 인가되고 있던 고전압(HV2)이 저전압계회로부인 CMOS인버터(11)로 인가된다. 또 CMOS인버터(11)내의 P챈널 MOS트랜지스터(9)가 도통되어 있다면, 고전압(HV2)이 P챈널 MOS트랜지스터(9)의 드레인영역인 P⁺확산영역에 인가되고, 그로 부터 P⁺확산영역의 전위가 N웰전위보다도 높게되어 순방향전류가 흐르게 되므로 랫치엎현상의 원인으로 된다.

상기 실시예의 회로에서는 이 베리파이모우드가 시작될 때에 제어신호(S3)는 "0"레벨대로 되어 있기 때문에, 결핍형 N챈널 MOS트랜지스터(13)가 차단상태로 유지되어 출력접속점(12)의 전압은 결핍형 N챈널 MOS트랜지스터의 임계전압의 절대값 이상으로 상승되지 않게 된다. 또 베리파이모우드가 시작될 때에는 제어신호(S2)가 소정기간동안 "0"레벨로 설정되어 있기 때문에, 제5도에 도시된 열프리디코더에서 성장형 P챈널 MOS트랜지스터(32)가 도통되어 3입력 CMOS넨드회로(38)의 출력접속점(31)신호는 어드레스신호(A1)(A2)와 무관하게 "1"레벨로 된다. 그에 따라 CMOS인버터(39)의 출력이 "0"레벨로 되어 제4도에 도시된 2입력 CMOS인버터 (6)의 출력접속점(1)신호가 "1"레벨로 된다. 즉 제어신호(S2)가 "0"레벨로 되어 있는 기간에는 어드레스신호(A1)(A2)에 관계치 않고 CMOS인버터(11)의 N챈널 MOS트랜지스터(1)가 도통되고, 그에 따라 데이터의 프로그램모우드시 열선택선(COLi)으로 인가되고 있던 고전압(HV2)이 순차적으로 결핍형 N챈널 MOS트랜지스터(13) 및 N챈널 MOS트랜지스터(10)를 거쳐 방전되게 된다. 그 때문에 데이터의 프로그램모우드시 열선택선(COLi)으로 인가되고 있던 고전압(HV2)에 따른 저전압계회로의 랫치엎현상이 방지되게 된다. 또 고전압(HV3)은 제어신호(S2)가 "0"레벨로 되기 전에 "0"레벨로 된다. 따라서 고전압(HV2)이 방전된 다음 제어신호(S2)가 "1"레벨로 됨으로써 어드레스신호(A1)(A2)에 따른 열프리디코더의 동작이 가능하게 되고, 그로부터 제어신호(S3)가 1레벨로 됨으로써 결핍형 N챈널 MOS트랜지스터(13)가 도통상태로 된다.

상기 제4도에 나타낸 회로부는 상기 제1도에 나타낸 회로 중 열선택선의 갯수에 대응한 n개만큼 설치되어져 있다. 그래서 제1도에 나타낸 EPROM이 복수비트의 구성으로 되어 있는 경우에는 그 비트수배만큼 제4도의 회로가 설치되어져 있는바, 이와 같은 경우에 접속점(15∼17)에 인가되는 고전압은 전체의 회로에서 공용할 수 있게 된다.

그런데, 제4도에 나타낸 회로부에서는 고전압이 인가되는 고전압계회로의 MOS트랜지스터(13)(19)(20∼22)는 모두 N챈널 MOS트랜지스터이고, 이들 MOS트랜지스터의 구조는 모두 예컨대 앞에서 설명한 바와 같이 제3도에 나타난 LDD구조 등의 고내압화구조가 채용되고 있다.

따라서, 고전압계회로에서는 P챈널 MOS트랜지스터가 불필요하게 되므로 종래로 부터 문제로 되고 있던 랫치엎현상이 발생되지 않게 된다. 그러나 고내압화구조의 P챈널 MOS트랜지스터가 불필요하기 때문에 고전압이 인가되는 N웰영역은 존재하지 않게 됨으로써 전체면적의 축소화를 꾀할 수 있게 된다. 또 데이터의 독출모우드에는 종래 CMOS구성에 따른 경우와 마찬가지로 직류적인 소비전류는 실질적으로 0으로 할 수 있다. 즉 상기 실시예에서는 고전압계회로를 N챈널 MOS트랜지스터만으로 구성해도, 데이터의 프로그램모우드시에는 고전압을 선택적으로 출력해서 메모리셀에서 프로그래밍특성의 개선을 꾀하게되고, 데이터의 독출모우드시에도 CMOS구성인 경우와 마찬가지로 소비전류를 0으로 할수 있게 된다. 또 베리파이모우드일 때 고전압에 따른 랫치엎 현상도 방지할 수 있게 된다.

제7도는 데이터의 프로그램모우드시에 "0"레벨로 그 이외의 기간에 "1"레벨로 되는 제어신호(S1)에 입각해서 상기 제어신호(S2)를 발생시켜주는 신호발생회로의 구성을 나타낸 회로도로서, 즉 제어신호(S1)는 P챈널 및 N챈널 MOS트랜지스터로 구성되는 CMOS인버터(41)에 입력되고, 이 CMOS인버터(41)의 출력신호는 지연회로(42)에 입력되며, 그에 따라 이 지연회로(42)의 출력신호 및 제어신호(S1)는 각각 2개의 P챈널 및 N챈널 MOS트랜지스터로 구성되는 CMOS낸드회로(43)로 입력되어, 상기 제어신호(S2)가 이CMOS낸드회로(43)의 출력신호로서 얻어지게 된다.

제8도는 상기 승압되어진 고전압(HV2)(HV3)을 출력하는 승압회로의 구성을 상세하게 나타낸 회로도로서, 즉 이 승압회로는 성장형/결핍형 인버터(47)와 지연회로 및 성장형 MOS트랜지스터(50)로 이루어진 링발진회로(51)가 구성되어져 있는바, 이 링발진회로(51)는 결핍형 MOS트랜지스터(45) 각각을 부하트랜지스터로, 성장형 MOS트랜지스터(46) 각각을 구동트랜지스터로 구성하는 성장형/결핍형 인버터(47)를 복수개직렬로 설치하고, 각 인버터상호 사이에는 결핍형 MOS트랜지스터(48) 및 콘덴서(49)로 이루어진 지연회로를 설치하며, 또 종단 인버터출력을 초단인버터에 궤환시켜주면서 전체의 인버터(47)와 접지전압단자(VS) 사이에는 상기 제어신호(S1)의 반전신호(

)가 게이트에 인가되는 상장형 MOS트랜지스터(50)를 설치한 것이다. 따라서, 이 링발진회로(51)에서는 제어신호(

)가 "1"레벨로 된다면 성장형 MOS트랜지스터(50)가 도통되어 각 인버터(47)의 동작이 가능한 상태로 되고, 그로부터 종단의 인버터(47)로부터는 소정기간동안 펄스신호(OSC)가 출력되게 된다.

또 이 승압회로에는 소의 전하펌핑(charge-pumping)방식에 따른 승압부(52)가 설치되어져 있다. 먼저 데이터의 프로그램모우드시 상기 링발진회로(51)로부터 펄스신호(OSC)가 출력된다면, 콘덴서(53)를 거쳐 접속점(54)의 전압이 펄스신호(OSC)의 변화에 따라 순차적으로 상승하게 되고, 이 접속점(54)의 전압은 정류용 성장형 MOS트랜지스터(55)의 전류통로를 거쳐 고전압(HV3)의 출력접속점(17)으로 출력되게 된다. 이어 상기 출력접속점(17)의 전압은 정류용 성장형 MOS트랜지스터(56)의 전류통로를 거쳐 고전압(HV2)의 출력접속점(16)으로 출력되고, 또 제어신호(S1)가 "1"레벨로 될 때에는 순차적으로 결핍형 MOS트랜지스터(57) 및 성장형 MOS트랜지스터(58)의 전류통로를 거쳐 잡속점(17)이 접지전압(VS)으로 설정되며, 이와 마찬가지로 순차적으로 결핍형 MOS트랜지스터(59)와 성장형 MOS트랜지스터(60)의 전류통로를 거쳐 접속점(16)이 접지전압(VS)으로 설정된다. 또 이 승압회로를 구성하는 MOS트랜지스터는 N챈널 MOS트랜지스터로 이루어진 것이다. 그리고 상기 고전압(HV1)은 전류통로 일단에 외부프로그램전압(VP)이 인가되면서 상기 승압부(52)에서 획득된 전압이 게이트에 인가되도록 접속되는 MOS트랜지스터를 거쳐 출력제어하게 된다. 그런데 EPROM에서는 열디코더뿐만 아니라 행디코더나 데이터프로그래밍회로도 고전압을 출력하게 된다.

제9도는 본 발명의 제2실시예에 관한 반도체 집적회로의 구성을 나타낸 회로도로서, 이 실시예 회로는 본 발명에 따른 제1도에 도시된 EPROM의 행디코더(131)를 나타낸 것인바, 즉 이 회로에서 접속점(71)과 접지전압단자(VS) 사이에는 예컨대 3개의 성장형 N챈널 MOS트랜지스터(72∼74)가 직렬로 끼워져 있고, 이 성장형 N챈널 MOS트랜지스터(72∼74)의 게이트에는 뒤에서 설명할 행디코더의 출력이 인가되도록 접속되어져 있다. 이어 상기 접속점(71)에는 행선(WL)의 갯수에 대응되는 m개 성장형 N챈널 MOS트랜지스터(75-1∼75-m) 각각의 전류통로 일단이 접속되어 있다. 따라서, 상기 성장형 N챈널 MOS트랜지스터(75-1∼75-m)는 도시되지 않는 어드레스신호에 준해 1개만이 도통제어된다. 그리고 상기 성장형 N챈널 MOS트랜지스터(75-1∼75-m)의 전류통로타단과 독출전전압단자(VC) 사이에는 부하트랜지스터로서 P챈널 MOS트랜지스터(76-1∼76-m)가 끼워져 있고, 또 성장형 N챈널 MOS트랜지스터(75-1∼75-m)의 전류통로타단에는 P챈널 및 N챈널 MOS트랜지스터로 구성되는 CMOS인버터(77-1∼77-m)의 입력접속점이 접속되어져 있다. 이어 상기 CMOS인버터(77-1∼77-m)의 출력접속점(78-1∼78-m)에는 결핍형 N챈널 MOS트랜지스터(79-1∼79-m)의 전류통로일단이 접속되어 있고, 이 결핍형 N챈널 MOS트랜지스터(79-m)의 게이트에는 상기 제어신호(S3)가 인가되고 있어 상기 결핍형 N챈널 MOS트랜지스터(79-1∼79-m)의 전류통로타단은 대응되는 행선(WL1∼WLm)이 접속되어져 있다. 그러면 상기 행선(WL1∼WLm)에는 고전압(VP)을 출력제어하는 출력회로(80-1∼80-m)가 각각 설치되어 있는바, 이 출력회로(80-1∼80-m)는 고전압(VP)이 인가되는 접속점(81)과 행선(WL1∼WLm) 사이에 직렬로 끼워지는 성장형 N챈널 MOS트랜지스터(82)와 결핍형 N챈널 MOS트랜지스터(83)로 구성되어져 있고, 이 성장형 N챈널 MOS트랜지스터(82)의 게이트에는 고전압(VP) 보다도 승압된 전압이 인가되도록 접속되어 있으며, 또 결핍형 N챈널 MOS트랜지스터(83)의 게이트에는 대응되는 행선(WL1∼WLm)이 접속되어 있다.

제10도는 제9도에 도시된 성장형 N챈널 MOS트랜지스터(72∼74)의 게이트제어신호를 출력하는 1개 행프리디코더의 구성을 구체적으로 나타낸 회로도로서, 이 행프리디코더는 예컨대 어드레스입력이 2비트인 경우로서 독출전압단자(VC)와 접속점(85) 사이에는 3개 성장형 P챈널 MOS트랜지스터(86∼88)가 병렬로 끼워져 있고, 상기 접속점(85)가 접지전압단자 사이에는 3개의 성장형 N챈널 MOS트랜지스터(89∼91)가 직렬로 끼워져 있으며, 이들 성장형 P챈널 및 N챈널 MOS트랜지스터(86∼91)에 의해 어드레스신호(A11)(A12) 및 상기 제어신호(S2)를 입력하는 3입력 CMOS낸드회로(92)가 구성되어져 있다. 이어 3입력 CMOS낸드회로(92)의 출력은 P챈널 및 N챈널 MOS트랜지스터로 구성되는 CMOS인버터(93)로 입력되므로, 이 CMOS인버터(93)의 출력이 상기 1개 행프리디코더의 출력으로서 제9도에 도시된 N챈널 MOS트랜지스터(72∼74)의 게이트중 예컨대 MOS트랜지스터(72)의 게이트로 인가되게 된다.

이 실시예회로에서는 데이터의 프로그램모우드시 출력회로(80j)를 거쳐 고전압(VP)이 출력되어진 행선(WLj; j=1∼m)에 대해, 그후의 베리파이모우드시 시작의 소정기간 동안에는 제어신호(S3)가 "0"레벨로 됨으로써 결핍형 N챈널 트랜지스터(79i)가 차단상태로 된다. 그래서 이 결핍형 N챈널 트랜지스터(79j)가 차단상태로 되어 있는 기간 동안에 제10도에 도시된 행프리디코더로부터의 출력이 제어신호(S2)의 발생기간 동안에 강제적으로 "0"레벨로 되어 접속점(71)은 "0"레벨로 될수 있게 된다. 그 때문에 프로그램모우드시 선택되어진 행선(WLj)에 접속되어 있는 P챈널 MOS트랜지스터(76j)에 의해 CMOS인버터(77j)의 입력 접속점이 "1"레벨로 설정되고, 그에 따라 그 CMOS인버터(77j)내의 N챈널 MOS트랜지스터가 도통상태로 된다. 그 결과 그 행선(WLj)으로 출력되고 있던 고전압이 제4도에 도시된 실시예 회로인 경우와 마찬가지로 차단상태의 결핍형 N챈널 MOS트랜지스터(79j) 및 CMOS인버터(77j)내의 N챈널 MOS트랜지스터를 거쳐 방전되게 된다.

제11도는 본 발명의 제3실시예에 관한 반도체 집적회로의 구성을 나타낸 회로도로서, 즉 이 실시예회로는 본 발명에 따른 제1도에 도시된 EPROM의 데이터프로그래밍회로(135)를 나타낸 것인바, 먼저 독출전압단자(VC)와 접지전압단자(VS)사이에는 2개의 성장형 P챈널 MOS트랜지스터(101)(102)와 성장형 N챈널 MOS트랜지스터(103)가 직렬로 접속되어 있고, 또 성장형 P챈널 및 N챈널 MOS트랜지스터(102)(103)의 접속점(104)과 접지전압단자(VS) 사이에는 성장형 N챈널 MOS트랜지스터(105)가 접속되어 있으며, 그에 따라 상기 성장형 P챈널 및 N챈널 MOS트랜지스터(101∼103)(105)로서 CMOS노아회로(106)가 구성되어져 있다.

그래서 성장형 P챈널 및 N챈널 MOS트랜지스터(102)(103)의 게이트에는 데이터(DIN)가 인가되면서 성장형 P챈널 및 N챈널 MOS트랜지스터(102)(105)의 게이트에는 제어신호(S1)가 인가된다. 상기 접속점(104)에는 성장형 P챈널 MOS트랜지스터(107∼110) 각각 및 성장형 N챈널 MOS트랜지스터(111∼114) 각각으로 구성되는 CMOS인버터(115∼118)가 다단으로 접속되어 있고, 최종단의 CMOS인버터(118)의 출력 접속점(119)는 데이트에 제어신호(S3)가 인가되는 결핍형 N챈널 MOS트랜지스터(120)의 전류통로일단에 접속되어져 있다. 이 결핍형 N챈널 MOS트랜지스터(120)의 전류통로타단에는 프로그래밍데이터(DIN)의 출력접속점(121)이 접속되어 있고, 이어 상기 출력접속점(121)에는 제4도에 도시된 회로부에서의 출력회로(14)로부터 성장형 N챈널 MOS트랜지스터(20)가 생략되어진 출력회로(14')가 접속되어져 있다.

이 실시예회로의 데이터 프로그래밍회로에서는 데이터독출모우드일 때 프로그래밍데이터(DIN)가 보통 접지전압(VS)으로 되어 독출전압(VC)으로 되지 않게 된다. 그 때문에 접속점(16)으로 전류가 흘러들어갈 가능성이 없게 되므로 그 전류경로를 차단하기 위한 성장형 N채널 MOS트랜지스터(20)가 불필요하게 된다.

제12도 및 제13도는 각각 제4도에 도시된 실시예회로의 변형예를 나타낸 회로도로서, 본 발명의 제1실시예에서는 페리파이모우드시 CMOS인버터(11)내의 N챈널 MOS트랜지스터(10)를 어드레스신호와는 관계 없이 소정기간만큼 도통상태로 하기 때문에, 제어신호(S2)로 제어되는 MOS트랜지스터를 열프리디코더에 설치되어 있다. 그에 대해 제12도에 도시된 변형회로에서는 제어회로(S2)에 의해 제어되는 N챈널 MOS트랜지스터(23)가 상기 성장형 P챈널 MOS트랜지스터(15)와 접지전압단자(VS)사이에 끼워지면서, 제어신호(S2)에 의해 제어되는 P챈널 MOS트랜지스터(24)가 독출전압단자(VC)와 상기 접속점(1) 사이에 끼워지도록 된 것이다.

또 제13도에 도시된 변형회로에서는 제어신호(S2)로 제어되는 P챈널 MOS트랜지스터(25)가 독출전압단자(VC)와 P챈널 MOS트랜지스터(9)사이에 끼워지면서, 제어신호(S2)로 제어되는 N챈널 MOS트랜지스터(26)가 상기 CMOS인버터(11)의 출력접속점(12)와 접지잔압단자(VS)사이에 끼워지도록 된 것이다.

따라서, 본 발명은 상기 실시예에 한정되는 것이 아니고 기술요지가 변경되지 않는 범위내에 여러종류로 변경시킬 수 있는바, 예컨대 제4도에 도시된 실시예회로에서 결핍형 N챈널 MOS트랜지스터(13)로서 결핍형 MOS트랜지스터를 사용하는 경우에 대해 설명했지만, 이는 제어신호(S3)로서 독출전압(VC) 보다 승압 되어진 신호를 인가시킬 수 있는 경우에는 성장형 MOS트랜지스터로 사용할 수 있게 된다.

제14도는 본 발명을 제1도에 도시된 EPROM으로 실시할 경우 열디코더(132 : 제1도에 도시됨)의 1개열선택선(COLi)에 관계된 구성을 나타낸 본 발명의 제4실시예에 관한 반도체 집적회로도로서, 예컨대 5V로 되는 통상적인 독출전압단자(VC)와 OV로 되는 접지전압단자(VS) 사이에 끼워지는 각각 성장형 P챈널 및 N챈널 MOS트랜지스터(211)(212)로 이루어지는 CMOS인버터(213)의 입력접속점(214)에는 열선택신호(IN)가 공급되고, 상기 CMOS인버터(213)의 출력접속점(215)에는 게이트에 제어신호(W/R)가 공급되는 결핍형 N챈널 MOS트랜지스터(216)의 전류통로 일단이 접속되면서 이 결핍형 N챈널 MOS트랜지스터(216)의 전류통로타단에는 대응하는 열선택선(COLi)이 접속되게 된다. 여기서 제어신호(W/R)는 기본적으로 데이터의 프로그램모우드시 접지전압("0"레벨)으로 되면서 데이터의 독출모우드시 독출전압("1"레벨)으로 되는 신호인 것이다.

그리고, 승압회로(217)(218)는 각각 외부프로그램전압(VP)을 승압시켜 상기 외부 프로그램전압(VP) 보다도 높은 전압(VH1)(VH2)을 출력하는 것으로, 한쪽 승압회로(217)의 고전압(VH1)인 출력접속점(219)과 접속점(220) 사이에는 결핍형 N 챈널 MOS트랜지스터(221)가 끼워져 있고, 이 결핍형 N 챈널 MOS트랜지스터(221)의 게이트에는 열선택선(COLi)이 접속되어져 있다. 이어 접속점(220)과 열 선택선(COLi)사이에는 성장형 N챈널 MOS트랜지스터(222)와 결핍형 N챈널 MOS트랜지스터(223)가 직렬로 끼워져 있고, 이 성장형 N 챈널 MOS트랜지스터(222)의 게이트에는 다른 승압회로(218)의 고전압(VH2)인 출력접속접(224)이 접속되어 있으면서 결핍형 N 챈널 MOS트랜지스터(223)의 게이트에는 상기 열선택선(COLi)이 접속되어져 있다.

또 외부프로그램전압(VP)이 인가되는 접속점(225)과 상기 접속상태로 되면서 성장형 N 챈널 MOS트랜지스터(212)가 차단상태로 되므로 출력접속점(215)의 신호는 독출전압(VC)인 5V로 된다. 그때 결핍형 N 챈널 MOS트랜지스터(216)의 게이트에는 OV의 제어신호(W/R)가 인가되고 있기 때문에, 이 결핍형 N 챈널 MOS트랜지스터(216)를 거쳐 열 선택선(COLi)에는 결핍형 MOS트랜지스터의 임계전압의 절대치분전압인 예컨대 2.5V∼3V정도의 전압이 출력된다. 그 때문에 게이트가 열선택선(COLi)에 접속되어 있는 결핍형 N 챈널 MOS트랜지스터(223)(221)가 도통상태로 되고, 그때 승압회로(218)로부터 고전압(VH2)이 출력되고 있으므로 이 출력접속점(224)에는 게이트가 접속되어 있는 성장형 N 챈널 MOS트랜지스터(222)(226)가 도통상태로 된다. 따라서, 열 선택선(COLi)에는 순차적으로 성장형 N 챈널 MOS트랜지스터(226)(227)(222) 및 결핍형 N 챈널 MOS트랜지스터(223)를 거쳐 고전압(VP)이 출력되게 되어 그 전압은 금속적으로 고의 고전압(VP)까지 상승하게 된다. 이어 승압회로(217)으로부터의 고전압(VH1)이 출력되고 있어 성장형 N 챈널 MOS트랜지스터(22)의 게이트에는 고전압(VH1)보다도 상기 성장형 N 챈널 MOS트랜지스터(222)의 임계전압분만큼 큰 전압(VH2)이 인가되고 있으므로, 상기 성장형 N 챈널 MOS트랜지스터(222)에 따른 전압강하가 수반되지 않고 열 선택선(COLi)에는 순차적으로 상기 N 챈널 MOS트랜지스터(220)사이에는 순차적으로 성장형 N 챈널 MOS트랜지스터(226)(227)가 직렬로 끼워져 있고, 이 성장형 N 챈널 MOS트랜지스터(226)의 게이트에는 상기 승압회로(218)의 출력접속점(224)이 접속되면서 성장형 N 챈널 MOS트랜지스터(227)의 게이트에는 그 드레인이 접속되어져 있다.

예컨대 독출전압(VC)는 5V, 접지전압(VS)은 OV, 고전압(VP)은 12.5V로 각각 설정되어 있고, 승압되어진 고전압(VH1)은 예컨대 고전압(VP) 보다도 N 챈널 MOS트랜지스터의 임계전압(VthE)의 2개분만큼 큰 값의 전압(VP+2VthE)으로 설정되어 있으며, 고전압(VH2)는 예컨대 고전압(VP)보다도 N 챈널 MOS트랜지스터의 임계전압(VthE)의 3개분만큼 큰 값의 전압(VP+3VthE)으로 설정되어져 있다. 따라서, N 챈널 MOS트랜지스터의 임계전압(VthE)이 2V라면 VH1은 16.5V로 설정되면서 VH2는 18.5V로 설정되게 된다.

이어 이상과 같이 구성된 회로의 동작을 설명한다. 먼저 제1도에 도시된 메모리셀(Mji; 여기서 j=1∼m, i=1∼n)에서 데이터를 프로그램할 경우에는 제어신호(W/R)가 "0"레벨(OV)로 설정되고, 그때 열선택신호(IN)가 "0"레벨로 되었다면 CMOS인버터(213)내의 성장형 P챈널 MOS트랜지스터(211)가 도통되어 N 챈널 MOS트랜지스터(212)가 차단상태로 되므로 출력접속점(215)의 신호가 5V인 독출전압(VC)으로 된다. 그때 결핍형 MOS트랜지스터(216)의 게이트에는 OV의 신호(W/R)가 인가되고 있으므로 이 결핍형 MOS트랜지스터(216)를 거쳐 열 선택선(COLi)에는 결핍형 MOS트랜지스터의 임계전압인 절대치분의 전압이 예컨대 2.5V∼3V정도로서 출력된다. 그 때문에 게이트가 열선택선(COLi)에 접속되어 있는 MOS트랜지스터(223)(221)가 도통상태로 되고, 그때 승압회로(218)로부터는 고전압(VH2)이 출력되고 있으므로 그 출력접속점(224)에 게이트가 접속되고 있는 MOS트랜지스터(222)(226)가 도통된다. 따라서 열선택선(COLi)에는 MOS트랜지스터(226)(227)(222)(223)를 직력로 거쳐 고전압(VP)이 출력되어 그 전압은 급속적으로 거의 고전압(VP)까지 상승하게 된다. 이어 승압회로(217)로부터는 고전압(VH1)이 출력되고 있어 성장형 MOS트랜지스터(222)의 게이트에는 고전압(VH1) 보다도 성장형 N 챈널 MOS트랜지스터(222)의 임계전압분만큼 큰 전압(VH2)이 인가되고 있으므로 성장형 N 챈널 MOS트랜지스터(222)에 따른 전압강화를 수반하지 않고 열선택선(COLi)에는 MOS트랜지스터(221∼223)를 거쳐 고전압(VH1)이 그대로 출력된다. 그때 결핍형 N 챈널 MOS트랜지스터(216)의 전류통로일단에는 CMOS인버터(213)의 출력접속점(215)인 5V의 독출전압(VC)이 인가되고 있으므로 이 결핍형 N 챈널 MOS트랜지스터(216)가 차단상태로 된다.

따라서, 열 선택선(COLi)으로 출력되어진 고전압(VH1)이 저전압계회로의 성장형 P챈널 및 N챈널 MOS트랜지스터(211)(212)에 인가될 가능성이 없게 된다. 그래서 열선택선(COLi)에 고전압(VH1)이 출력됨으로서 그 열선택선(COLi)에 접속되어진 제1도에 도시된 1개의 열선택 트랜지스터(Ci)가 도통되게 된다. 그때 그 게이트전압(VH1)은 고전압(VP) 보다도 성장형 MOS트랜지스터 2개분의 임계전압만큼 큰 값의 전압으로 되어 있기 때문에, 이 열선택트랜지스터(Ci)에 따른 임계전압의 전압강하는 발생되지 않아 고전압(VP)이 대응하는 열선(BLi)으로 그대로 출력된다.

한편 프로그램모우드시 열선택신호(IN)가 "1"레벨로 되었다면 CMOS인버터(213)의 성장형 P챈널 MOS트랜지스터(211)가 차단상태로 되면서 성장형 N 챈널 MOS트랜지스터(212)가 도통상태로 되므로 상기 COM인버터(213)의 출력접속점(215)은 OV로 된다. 따라서, 열선택선(COLi)은 결핍형 N 챈널 MOS트랜지스터(216)를 거쳐 OV로 설정된다. 그때 고전압(VP)의 접속점(225)으로부터 순차적으로 성장형 N챈널 MOS트랜지스터(226)(227)(222)과 결핍형 N 챈널 MOS트랜지스터(223)(216) 및 성장형 N챈널 MOS트랜지스터(212)를 거쳐 전류가 흐르게 된다. 또 접속점(220)의 전압이 결핍형 N챈널 MOS트랜지스터(221)의 임계전압의 절대치 이상으로 되도록 상기 성장형 N챈널 MOS트랜지스터(226)(227)(222)(212) 및 상기 결핍형 N챈널 MOS트랜지스터(223)(216)의 소자칫수가 설정되어 있다면, 결핍형 N 챈널 MOS트랜지스터(221)는 차단상태로 되어 승압회로(217)로부터 전류손실이 발생되지 않게 된다.

상기 메모리셀(Mji)로부터 데이터를 독출할 때에는 승압회로(217)(218)로부터의 고전압(VH1)(VH2) 및 접속점(225)의 고전압(VP)은 모두 OV로 되어 제어신호(W/R)는 "1"레벨(5V)로 된다. 그때 열 선택신호(IN)가 "0"레벨로 되었다면, CMOS인버터(213)내의 성장형 P챈널 MOS트랜지스터(211)가 도통상태로 되면서 성장형 MOS트랜지스터(212)가 차단상태로 되어 출력접속점(215)의 신호는 독출전압(VC)인 5V로 된다. 따라서, 결핍형 N 챈널 MOS트랜지스터(216)를 거쳐 열선택선(COLi)도 5V로 된다. 그때 성장형 N 챈널 MOS트랜지스터(222)가 차단상태로 되므로 5V로 되어진 열선택선((COLi)의 전압의 승압회로(217) 또는 접속점(225)을 거쳐 OV로 방전되지 않게 된다. 한편, 열선택신호(IN)가 "1"레벨일 때 CMOS인버터(213)내의 성장형 P챈널 MOS트랜지스터(211)가 차단상태로 되면서 성장형 N챈널 MOS트랜지스터(212)가 도통상태로 되므로 열선택선(COLi)은 OV로 된다.

제14도에 도시된 회로는 제1도에 도시된 열선택선(COLi)의 갯수에 대응한 n개만큼 설정되어져 있고, 그래서 제1도에 도시된 EPROM이 복수비트의 구성으로 되어 있는 경우에는 그 비트수배만큼 제14도 회로가 설치되어져 있다. 이어 제1도에 도시된 EPROM에서는 데이터 프로그래밍회로(135)에는 상기 제14도와 마찬가지의 회로구성이 설치되어 있는바, 단 이 경우에는 열선택신호 대신에 프로그램용 데이터가 입력되어진다. 따라서, EPROM이 복수비트의 구성으로 되어 있는 경우에 데이터 프로그래밍회로(135)에는 그비트수배만큼 제14도와 마찬가지의 회로구성에 설치되어져 있다. 그래서 이상과 같은 경우에도 승압회로(217)(218)는 전체의 회로에서 공용할 수 있게 된다.

그런데, 제14도에서 도시된 회로에서는, 고전압이 인가되는 고전압계회로의 성장형 및 결핍형N챈널 MOS트랜지스터(226)(227)(222)(212)(213)(216)는 모두 N챈널 MOS트랜지스터이고, 이들 N챈널 MOS트랜지스터는 전부 예컨대 앞에서 설명한 바와 같이 LDD구조들의 고내압화구조가 채용되고 있다. 따라서, 고전압계회로에서는 P챈널 MOS트랜지스터가 불필요하게 되므로 종래로부터 문제로 되고 있던 랫치엎현상이 발생되지 않게 된다. 그래도 고내압화구조의 P챈널 MOS트랜지스터가 불필요하기 때문에 고전압이 인가되는 N웰영역이 존재하지 않으므로서 전체면적의 축소화를 기할 수 있게 된다. 또 데이터를 독출할 때에는 종래 CMOS구성에 따른 경우와 마찬가지로 직류적인 소비전류가 0으로 된다.

즉, 상기 실시예에서는 고전압계 회로를 N챈널 MOS트랜지스터만으로 구성해도, 데이터의 프로그램 시에는 고전압을 선택적으로 출력해서, 메모리셀에서 프로그래밍 특성의 특성을 꾀하게 되고, 데이터를 독출 할 때에는 CMOS구성인 경우와 마찬가지로 소비전류를 0으로 하고 있다.

제15도 내지 제17도는 상기 승압회로(217)(218)의 구성을 상세하게 나타낸 회로도로서, 제15도는 승압회로(217)(218)에서 사용되는 펄스신호(OSC)를 발생시키는 링발진회로의 구성을 나타낸 것인바, 이 링발진회로는 통상적으로 널리 알려져 있는 구성으로, 결핍형 MOS트랜지스터(231) 각각을 부하트랜지스터로, 성장형 MOS트랜지스터(232) 각각을 구동트랜지스터로 구성하는 성장형/결핍형 인버터(233)를 복수개 직렬로 설치하고, 각 인버터상호 사이에는 결핍형 MOS트랜지스터(234) 및 콘덴서(235)로 이루어진 지연회로(236)를 설치하며, 또 종단 인버터 출력을 상기 제어신호(W/R)의 반전신호(

)과 더불어 결핍형 MOS트랜지스터(237) 및 2성장형 MOS트랜지스터(238)(239)로 이루어진 낸드회로(240)를 설치한 것이다. 또 성장형/결핍형 인버터(233)와 접지전압단자(VS) 사이에는 제어신호(

)가 게이트에 입력되는 성장형 MOS 트랜지스터(241)가 끼워져 있다. 따라서, 상기 각 MOS 트랜지스터는 모두 N챈널 MOS트랜지스터로 되어 있다. 그러므로, 링발진회로에서는 제어신호(

)가 "1"레벨(VC)됨으로서 성장형 MOS 트랜지스터(241)가 도통되어 각 인버터(233)의 동작이 가능한 상태로 되고, 그로부터 낸드회로(240)내의 성장형 MOS트랜지스터(239)가 도통되어 이 낸드회로(240)가 실질적으로 인버터로 동작되므로 소정주파수의 펄스신호(OSC)가 출력되게 된다.

제16도는 제15도에 도시된 링발진회로로부터 출력되는 승압회로(217)의 구성을 구체적으로 나타낸 것으로, 이 승압회로(217)는 소위 전하펌핑방식으로 널리 알려져 있는 회로구성인 것인바, 데이터의 프로그램모우드시에 제15도에 도시된 링발진회로로부터 펄스신호(OSC)가 출력된다면, 콘덴서(251)를 거쳐 접속점(252)의 전압이 펄스신호(OSC)의 변화에 따라 순차적으로 상승하게 된다. 그러면 상기 접속점(252)의 전압은 정류용 성장형 MOS트랜지스터(253)의 전류경로를 거쳐 고전압(VH1)은 출력접속점(219)으로 출력 되게 된다. 또 상기 출력접속점(219)과 고전압(VP)이 인가되고 있는 접속점(225) 사이에는 직렬로 2개의 성장형 MOS트랜지스터(254)(255)가 끼워져 있다. 그 때문에 출력접속점(219)의 전압이 (VP+2VthE)이상으로 상승한다면 출력접속점(219)으로부터 고전압단자(VP)로 전류가 흐르게 되고, 그에 따라 고전압(VH1)은 최종적으로 (VP+2VthE)로 제한되게 된다. 따라서, 데이터를 독출할 때에는 성장형 MOS트랜지스터(256) 및 결핍형 MOS트랜지스터(257)의 전류경로를 거쳐 출력접속점(219)이 독출전압(VS)으로 설정된다.

제17도는 제15도에 도시된 링 발진회로로부터 출력되는 펄스신호(OSC)를 이용해서 고전압(VH2)이 출력되는 승압회로(218)의 구성을 구체적으로 나타낸 것으로, 이 승압회로(218)도 전하펌핑방식으로 널리 알려져 있는 회로구성인바, 데이터의 프로그램모우드시에 제15도에 도시된 링발진회로로부터 펄스신호(OSC)가 출력된다면 콘덴서(261)를 거쳐 접속점(262)의 전압이 펄스신호(OSC)의 변화에 따라 순차적으로 상승하게 된다. 이어 접속점(262)과 고전압(VP)의 접속점(225) 사이에는 4개의 성장형 MOS 트랜지스터(263∼266)가 직렬로 접속되어 있다. 그 때문에 접속점(262)의 전압이 (VP+4VthE) 이상으로 상승한다면 접속점(262)으로부터 고전압단자(VP)로 전류가 흐르게 되어 접속점(262)의 전압은 (VP+4VthE)로 제한된다. 또 상기 접속점(262)의 전압은 정류용 성장형 MOS트랜지스터(267)를 거쳐 고전압(VH2)의 출력접속점(224)으로 출력되고, 그에 따라 출력접속점(224)의 전압은 접속점(262)의 전압으로부터 성장형 MOS트랜지스터 1개분의 임계전압(VthE)을 뺀(VP+3VthE)의 값으로 설정된다. 그러므로 데이터를 독출할 때에는 성장형 MOS트랜지스터(267) 및 결핍형 MOS트랜지스터(268)를 거쳐 출력접속점(224)이 접지전압(VS)으로 설정된다.

제18도 내지 제20도는 본 발명의 제5 내지 제7실시예에 관한 반도체 집적회로를 나타낸 회로도로서, 어떤 경우에도 제1도에 도시된 열디코더(132)의 1개 열선택선(COLi)에 관계된 구성을 나타낸 것이다.

제18도에 도시된 실시예회로에서는 제14도에 도시된 실시예회로에서 성장형 MOS 트랜지스터(227)를 생략한 다음 상기 성장형 MOS트랜지스터(266)의 게이트가 상기 승압회로(218)의 접속점(224)에 접속되는 대신 고전압(VP)의 접속점(225)에 접속되도록 된 것이다.

제19도에 도시된 실시예회로에서는 제18도인 경우와 마찬가지로 성장형 MOS트랜지스터(227)를 생략함과 더불어, 상기 성장형 MOS트랜지스터(226)의 게이트가 고전압(VP)의 접속점(225)에 접속된 다음 성장형 MOS트랜지스터(222)가 결핍형 MOS트랜지스터(223)와 열선택선(COLi) 사이에 접속되도록 된 것이다.

제20도에 도시된 실시예회로에서는 제18도인 경우와 마찬가지로 성장형 MOS트랜지스터(227)를 생략함과 더불어, 상기 성장형 MOS트랜지스터(226)의 게이트가 고전압(VP)의 접속점(225)에 접속된 다음 성장형 MOS트랜지스터(222)가 승압회로(217)의 출력접속점(219)와 결핍형 MOS 트랜지스터(223) 사이에 접속되도록 된 것이다.

즉, 성장형 MOS트랜지스터(227)는 승압회로(217)의 출력접속점(219)으로 고전압(VH1)이 출력되고 있을 뿐 만 아니라, 결핍형 MOS트랜지스터(221)가 도통되고 있을 때 고전압(VP)의 접속점(225)이 접지전압(VS)으로 될 경우에 출력접속점(219)으로부터 접속점(225)으로 전류가 흐르는 것을 방지하기 위해 설치하게 된 것이다. 따라서, 이상과 같은 것을 일으킬 가능성이 없는 경우에는 성장형 MOS트랜지스터(227)를 생략할 수 있게 된다.

또 성장형 MOS트랜지스터(226)는 고전압(VP)을 열선택선(COLi)으로 출력제어한 것이고, 그때 열선택선(COLi)의 전압이 고전압(VP)보다도 다소 저하되어도 좋도록 된 경우에는 이 성장형 MOS트랜지스터(226)의 게이트를 고전압(VP)의 접속점(225)으로 접속시킬 수 있는 것이다.

이어 성장형 MOS트랜지스터(222)는 데이터를 독출할 때 열선택선(COLi)이 독출전압(VC)으로 설정된다면, 출력접속점(219)에 대해 전류가 흐르지 않도록 함으로서 이 성장형 MOS트랜지스터(222)는 출력접속점(219)과 열선택선(COLi) 사이에 끼워져 있으면 좋다. 단, 비선택 상태에서 제19도 회로인 경우에 성장형 MOS트랜지스터(222)의 소오스와 게이트 사이 전위차는 거의 고전압(VH2)이고, 제18도 회로인 경우에는 고전압(VH2) 보다도 접속점(220)의 전압만큼 낮은 값으로 된다. 따라서, 제19도 회로인 경우는 제18도 회로인 경우가 성장형 MOS트랜지스터(222)의 소오스와 게이트 사이 전위차가 작으므로, 특히 장시간동안 전압스트레스에 따른 게이트 절연막파괴에 대해 유리하게 된다. 또 열선택선(COLi)에 접속되어진 기생용량을 고려하게 될 경우에는 제20도 및 제18도인 경우에 비해 제19도인 경우가 그 값이 작으므로 충방전시간에 대해 유리하게 된다.

제21도는 본 발명의 제8실시예에 관한 반도체 집적회로의 구성을 나타낸 것으로, 이 실시예회로는 제11도에 도시된 회로인 경우로서 번 발명에 따른 제1도에 도시된 EPROM의 데이터프로그래밍회로(135)를 나타낸 것인바, 먼저 독출전압단자(VC)와 접지전압단자(VS) 사이에는 2개의 성장형 P챈널 MOS트랜지스터(271)(272)와 성장형 N챈널 MOS트랜지스터(273)가 직렬로 접속되어 있고, 또 성장형 P챈널 및 N챈널 MOS트랜지스터(272)(273)의 접속점(274)과 접지전압단자(VS) 사이에는 성장형 N챈널 MOS트랜지스터(275)가 접속되어 있으며, 그에 따라 상기 성장형 P챈널 및 N챈널 MOS트랜지스터(271∼273)(275)로서 CMOS노아회로(276)가 구성되어져 있다. 그래서 성장형 P챈널 및 N챈널 MOS트랜지스터(272)(273)의 게이트에는 데이터(DIN)가 인가되면서 성장형 P챈널 및 N챈널 MOS트랜지스터(271)(275)의 게이트에는 제어신호(W/R)가 인가된다. 상기 접속점(274)에는 성장형 P챈널 MOS트랜지스터(277∼280) 각각 및 성장형 N챈널 MOS트랜지스터(281∼284) 각각으로 구성되는 CMOS인버터(285∼288)가 다단으로 접속되어 있고, 최종단의 CMOS인버터(288)의 출력접속접(289)은 게이트에 제어신호(W/R)가 인가되는 결핍형 N챈널 MOS트랜지스터(290)의 전류통로일단에 접속되어져 있다. 이 결핍형 N챈널 MOS트랜지스터(290)의 전류 통로타단에는 프로그래밍데이터(DIN)의 출력접속점(291)이 접속되어 있고, 이어 상기 출력접속점(291)에는 제16도에 도시된 승압회로(217)의 고전압(VH1)의 출력접속점(219)과 접속점(292) 사이에는 결핍형 N챈널 MOS트랜지스터(293)가 접속되어 있고, 이 결핍형 MOS트랜지스터(293)의 게이트가 프로그래밍데이터(DIN)의 출력접속점(291)에 접속되어져 있다. 또 접속점(292)(291) 사이에는 결핍형 N챈널 MOS트랜지스터(294)가 접속되어 있고, 이 결핍형 N챈널 MOS트랜지스터(294)의 게이트에는 접속점(291)이 접속되어 있다. 따라서, 접속점(292)와 고전압(VP)의 접속점(225) 사이에는 성장형 N챈널 MOS트랜지스터(295)가 접속되어 있고, 이 성장형 N챈널 MOS트랜지스터(295)의 게이트에는 접속점(225)이 접속되어져 있다.

이 실시예회로에서는 결핍형 N챈널 MOS트랜지스터(290)(293)(294) 및 성장형 N챈널 MOS트랜지스터(295)로 구성되는 고전압계회로에서 게이트에 승압된 고전압(VH2)이 인가되는 성장형 N챈널 MOS트랜지스터(222)를 생략할 수 있게 된다. 즉 이 데이터프로그래밍회로에서는 데이터를 독출할 때 프로그래밍데이터(DIN)가 보통 접지전압(VS)으로 되어 있어 독출전압(VC)으로 될 수 없게 된다. 그 때문에 접속점(219)으로 전류가 흐를 가능성이 없게 되므로 이 전류경로를 차단하기 위한 성장형 N챈널 MOS트랜지스터(222)가 불필요하게 된다.

따라서, 본 발명은 상기 실시예에 한정되는 것이 아니고 기술요지가 변경되지 않는 범위내에서 여러종류로 변경시킬 수 있는바, 예컨대 제14도에 도시된 실시예회로에서 결핍형 N챈널 MOS트랜지스터(216)로서 결핍형 MOS트랜지스터를 사용하는 경우에 대해 설명했지만, 이는 제어신호(W/R)로서 독출전압(VC) 보다 승압되어진 신호를 인가시킬 수 있는 경우에는 성장형 MOS트랜지스터로 사용할 수 있게 된다. 또 본 발명은 N챈널 MOS트랜지스터만의 집적회로에도 실시할 수 있으므로 이러한 경우에는 소비전류를 작게할 수 있게 된다.

이상 설명한 바와 같이 본 발명에 의하면, 랫치엎현상의 발생이 방지될 뿐만 아니라 칩크기도 대형화된다는 것을 방지할 수 있도록 된 반도체 집적회로를 제공할 수 있게 된다.

Claims

제1전압레벨의 전압으로 동작되는 CMOS회로와, 신호출력접속점으로 상기 제1전압레벨의 전압보다 큰 값의 제2전압레벨의 전압이 공급되도록 제어해주는 출력회로, 상기 CMOS회로의 출력접속점과 상기 신호출력접속점 사이에 접속되는 분리용 MOS트랜지스터, 상기 신호출력접속점으로 상기 출력회로로 부터 제2전압레벨의 전압을 출력시켜주는 기간이 경과된 다음 상기 분리용 MOS트랜지스터의 도통저항이 높은 상태이므로 상기 CMOS회로의 출력접속점으로 무엇이 방전되도록 상기 CMOS회로에 설치되는 방전 수단 및 상기 분리용 MOS트랜지스터의 통전상태가 제어되도록 제어신호를 출력하고 또 상기 방전수단의 종료에 의해 상기 CMOS회로의 출력접속점이 방전된 후 상기 분리용 MOS트랜지스터의 도통저항이 감쇠도록 제어신호를 출력해주는 제어수단을 갖추어서 이루어진 것을 특징으로 하는 반도체 집적회로.
제1항에 있어서, 상기 출력회로가 1챈널형 MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
제2항에 있어서, 상기 출력회로가, 제2전압레벨의 전압보다 더 낮은 값의 제3전압레벨의 전압이 공급되는 제1접속점과, 제2제어신호의 전압인 제2접속점, 이 제2접속점과 제3접속점 사이에 끼워지고 게이트가 상기 신호출력접속점에 접속되는 결핍형 제1MOS트랜지스터, 제1접속점과 제3접속점 사이에 끼워지고 게이트가 상기 제1접속점에 접속되는 성장형 제2MOS트랜지스터 및 제2접속점과 상기 신호출력접속점 사이에 접속되고 게이트가 제3전압레벨의 전압보다 더 큰 값인 제4전압레벨의 전압이 공급되도록 제4접속점에 접속되는 성장형 제3MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
제3항에 있어서, 제2전압레벨의 전압을 승압시켜 주는 승압회로를 추가로 구비해서, 상기 승압회로가 상기 제2접속점으로 제3전압레벨의 전압이 공급되면서 상기 제3MOS트랜지스터로 제4전압레벨의 전압이 공급되도록 출력되는 것을 특징으로 하는 반도체 집적회로.
제2항에 있어서, 상기 출력회로가, 제2전압레벨의 전압이 공급되는 제1접속점과, 이 제1접속점과 제2접속점 사이에 끼워지고 게이트가 제2전압레벨의 전압보다 더 큰 값인 제3전압레벨의 전압이 공급되도록 접속되는 성장형 제1MOS트랜지스터 및 제2접속점과 상기 신호출력접속점 사이에 끼워지고 게이트가 상기 신호출력접속점에 접속되는 제2MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체 집적회로.
제1 및 제2제어신호가 공급되도록 접속되는 제1 및 제2접속점과, 출력신호를 공급하기 위한 제3접속점, 고전압이 공급되도록 접속되는 제4접속점, 제1챈널형 및 제2챈널형 MOS트랜지스터로 구성되어 상기 제1접속점에 공급되는 제1제어신호가 입력되도록 접속되는 CMOS회로, 상기 CMOS회로의 출력접속점과 상기 제3접속점 사이에 끼워지고 게이트가 상기 제2접속점에 접속되는 제1챈널형 제1MOS트랜지스터, 상기 제4접속점에 인가되는 고전압보다도 더 큰 값의 전압을 발생시켜 주는 제1 및 제2승압회로 상기 제1승압회로의 출력접속점과 제5접속점 사이에 끼워지고 게이트가 상기 제3접속점에 접속되는 제1챈널형 결핍형, 제2MOS트랜지스터, 상기 제5접속점과 제3접속점 사이에 끼워지고 게이트가 제2승압회로의 출력접속점에 접속되는 제1챈널형 성장형 제3MOS트랜지스터 및 상기 제4접속점과 제5접속점 사이에 끼워지고 게이트에다 상기 제4접속점에 인가되는 고전압 이상의 값인 전압이 인가되는 제1챈널형 성장형 제4MOS트랜지스터로 구성된 것을 특징으로 하는 반도체 집적회로.
제6항에 있어서, 상기 제1MOS트랜지스터가 결핍형으로 이루어진 것을 특징으로 하는 반도체 집적회로.
제6항에 있어서, 상기 제4MOS트랜지스터의 게이트가 상기 제4접속점에 접속되는 것을 특징으로 하는 반도체 집적회로.
제6항에 있어서, 상기 제4접속점으로 공급되는 고전압보다 더 큰 값의 전압을 발생시켜주는 제3승압회로를 추가로 구비해서, 상기 제4MOS트랜지스터의 게이트가 상기 제3승압회로의 출력접속점에 접속되는 것을 특징으로 하는 반도체 집적회로.
제9항에 있어서, 상기 제2 및 제3승압회로가 같은 승합회로로 형성되는 것을 특징으로 하는 반도체 집적회로.
제6항에 있어서, 상기 제3접속점과 제5접속점 사이에 끼워지고 게이트가 상기 제3접속점에 접속되는 제1챈널형 결핍형 제5MOS트랜지스터를 추가로 갖추어서 이루어진 것을 특징으로 하는 반도체 집적회로.
제6항에 있어서, 상기 제3MOS트랜지스터의 전류통로가 상기 제1승압회로의 출력접속점과 상기 제5접속접 사이에 접속되는 것을 특징으로 하는 반도체 집적회로.
제1 및 제2 제어신호가 공급되도록 접속하는 제1 및 제2접속점과, 출력 신호를 공급하기 위한 제3접속점, 고전압이 공급되도록 접속되는 제4접속점, 제1챈널형 및 제2챈널형 MOS트랜지스터로 구성되어 상기 제1접속점에 공급되는 제1제어신호가 입력되도록 접속되는 CMOS회로, 상기 CMOS회로의 출력접속점과 상기 제3접속점 사이에 끼워지고 게이트가 상기 제2접속점에 접속되는 제1챈널형 제1MOS트랜지스터, 상기 제4접속점에 인가되는 고전압보다도 더 큰값의 전압을 발생시켜 주는 제1승압회로, 상기 제1승압회로의 출력접속점과 제5접속점 사이에 끼워지고 게이트가 상기 제3접속점에 접속되는 제1챈널형 결핍형 제2MOS트랜지스터, 상기 제5접속점과 제3접속점 사이에 끼워지고 게이트가 제3접속점에 접속되는 제1챈널형 결핍형 제3MOS트랜지스터트랜지스터 및 상기 제4접속점과 제5접속점 사이에 끼워지고 게이트가 상기 제4접속점에 접속되는 제1챈널형 성장형 제4MOS트랜지스터로 구성된 것을 특징으로 하는 반도체집적회로.
제13항에 있어서 제1MOS트랜지스터가 결핍형으로 이루어진 것을 특징으로 하는 반도체 집적회로.