KR920018761A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920018761A
KR920018761A KR1019920004109A KR920004109A KR920018761A KR 920018761 A KR920018761 A KR 920018761A KR 1019920004109 A KR1019920004109 A KR 1019920004109A KR 920004109 A KR920004109 A KR 920004109A KR 920018761 A KR920018761 A KR 920018761A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
memory cells
eeprom
capacitor
Prior art date
Application number
KR1019920004109A
Other languages
English (en)
Other versions
KR950014245B1 (ko
Inventor
마사오 타구찌
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR920018761A publication Critical patent/KR920018761A/ko
Application granted granted Critical
Publication of KR950014245B1 publication Critical patent/KR950014245B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 반도체 기억장치의 개략회로도,
제5도는 본 발명의 제1실시예의 세부회로도,
제6도는 제5도에 도시된 반도체 기억장치의 동작을 설명키 위한 타이밍챠트도.

Claims (98)

  1. 복수의 메모리셀이 매트릭스형으로 배치되어 구성된 메모리셀 어레이부와, 여기서 선택된 메모리셀에 기억된 데이타가 상기 메모리셀 어레이부의 각 컬럼에 설치된 1쌍의 비트선과 감지증폭기와 독출 컬럼게이트 및 상기 메모리셀 어레이부의 컬럼들에 대해 공통으로 설치된 1쌍의 데이타버스를 통하여 독출되고, 상기 독출컬럼 게이트가 제1 트랜지스터와 제2 트랜지스터를 구비하고 있고 상기 제1 트랜지스터의 제어전극들이 상기 비트선쌍중 하나와 다른 하나에 접속돼 있고, 그의 피제어 전극들이 상기 데이터 버스쌍중 하나와 상기 독출 컬럼선택선에 접속돼 있고, 상기 제2 트랜지스터의 제어전극들이 상기 비트선 쌍중 하나와 다른 하나에 접속돼 있고, 그의 피제어전극들이 상기 데이타 버스쌍중 다른 하나와 상기 독출 컬럼선택선에 접속돼 있으며; 컬럼선택시에 상기 독출컬럼선택선의 전압을 상기 비트선쌍의 예비충전 전압과는 상이한 전압으로 설정키 위한 컬럼드라이버와;컬럼번지신호를 디코드하여 컬럼의 선택 여부를 표시하는 신호를 상기 컬럼 드라이버에 출력하는 컬럼 디코더를 구비한 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 메모리셀 어레이부가 복수의 메모리셀 어레이 서브유니트(subunit)를 포함하고 있고; 상기 컬럼 디코더와 상기 컬럼 드라이버가 상기 복수의 메모리셀 어레이 서브 유니트에 의해 공유되는 것이 특징인 반도체 기억장치.
  3. 제1항에 있어서, 상기 메모리셀 어레이부가 단일의 메모리셀 어레이를 포함하고 있고; 상기 컬럼 디코더와 상기 컬럼 드라이버가 상기 메모리셀 어레이부에 대해서만 설치돼 있는 것이 특징인 반도체 기억장치.
  4. 제1항에 있어서, 상기 메모리셀 어레이부가 복수의 메모리셀 어레이 서브유니트를 포함하고 있고; 상기 컬럼디코더와 상기 컬럼드라이버가 상기 복수의 메모리셀 어레이 서브유니트 각각 대해서 설치된 것이 특징인 반도체 기억장치.
  5. 제1항에 있어서. 상기 독출컬럼게이트의 제1 트랜지스터와 제2 트랜지스터가 MOS 트랜지스터로 구성돼 있는 것이 특징인 반도체 기억장치.
  6. 제1항에 있어서. 상기 독출컬럼게이트의 제1 트랜지스터와 제2 트랜지스터가 바이폴라 트랜지스터로 구성돼있는 것이 특징인 반도체 기억장치.
  7. 제1항에 있어서, 상기 컬럼드라이버가 그 출력단이 상기 독출 컬럼선택선에 접속된 CMOS 인버터를 구비한 것이 특징인 반도체 기억장치.
  8. 제1항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  9. 제1항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  10. 제1항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  11. 제1항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  12. 제8항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  13. 제11항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  14. 제2항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  15. 제2항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  16. 제2항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  17. 제2항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  18. 제14항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  19. 제17항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  20. 제3항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  21. 제3항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  22. 제3항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  23. 제3항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  24. 제20항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  25. 제23항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  26. 제4항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  27. 제4항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  28. 제4항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  29. 제4항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  30. 제26항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  31. 제29항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  32. 제5항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  33. 제5항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  34. 제5항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  35. 제5항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  36. 제32항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  37. 제35항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  38. 제6항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  39. 제6항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  40. 제6항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  41. 제6항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  42. 제38항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  43. 제41항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  44. 제7항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  45. 제7항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  46. 제7항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  47. 제7항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  48. 제44항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  49. 제47항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  50. 복수의 메모리셀이 매트릭스 형으로 배치되어 구성된 메모리셀 어레이부와, 여기서, 선택된 메모리셀 어레이부의 각각 컬럼에 설치된 1쌍의 비트선과, 감지증폭기와, 독출컬럼 게이트 및 상기 메모리셀 어레이부의 컬럼들에 대해 공통으로 설치된 1쌍의 데이타버스를 통하여 독출되고, 상기 독출컬럼게이트가 제1트랜지스터와 제2트랜지스터를 구비하고 있고, 상기 제1 트랜지스터의 제어전극들이 상기 비트선쌍중 하나와 다른 하나에 접속돼 있고, 그의 피제어전극들이 상기 데이타 버스쌍중 하나와 상기 독출 컬럼선택선에 접속돼 있고, 상기 제2 트랜지스터의 제어전극들이 상기 비트선 쌍중 하나와 다른 하나에 접속돼 있고, 그의 피제어전극들이 상기 데이터 버스쌍중 다른 하나와 상기 독출 컬럼선택선에 접속돼 있으며; 컬럼선택시에, 상기 독출컬럼선택선의 전압을 상기 메모리셀 어레이부의 비선택 컬럼게이트의 트랜지스터를 온시키지 않는, 상기 비트선쌍의 예비충전 전압과는 상이한, 전압으로 설정키 위한 컬럼 드라이버와; 컬럼번지신호를 디코드하여 컬럼의 선택 여부를 표시하는 신호를 상기 컬럼드라이버에 출력하는 컬럼 디코더를 구비한 것을 특징으로 하는 반도체 기억장치.
  51. 제50항에 있어서, 상기 메모리셀 어레이부가 복수의 메모리셀 어레이 서브유니트를 포함하고 있고; 상기 컬럼 디코더와 상기 컬럼드라이버가 상기 복수의 메모리셀 어레이 서브 유니트에 의해 공유되는 것이 특징인 반도체 기억장치.
  52. 제50항에 있어서, 상기 메모리셀 어레이부가 단일의 메모리셀 어레이를 포함하고 있고; 상기 컬럼 디코더와 상기 컬럼 드라이버가 상기 메모리셀 어레이부에 대해서만 설치돼 있는 것이 특징인 반도체 기억장치.
  53. 제50항에 있어서, 상기 메모리셀 어레이부가 복수의 메모리셀 어레이 서브유니트를 포함하고 있고; 상기 컬럼 디코더와 상기 컬럼드라이버가 상기 복수의 메모리셀 어레이 서브유니트 각각에 대해서 설치된 것이 특징인 반도체 기억장치.
  54. 제50항에 있어서, 상기 독출컬럼게이트의 제1트랜지스터와 제2 트랜지스터가 MOS 트랜지스터로 구성돼 있는 것이 특징인 반도체 기억장치.
  55. 제50항에 있어서, 상기 독출컬럼게이트의 제1 트랜지스터와 제2 트랜지스터가 바이폴라 트랜지스터로 구성돼 있는 것이 특징인 반도체 기억장치.
  56. 제50항에 있어서, 상기 컬럼드라이버가 그 출력단이 상기 독출 컬럼선택선에 접속된 CMOS 인버터를 구비하고 있고; 상기 CMOS인버터가 다이오드 접속 MOS 트랜지스터를 통해 접지된 것이 특징인 반도체 기억장치.
  57. 제50항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  58. 제50항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  59. 제50항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  60. 제50항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  61. 제57항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  62. 제60항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  63. 제51항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  64. 제51항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  65. 제51항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  66. 제51항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  67. 제63항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  68. 제66항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  69. 제52항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  70. 제52항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  71. 제52항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  72. 제52항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  73. 제69항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  74. 제72항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  75. 제53항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  76. 제53항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  77. 제53항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  78. 제53항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  79. 제75항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  80. 제78항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  81. 제54항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  82. 제54항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  83. 제54항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  84. 제54항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  85. 제81항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  86. 제84항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  87. 제55항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  88. 제55항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  89. 제55항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  90. 제55항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  91. 제87항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  92. 제90항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
  93. 제56항에 있어서, 상기 복수의 메모리셀 각각이 1개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  94. 제56항에 있어서, 상기 복수의 메모리셀 각각이 3개의 트랜지스터와 1개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  95. 제56항에 있어서, 상기 복수의 메모리셀 각각이 4개의 트랜지스터와 2개의 콘덴서를 구비한 것이 특징인 반도체 기억장치.
  96. 제56항에 있어서, 상기 복수의 메모리셀 각각이 EEPROM으로 구성된 것이 특징인 반도체 기억장치.
  97. 제93항에 있어서, 상기 복수의 메모리셀 각각이 적층형 콘덴서 셀로 구성된 것이 특징인 반도체 기억장치.
  98. 제96항에 있어서, 상기 EEPROM이 플래시 EEPROM인 것이 특징인 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004109A 1991-03-13 1992-03-13 반도체 기억장치 KR950014245B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-047981 1991-03-13
JP4798191A JP2876799B2 (ja) 1991-03-13 1991-03-13 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920018761A true KR920018761A (ko) 1992-10-22
KR950014245B1 KR950014245B1 (ko) 1995-11-23

Family

ID=12790495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004109A KR950014245B1 (ko) 1991-03-13 1992-03-13 반도체 기억장치

Country Status (5)

Country Link
US (1) US5251175A (ko)
EP (1) EP0505091B1 (ko)
JP (1) JP2876799B2 (ko)
KR (1) KR950014245B1 (ko)
DE (1) DE69227792T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416743A (en) * 1993-12-10 1995-05-16 Mosaid Technologies Incorporated Databus architecture for accelerated column access in RAM
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US7064376B2 (en) 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US20050036363A1 (en) * 1996-05-24 2005-02-17 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791613A (en) * 1983-09-21 1988-12-13 Inmos Corporation Bit line and column circuitry used in a semiconductor memory
EP0323876B1 (en) * 1983-09-21 1992-11-11 THORN EMI North America Inc. Bit line load and column circuitry for a semiconductor memory
JPS60211693A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd Ｍｏｓ増幅回路
JPH0713857B2 (ja) * 1988-06-27 1995-02-15 三菱電機株式会社 半導体記憶装置
JPH02146180A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体メモリ装置

Also Published As

Publication number Publication date
DE69227792D1 (de) 1999-01-21
JP2876799B2 (ja) 1999-03-31
KR950014245B1 (ko) 1995-11-23
DE69227792T2 (de) 1999-04-29
US5251175A (en) 1993-10-05
EP0505091B1 (en) 1998-12-09
EP0505091A1 (en) 1992-09-23
JPH04283495A (ja) 1992-10-08

Similar Documents

Publication Publication Date Title
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR860003603A (ko) 반도체 메모리
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR930001220A (ko) 반도체 메모리 장치
KR860004409A (ko) 반도체 기억장치
KR950020713A (ko) 다이나믹 반도체기억장치
KR970029874A (ko) 불휘발성 반도체 메모리의 데이타 리드회로
KR870009395A (ko) 불휘발성 메모리 회로
US5323345A (en) Semiconductor memory device having read/write circuitry
KR950020703A (ko) 반도체 기억 장치(Semiconductor Memory Device)
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR920018761A (ko) 반도체 기억장치
US5835419A (en) Semiconductor memory device with clamping circuit for preventing malfunction
US4896299A (en) Static semiconductor memory device having function of resetting stored data
JP2511910B2 (ja) 半導体記憶装置
KR920020501A (ko) 반도체 기억 장치
KR930001230A (ko) 반도체 기억장치 및 반도체 집적회로 장치
KR930018584A (ko) 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치
JPS61267992A (ja) ランダムアクセスメモリ
KR950006876A (ko) 롤콜 회로
KR880014569A (ko) 반도체 기억장치
JPH06195977A (ja) 半導体記憶装置
KR920010615A (ko) 전류 미러형 감지증폭기를 가진 메모리 디바이스
KR910005309A (ko) 반도체 메모리장치
KR100275610B1 (ko) 반도체 기억 회로(Dynamic random access memory of a plurality of banks exhibiting high speed activation operation of sense amplifier)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091110

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee