KR950020703A - 반도체 기억 장치(Semiconductor Memory Device) - Google Patents

반도체 기억 장치(Semiconductor Memory Device) Download PDF

Info

Publication number
KR950020703A
KR950020703A KR1019940032411A KR19940032411A KR950020703A KR 950020703 A KR950020703 A KR 950020703A KR 1019940032411 A KR1019940032411 A KR 1019940032411A KR 19940032411 A KR19940032411 A KR 19940032411A KR 950020703 A KR950020703 A KR 950020703A
Authority
KR
South Korea
Prior art keywords
transistor
source
signal
lines
potential
Prior art date
Application number
KR1019940032411A
Other languages
English (en)
Other versions
KR0140025B1 (ko
Inventor
야스히로 나까시마
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤(Nec Corporation)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤(Nec Corporation) filed Critical 가네꼬 히사시
Publication of KR950020703A publication Critical patent/KR950020703A/ko
Application granted granted Critical
Publication of KR0140025B1 publication Critical patent/KR0140025B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 센스 증폭기의 독출 동작 속도를 빠르게 하는 것을 목적으로 한다.
반전 증폭기 IV31과 함께 레벨 유지 회로를 형성하는 트랜지스터 Tr32의 소스와 전원 전위 Vdd점과의 사이에 트랜지스터 Tr32보다 충분히 큰 온 저항 및 동일 정도의 전류 구동 능력을 갖고 있는 트랜지스터 Tr33을 설치한다. 트랜지스터 Tr32의 게이트 길이를 제작가능한 범위에서 최대한 짧게 한다.
트랜지스터 Tr32의 게이트 용량 즉 반전 증폭기 IV31의 부하 용량이 적게 되어 독출 동작 속도가 빠르게 된다.

Description

반도체 기억 장치(Semiconductor Memory Device)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시하는 회로도.

Claims (2)

  1. 복수의 디지트 선, 이들 복수의 디지트 선과 절연되어 교차하는 복수의 워드선, 및 상기 복수의 디지트 선 및 워드선의 교차부에 설치되어 한단을 대응하는 디지트 선에 다른 단을 기준 전위점에 각각 접속하여 대응하는 워드선이 선택 레벨일 때 한단 및 다른 단 사이가 도통 상태인지 비도통 상태인지에 따라 2값 정보를 기억하는 복수의 메모리 셀을 구비한 메모리 셀 어레이, 열 선택 신호에 따라 상기 복수의 디지트 선 중 하나를 선택하는 열 선택 회로, 및 이 열 선택 회로에 의해 디지트 선을 프리챠지 신호에 따라 소정의 타이밍에서 소정 전위로 프리챠지하는 제1트랜지스터, 입력단에 상기 선택된 디지트 선의 신호를 수신하여 이 신호와 대응한 레벨 반전 신호를 출력하는 반전 증폭기, 게이트를 이 반전 증폭기의 출력단과 접속하고, 드레인을 반전 증폭기의 입력단과 접속하여 상기 반전 증폭기와 함께 이 반전 증폭기의 입력단, 출력단의 신호 레벨을 유지하는 제2트랜지스터, 및 소스에 소정 레벨의 전위를 수신하고, 드레인을 상기 제2트랜지스터의 소스와 접속하여 도통 상태로 하여 상기 제2트랜지스터보다 충분히 큰 온 저항으로 또한, 이 제2트랜지스터와 동일 정도의 전류 구동 능력으로 상기 제2트랜지스터의 소스에 상기 소정 레벨의 전위를 전달하는 제3트랜지스터를 구비한 센스 증폭기를 갖고 있는 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서, 센스 증폭기에 소정 레벨의 전류를 발생하는 정전류원 회로, 및 소스에 소정 레벨의 전위를 수신하여 드레인 및 게이트에 상기 정전류원 회로로부터의 전류를 수신하고, 제3트랜지스터와 함께 전류 미러회로를 형성하여 상기 제3트랜지스터에 흐르는 전류를 제어하는 제4트랜지스터를 설치한 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032411A 1993-12-01 1994-12-01 반도체 기억 장치 KR0140025B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30137593A JP2723015B2 (ja) 1993-12-01 1993-12-01 半導体記憶装置
JP93-301375 1993-12-01

Publications (2)

Publication Number Publication Date
KR950020703A true KR950020703A (ko) 1995-07-24
KR0140025B1 KR0140025B1 (ko) 1998-07-15

Family

ID=17896122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032411A KR0140025B1 (ko) 1993-12-01 1994-12-01 반도체 기억 장치

Country Status (5)

Country Link
US (1) US5477484A (ko)
EP (1) EP0661709B1 (ko)
JP (1) JP2723015B2 (ko)
KR (1) KR0140025B1 (ko)
DE (1) DE69423329T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167235B1 (ko) * 1995-03-28 1999-02-01 문정환 메모리의 데이타 전송장치
JPH09120693A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体記憶装置
JP3672633B2 (ja) * 1995-09-07 2005-07-20 株式会社ルネサステクノロジ 半導体メモリ装置
US5748015A (en) * 1996-07-01 1998-05-05 Sun Microsystems, Inc. Low voltage single ended dynamic sense amplifier
US5831923A (en) * 1996-08-01 1998-11-03 Micron Technology, Inc. Antifuse detect circuit
US5801574A (en) * 1996-10-07 1998-09-01 Micron Technology, Inc. Charge sharing detection circuit for anti-fuses
US5828610A (en) * 1997-03-31 1998-10-27 Seiko Epson Corporation Low power memory including selective precharge circuit
US5835410A (en) * 1997-06-09 1998-11-10 Microchip Technology Incorporated Self timed precharge sense amplifier for a memory array
US5850366A (en) * 1997-07-24 1998-12-15 Texas Instruments Incorporated Memory array having dummy cells implemented using standard array cells
US6279071B1 (en) 1998-07-07 2001-08-21 Mitsubishi Electric And Electronics Usa, Inc. System and method for column access in random access memories
EP0977204B1 (en) * 1998-07-28 2004-10-06 International Business Machines Corporation Fast single ended sensing with configurable half-latch
FR2793591B1 (fr) * 1999-05-12 2004-01-02 St Microelectronics Sa Memoire morte a consommation statique reduite
JP3734726B2 (ja) * 2001-07-17 2006-01-11 松下電器産業株式会社 読み出し専用メモリ
US6594184B2 (en) * 2001-09-06 2003-07-15 Sun Microsystems, Inc. System and method for accessing a memory array which tolerates non-exclusive read select enables
US6618282B1 (en) 2002-08-07 2003-09-09 National Semiconductor Corporation High density ROM architecture with inversion of programming
US6642587B1 (en) 2002-08-07 2003-11-04 National Semiconductor Corporation High density ROM architecture
JP6935931B2 (ja) * 2016-12-09 2021-09-15 国立大学法人東北大学 読み出し装置、及びロジックデバイス
US10090057B2 (en) * 2017-02-23 2018-10-02 Sandisk Technologies Llc Dynamic strobe timing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170374A (en) * 1981-05-13 1992-12-08 Hitachi, Ltd. Semiconductor memory
US4982363A (en) * 1988-12-05 1991-01-01 Motorola, Inc. Sensing structure for single ended input
JPH0814995B2 (ja) * 1989-01-27 1996-02-14 株式会社東芝 半導体メモリ
JPH0371495A (ja) * 1989-08-11 1991-03-27 Sony Corp 紫外線消去型不揮発性メモリ装置
FR2659165A1 (fr) * 1990-03-05 1991-09-06 Sgs Thomson Microelectronics Memoire ultra-rapide comportant un limiteur de la tension de drain des cellules.
JP2586722B2 (ja) * 1990-10-11 1997-03-05 日本電気株式会社 半導体記憶装置
JP2683176B2 (ja) * 1991-10-30 1997-11-26 川崎製鉄株式会社 読出し専用記憶装置

Also Published As

Publication number Publication date
JPH07153292A (ja) 1995-06-16
DE69423329T2 (de) 2000-10-19
JP2723015B2 (ja) 1998-03-09
DE69423329D1 (de) 2000-04-13
EP0661709B1 (en) 2000-03-08
KR0140025B1 (ko) 1998-07-15
US5477484A (en) 1995-12-19
EP0661709A1 (en) 1995-07-05

Similar Documents

Publication Publication Date Title
KR950020703A (ko) 반도체 기억 장치(Semiconductor Memory Device)
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR960042757A (ko) 불휘발성 반도체 메모리의 데이터 독출 회로
KR860003603A (ko) 반도체 메모리
KR930001220A (ko) 반도체 메모리 장치
KR850002637A (ko) 반도체 기억장치
KR970023395A (ko) 반도체메모리장치
KR960035627A (ko) 고속의 반도체 메모리 시스템
KR930005017A (ko) 반도체 dram 장치
KR880013172A (ko) 반도체 메모리
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
US4045785A (en) Sense amplifier for static memory device
KR950020704A (ko) 반도체 메모리 장치
KR970063252A (ko) 다층 메모리 셀 어레이를 갖는 반도체 메모리 장치
KR880008340A (ko) Cmos 게이트 어레이의 고밀도 rom
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR870009398A (ko) 반도체 기억장치
KR890001095A (ko) 전류전압 변환회로를 갖는 센스회로 및 그 반도체 메모리
KR950010084A (ko) 반도체 메모리 장치
KR920020501A (ko) 반도체 기억 장치
US6314038B1 (en) Semiconductor memory device for reducing parasitic resistance of the I/O lines
KR930005199A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee