KR930018584A - 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치 - Google Patents

워드선(Word line)구동회로와 이를 이용한 반도체 기억장치 Download PDF

Info

Publication number
KR930018584A
KR930018584A KR1019930002135A KR930002135A KR930018584A KR 930018584 A KR930018584 A KR 930018584A KR 1019930002135 A KR1019930002135 A KR 1019930002135A KR 930002135 A KR930002135 A KR 930002135A KR 930018584 A KR930018584 A KR 930018584A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
memory device
semiconductor memory
word line
Prior art date
Application number
KR1019930002135A
Other languages
English (en)
Other versions
KR960002823B1 (ko
Inventor
모코토 야나기사와
유끼노리 고다마
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR930018584A publication Critical patent/KR930018584A/ko
Application granted granted Critical
Publication of KR960002823B1 publication Critical patent/KR960002823B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

반도체 기억장치의 메모리 셀 어레이의 워드선에 결합된 워드선 구동회로에 있어서, 첫번째 트랜지스터(Q4)는, 반도체 기억장치에 인가된 행 어드레스 신호를 기초로 하여 입력신호를 수신하는 첫번째 단자, 두번째 단자. 고정 바이어스 전압을 갖고 첫번째 타이밍 신호를 수신하는 제어단자가 있다. 두번째 트랜지스터(Q5)는 두번째 타이밍 신호를 수신하는 첫번째 단자, 워드선에 연결된 두번째 단자, 첫번째 트랜지스터의 두번째 단자에 접속된 두번째 단자가 있다. 세번째 트랜지스터(Q6)는 두번째 트랜지스터의 두번째 단자에 접속된 첫번째 단자, 소정의 전압에서 세트되는 두번째 단자, 세번째 타이밍 신호를 수신하는 제어단자가 있다. 첫번째 트랜지스터는 최소한 두번째 및 세번째 트랜지스터 중 한 보다 적은 한계전압을 갖는다.

Description

워드선(Word line)구동회로와 이를 이용한 빈도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 워드선 구동회로의 회로도, 제4도는 제3도에 도시된 워드선 구동회로의 동작을 나타내는 파형도, 제5도는 제3도에 도시된 워드선 구동회로의 단면도, 제6도는 본 발명이 적용되는 다이나믹 랜덤 액세스 메모리 장치의 블럭도.

Claims (19)

  1. 반도체 기억장치에 인가된 행 어드레스 신호를 기초로 하여 입력신호를 수신하는 첫번째 단자, 두번째 단자, 고정바이어스 전압을 갖고 첫번째 타이밍 신호를 수신하는 제어단자가 있는 첫번째 트랜지스터(Q4); 두번째 타이밍 신호를 수신하는 첫번째 단자, 워드선에 연결된 두번째 단자, 첫번째 트랜지스터의 두번째 단자에 접속된 두번째 단자가 있는 두번째 트랜지스터(Q5); 두번째 트랜지스터의 두번째 단자에 접속된 단자, 소정의 전압에서 세트되는 두번째 단자, 세번째 타이밍 신호를 수신하는 제어단자가 있는 세번째 트랜지스터(Q6)를 포함하는 반도체 기억장치의 메모리 셀 어레이의 워드선에 결합된 워드선 구동회로에 잇어서, 첫번째 트랜지스터는 최소한 두번째 및 세번째 트랜지스터 중 하나 보다 적은 한계전압을 갖는 것을 특징으로 하는 워드선 구동회로.
  2. 제1항에 있어서, 첫번째 트랜지스터가 최소한 상기 두번째와 세번째 트랜지스터 중 하나의 것보다 적은 불순물 집속을 갖는 것을 특징으로 하는 워드선 구동회로.
  3. 제1항에 있어서, 첫번재 타이밍 신호과 반도체 기억장치에 인가되는 전력공급 전압에서 고정되는 것을 특징으로 하는 워드선 구동회로.
  4. 제1항에 있어서, 첫번째 트랜지스터의 한계 전압이 두번째 트랜지스터의 것보다 적은 것을 특징으로 하는 워드선 구동회로.
  5. 제1항에 있어서, 첫번째 트랜지스터의 한계 전압이 두번째 트랜지스터의 것보다 적은 것을 특징으로 하는 워드선 구동회로.
  6. 제1항에 있어서, 첫번째 트랜지스터의 한계전압이 두번째와 세번째 트랜지스터의 한계전압 보다 적은 것을 특징으로 하는 워드선 구동회로.
  7. 제1항에 있어서, 세번째 타이밍 신호가 입력신호의 역변환인 것을 특징으로 하는 워드선 구동회로.
  8. 제1항에 있어서, 두번째 타이밍 신호는 첫번째 신호와 두번째 신호 양측이 하이일때 첫번째 타이밍 신호가 세트되는 전압에 세트되는 것을 특징으로 하는 워드선 구동회로.
  9. 제1항에 있어서, 첫번째, 두번째 및 세번째 트랜지스터가 n채널 전계효과 트랜지스터인 것을 특징으로 하는 워드선 구동회로.
  10. 워드선과 비트선에 접속된 메모리 셀 어레이(10);행 어드레스 신호에 반응하여 워드선 중 하나를 선택하는 행 어드레스 복호기(13); 열 어드레스 신호에 반응하여 비트선중 하나를 선택하는 열 어드레스 복호기(14); 메모리 셀 어레이에 데이타를 기록하고 메모리 셀 어레이로 부터 데이타를 판독하기 위해 메모리 셀 어레이에 결합된 데이타 입/출력 수단(15-20)을 포함하며, 각각의 워드라인 구동회로는 행 어드레스 신호를 기초로 하여 입력신호를 수신하는 첫번째 단자, 두번째 단자, 고정바이어스 전압을 가지며 첫번째 타이밍 신호를 수신하는 제어단자가 있는 첫번째 트랜지스터(Q4) ;두번째 타이밍 신호를 수신하는 첫번째 단자, 워드선에 접속된 두번째 단자, 첫번째 트랜지스터의 두번째 단자에 접속된 제어단자가 있는 두번째 트랜지스터(Q5) ;두번째 트랜지스터의 두번째 단자에 접속된 첫번째 단자, 소정의 전압에서 세트되는 두번째 단자, 세번째 타이밍 신호를 수신하는 제어단자가 있는 세번째 트랜지스터(Q6)를 포함하는 반도체 장치에 있어서, 첫번째 트랜지스터는 최소한 두번째 및 세번째 트랜지스터중 하나 보다 낮은 한계전압을 갖는 것을 특징으로 하는 반도체 기억장치.
  11. 제10항에 있어서, 첫번째 트랜지스터가 최소한 상기 두번째 및 세번째 트랜지스터중 하나 보다 적은 불순물 집속을 갖는 것을 특징으로 하는 반도체 기억장치.
  12. 제10항에 있어서, 첫번째 타이밍 신호는 반도체 기억장치에 인가된 전원공급과 같은 고정전압인 것을 특징으로 하는 반도체 기억장치.
  13. 제10항에 있어서, 첫번째 트랜지스터의 한계전압이 두번째 트랜지스터의 것보다 적은 것을 특징으로 하는 반도체 기억장치.
  14. 제10항에 있어서, 첫번째 트랜지스터의 한계전압이 세번째 트랜지스터의 것보다 적은 것을 특징으로 하는 반도체 기억장치.
  15. 제10항에 있어서, 첫번째 트랜지스터의 한계전압이 두번째와 세번째 트랜지스터의 것보다 적은 것을 특징으로 하는 반도체 기억장치.
  16. 제10항에 있어서, 세번째 타이밍 신호가 입력신호의 역변환인 것을 특징으로 하는 반도체 기억장치.
  17. 제10항에 있어서, 두번째 타이밍 신호는 첫번째 신호와 두번째 신호양측이 하이일때 타이밍 신호가 세트되는 전압에 세트되는 것을 특징으로 하는 반도체 기억장치.
  18. 제10항에 있어서, 첫번째, 두번째 그리고 세번째 트랜지스터가 n채널 전계효과 트랜지스터인 것을 특징으로 하는 반도체 기억장치.
  19. 제10항에 있어서, 반도체 장치가 다이나믹 랜덤 액세스 메모리 장치인 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930002135A 1992-02-17 1993-02-16 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치 KR960002823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-029699 1992-02-17
JP4029699A JPH05225778A (ja) 1992-02-17 1992-02-17 ワード線駆動回路

Publications (2)

Publication Number Publication Date
KR930018584A true KR930018584A (ko) 1993-09-22
KR960002823B1 KR960002823B1 (ko) 1996-02-26

Family

ID=12283363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002135A KR960002823B1 (ko) 1992-02-17 1993-02-16 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치

Country Status (4)

Country Link
US (1) US5353257A (ko)
EP (1) EP0557066B1 (ko)
JP (1) JPH05225778A (ko)
KR (1) KR960002823B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905647B2 (ja) * 1992-04-30 1999-06-14 三菱電機株式会社 スタティックランダムアクセスメモリ装置
KR960011206B1 (ko) * 1993-11-09 1996-08-21 삼성전자 주식회사 반도체메모리장치의 워드라인구동회로
JPH07201173A (ja) * 1993-12-28 1995-08-04 Matsushita Electron Corp 半導体装置
KR0170903B1 (ko) * 1995-12-08 1999-03-30 김주용 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치
JP3838607B2 (ja) * 1999-03-17 2006-10-25 松下電器産業株式会社 半導体集積回路装置
JP2011044186A (ja) * 2009-08-19 2011-03-03 Oki Semiconductor Co Ltd ワード線駆動装置
JP5249394B2 (ja) * 2011-09-28 2013-07-31 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194591A (ja) * 1987-10-06 1989-04-13 Fujitsu Ltd 半導体メモリ

Also Published As

Publication number Publication date
EP0557066B1 (en) 1998-11-11
EP0557066A3 (en) 1994-11-09
JPH05225778A (ja) 1993-09-03
EP0557066A2 (en) 1993-08-25
KR960002823B1 (ko) 1996-02-26
US5353257A (en) 1994-10-04

Similar Documents

Publication Publication Date Title
KR920013456A (ko) 반도체 기억장치
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR930024162A (ko) 반도체 기억 장치
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
KR930005017A (ko) 반도체 dram 장치
KR960030409A (ko) 반도체 기억장치
US5455795A (en) Semiconductor memory device
JP2940845B2 (ja) 半導体記憶装置
KR920006981A (ko) 반도체 메모리
KR930018584A (ko) 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치
KR100384559B1 (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
KR950020734A (ko) 반도체 기억장치
US4896299A (en) Static semiconductor memory device having function of resetting stored data
KR930001230A (ko) 반도체 기억장치 및 반도체 집적회로 장치
KR920018754A (ko) 반도체 메모리 회로
JPS63122092A (ja) 半導体記憶装置
KR930022370A (ko) 반도체 메모리 장치
KR940018975A (ko) 반도체 메모리
KR0134747B1 (ko) 반도체 메모리 장치
KR870002590A (ko) 상보형 반도체 메모리장치
KR970076851A (ko) 결합으로 인한 판독 버스의 전위 변동을 방지하기 위한 기능을 가진 반도체 메모리 디바이스
KR100572839B1 (ko) 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치
KR100389036B1 (ko) 서브 워드 라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 반도체 메모리 장치
KR920018761A (ko) 반도체 기억장치
KR970017637A (ko) 반도체 메모리장치의 센스앰프 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000215

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee