JP2011044186A

JP2011044186A - ワード線駆動装置

Info

Publication number: JP2011044186A
Application number: JP2009190000A
Authority: JP
Inventors: Toshiro Sasaki; 俊郎佐々木
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2009-08-19
Filing date: 2009-08-19
Publication date: 2011-03-03
Also published as: US20110044122A1; US8218392B2

Abstract

【課題】電源電圧を低電圧化し且つメモリセルの選択に十分な電圧をワード線に供給することができるワード線駆動装置を提供する。
【解決手段】プルアップトランジスタのソース電位とゲート電位とをカップリングするコンデンサを設け、ワード線選択指令信号の立ち上り時点から所定時間後において当該プルアップトランジスタのソース電位を引き上げる。また、当該プルアップトランジスタのゲート電位を制御するゲート電位制御トランジスタをデプレッション型のＮチャネル電界効果トランジスタとして、そのゲート電位をローレベルに維持する。
【選択図】図１

Description

本発明は、メモリセルアレイのワード線を駆動するワード線駆動装置に関する。

例えば半導体記憶媒体であるＤＲＡＭなどのメモリを構成するメモリセルアレイのワード線を駆動するワード線駆動装置が従来から知られている（例えば特許文献１）。ワード線駆動装置は、所望のメモリセルへの書き込み又はメモリセルからの読み出しを行うためにそのメモリセルに接続されるワード線を選択及び駆動するものである。一般に、書き込み又は読み出しを確実に行うために電源電圧を昇圧した昇圧電圧がワード線駆動装置からワード線に供給される。

特開平１１−３９８６５号公報

ところで、近年、装置の消費電力低減のために低電圧での動作が求められている。図６は、特許文献１に開示されているワード線駆動回路の原理説明図である。この回路において例えば制御回路２０３からトランジスタ２０２のゲートへ供給する電圧をトランジスタ２０２の閾値電圧程度まで低電圧化した場合には、プルアップトランジスタ２００のゲート電圧が低下し、プルアップトランジスタ２００が十分なオン状態とならず、昇圧電圧Ｖｐｐよりも低い電圧しかワード線に供給できなくなる。その結果、メモリセルの書き込み又は読み出しを確実に行うことができなくなってしまうという問題があった。

本発明は上記した如き問題点に鑑みてなされたものであって、電源電圧を低電圧化し且つメモリセルの選択に十分な電圧をワード線に供給することができるワード線駆動装置を提供することを目的とする。

本発明によるワード線駆動装置は、ワード線の選択を指令する選択指令信号を生成する制御部と、前記選択指令信号の不存在の間、自身のゲート電位に応じてオンして、自身のソース電位によってワード線電位をワード線非選択レベルに引き下げるプルダウントランジスタと、自身のゲート電位に応じてオンして、自身のソース電位によって前記ワード線電位をワード線選択レベルに引き上げるプルアップトランジスタと、前記選択指令信号の存在及び不存在に応じて前記プルアップトランジスタのゲート電位を制御するゲート電位制御トランジスタと、を含むワード線駆動装置であって、前記プルアップトランジスタのソース電位とゲート電位とをカップリングするコンデンサを更に含み、前記制御部は、前記選択指令信号の各々の立ち上り時点から所定時間後において前記プルアップトランジスタのソース電位を引き上げることを特徴とする。

本発明によるワード線駆動装置によれば、電源電圧を低電圧化し且つメモリセルの選択に十分な電圧をワード線に供給することができる。

第１の実施例によるワード線駆動装置を表す回路図である。第１の実施例によるワード線駆動装置の動作波形を表す図である。デプレッション型のＮチャネル電界効果トランジスタのＩＤ−ＶＧＳ特性の一例を表す図である。第２の実施例によるワード線駆動装置を表す回路図である。第２の実施例によるワード線駆動装置の動作波形を表す図である。従来のワード線駆動回路の原理説明図である。

以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。

＜第１の実施例＞
図１は第１の実施例によるワード線駆動装置１００を表す回路図である。ワード線駆動装置１００は、例えばＤＲＡＭなどのメモリを構成するメモリセルアレイに含まれる複数のワード線のうちの１つを駆動するいわゆるワード線ドライバ回路である。ワード線駆動装置１００は、１本のワード線に対して１つ設けられ、通常、ＬＳＩ（図示せず）の内部に回路として形成される。

ワード線駆動装置１００は、プルアップトランジスタ１０１と、プルダウントランジスタ１０２と、ゲート電位制御トランジスタ１０３と、インバータ１０４と、コンデンサ１０５と、制御部１０６と、を含む。

プルアップトランジスタ１０１は、ワード線選択時にワード線（図示せず）の電位をワード線選択レベルに引き上げるトランジスタである。プルダウントランジスタ１０２は、ワード線非選択時にワード線の電位をワード線非選択レベルに引き下げるトランジスタである。以下、プルアップトランジスタ１０１及びプルダウントランジスタ１０２の各々が例えばＮＭＯＳなどのＮチャネル電界効果トランジスタである場合について説明する。

プルアップトランジスタ１０１のソースには制御部１０６からの電源信号ＰＷ（以下、単に信号ＰＷと称する）が入力される。ワード線選択時には、信号ＰＷの信号レベルとほぼ同一の信号レベルの信号がワード線に供給される。プルアップトランジスタ１０１のゲートは、ノードｎ１でゲート電位制御トランジスタ１０３のドレインに接続されている。ワード線選択時には、ノードｎ１の電位に応じてプルアップトランジスタ１０１がオン状態又はオフ状態となる。プルアップトランジスタ１０１のドレインにはワード線（図示せず）が接続されている。ワード線選択時には、信号ＰＷの信号レベルとほぼ同一の信号レベルのワード線信号ＷＬ（以下、単に信号ＷＬと称する）が当該ドレインからワード線へ供給される。

プルダウントランジスタ１０２のソースは接地電位ＶＳＳに接続されている。ワード線非選択時には、接地電位ＶＳＳとほぼ同一の電位の信号ＷＬがワード線に供給される。プルダウントランジスタ１０２のゲートは、ノードｎ２でインバータ１０４の出力に接続されている。ワード線非選択時には、ノードｎ２の電位に応じてプルアップトランジスタ１０１がオン状態となる。プルダウントランジスタ１０２のドレインは、プルアップトランジスタ１０１のドレインと接続されており、ワード線（図示せず）とも接続されている。ワード線非選択時には、接地電位ＶＳＳとほぼ同一の電位の信号ＷＬがワード線に供給される。

ゲート電位制御トランジスタ１０３は、プルアップトランジスタ１０１のゲート電位（ノードｎ１の電位）を制御するトランジスタである。ゲート電位制御トランジスタ１０３は、いわゆるデプレッション型のＮチャネル電界効果トランジスタである。ゲート電位制御トランジスタ１０３のゲートは接地電位に接続されている。ゲート電位制御トランジスタ１０３のソースには制御部１０６からのワード線選択制御信号ＡＤＤ（以下、単に信号ＡＤＤと称する）が入力される。信号ＡＤＤはワード線を選択又は非選択とするために制御部１０６から発せられる信号である。ゲート電位制御トランジスタ１０３のドレインは、プルアップトランジスタ１０１のゲート（ノードｎ１）に接続されている。

インバータ１０４の入力には制御部１０６からの信号ＡＤＤが入力される。インバータ１０４の出力は、プルダウントランジスタ１０２のゲート（ノードｎ２）に接続されている。つまり、インバータ１０４は、信号ＡＤＤの反転レベルをノードｎ２に与えるものである。それ故、プルアップトランジスタ１０１及びプルダウントランジスタ１０２のいずれか一方がオン状態のときには他方はオフ状態となる。

コンデンサ１０５は、プルアップトランジスタ１０１のソースとゲートとの間に接続されており、当該ソースの電位と当該ゲートの電位とをカップリングさせる作用を奏する。また、コンデンサ１０５は、ゲート電位制御トランジスタ１０３によって制御されたプルアップトランジスタ１０１のゲートの電位（ノードｎ１の電位）に応じて充電される。コンデンサ１０５は、ソース−ゲート間の寄生容量を主とするものでも良いし、独立した素子でも良い。また、コンデンサ１０５の容量値については特に制限はなく、例えば５００ｐＦなどとして適宜設定すれば良い。

制御部１０６は、信号ＡＤＤ及び信号ＰＷを制御するいわゆるワード線デコーダ回路であり、例えばＣＰＵなどのマイクロプロセッサにより構成される制御回路である。制御部１０６は、１つのワード線駆動装置１００に１つ設けられても良いし、複数のワード線駆動装置１００で共有しても良い。

制御部１０６は、ワード線を選択又は非選択とするためのワード線選択制御信号である信号ＡＤＤを生成及び出力し、ゲート電位制御トランジスタ１０３のソース及びインバータ１０４の入力に供給する。以下、信号レベルがハイレベル（ＶＤＤ）のときの信号ＡＤＤを、ワード線の選択を指令する信号である選択指令信号と称し、また、信号レベルがローレベル（ＶＳＳ）のときの信号ＡＤＤを、ワード線の非選択を指令する信号である非選択指令信号と称する。すなわち、制御部１０６は、選択指令信号と非選択指令信号とを択一的に生成及び出力する。

また、制御部１０６は、ワード線に供給する信号レベルを定める信号ＰＷをプルアップトランジスタ１０１のソースに供給する。制御部１０６は、ワード線の選択、非選択に応じてローレベル（接地電位ＶＳＳ）、ハイレベル（電源電位ＶＤＤ）、昇圧レベル（ＶＤＤ＋α）の信号ＡＤＤ又は信号ＰＷを生成するための電圧生成機構を内蔵し又は外部に設けられた電圧生成機構（図示せず）からこれら各レベルの電圧の供給を受けて各レベルの信号ＡＤＤ又は信号ＰＷを生成する。

図２はワード線駆動装置１００の動作波形を表す図である。横軸は時刻を表し、縦軸は信号ＡＤＤ、信号ＰＷ、ノードｎ１、ノードｎ２及び信号ＷＬのそれぞれの信号レベルを表す。以下、図２を参照しつつ、ワード線駆動装置１００の動作について説明する。

時刻ｔ０まではワード線非選択期間である。この期間中、制御部１０６は、信号ＡＤＤをローレベル（接地電位ＶＳＳ。以下、ＶＳＳとする）としてすなわち非選択指令信号を生成し出力している。また、制御部１０６は、信号ＰＷの信号レベルについてもＶＳＳとして生成及び出力している。

ここで、ゲート電位制御トランジスタ１０３はデプレッション型のＮチャネル電界効果トランジスタであり、そのゲートにはＶＳＳが供給されていることから、ゲート電位制御トランジスタ１０３はオン状態である。図３は、デプレッション型のＮチャネル電界効果トランジスタのＩＤ−ＶＧＳ特性の一例を表す図である。ゲート−ソース間電圧ＶＧＳが０Ｖの場合にもオン状態となり、ドレイン電流ＩＤが流れる。すなわち、ゲート電位制御トランジスタ１０３のゲートには高電圧を供給する必要はなく、その閾値電圧Ｖｔｄと同程度の電位又はそれ以下の電位である接地電位ＶＳＳが供給されていれば、ゲート電位制御トランジスタ１０３はオン状態となる。

ゲート電位制御トランジスタ１０３がオン状態であるので、ノードｎ１はＶＳＳである。ノードｎ１がＶＳＳであるので、プルアップトランジスタ１０１はオフ状態である。また、インバータ１０４によって信号ＡＤＤの信号レベルが反転されるので、ノードｎ２はハイレベル（電源電位ＶＤＤ。以下、単にＶＤＤとする）である。ノードｎ２がＶＤＤであるので、プルダウントランジスタ１０２はオン状態である。したがって、ワード線の電位は、プルダウントランジスタ１０２によって、ワード線非選択レベル（ここではＶＳＳ）に引き下げられている。

時刻ｔ０から時刻ｔ２まではワード線選択期間である。制御部１０６は、時刻ｔ０において、信号ＡＤＤの信号レベルをＶＳＳからＶＤＤへ切り替えて出力する。すなわち、制御部１０６は、選択指令信号を生成し出力する。ノードｎ２には信号ＡＤＤの反転レベルであるＶＳＳが供給されるので、プルダウントランジスタ１０２はオフ状態に切り替わる。他方、ノードｎ１にはゲート電位制御トランジスタ１０３を介して信号ＡＤＤが供給される。時刻ｔ０から時刻ｔｃ１の期間に亘ってコンデンサ１０５が徐々に充電されるのに伴って、ノードｎ１の信号レベルがＶＳＳから所定の電圧まで上昇する。

詳細には、ノードｎ１の信号レベルは、ゲート電位制御トランジスタ１０３のゲート電位から、その閾値電圧Ｖｔｄを減算して算出される電位まで上昇する。つまり、ゲート電位がＶＳＳ＝０Ｖの場合には、−Ｖｔｄまで上昇する。例えば閾値電圧Ｖｔｄが−０．７Ｖの場合、０Ｖ−（−０．７Ｖ）＝０．７Ｖまで上昇する。デプレッション型Ｎチャネル電界効果トランジスタの特性上、ゲート電位制御トランジスタ１０３は、ノードｎ１の信号レベルが−Ｖｔｄ（例えば０．７Ｖ）まで上昇した時点（時刻ｔｃ１）でオフ状態となる。

制御部１０６は、選択指令信号の立ち上り時点（時刻ｔ０）から所定時間後（時刻ｔ１）において、信号ＰＷの信号レベルをＶＳＳからＶＤＤ＋αに引き上げる。時刻ｔ１は時刻ｔｃ１以降の時刻である。コンデンサ１０５の容量値などの諸特性を考慮し、時刻ｔ１が時刻ｔｃ１以降となるように電圧引き上げタイミングが制御部１０６に予め設定されている。ＶＤＤ＋αは、ワード線に接続されたメモリセル（図示せず）のデータ読み書きを確実に行うのに要する電圧である。なお、αに制限は無く、適宜設定すれば良い。

時刻ｔ１以降、コンデンサ１０５のカップリング効果により、信号ＰＷの信号レベルの変化がノードｎ１の電位に反映される。詳細には、ノードｎ１の電位が−Ｖｔｄから−Ｖｔｄ＋（ＶＤＤ＋α）−βに上昇する。ここで、βは昇圧の非効率による低下分の電圧である。例えばＶＤＤが０．７Ｖ、Ｖｔｄが−０．７Ｖ、αが２Ｖ、βが０．１Ｖの場合、ＶＤＤ＋α＝２．７Ｖであり、−Ｖｔｄ＋（ＶＤＤ＋α）−β＝３．３Ｖである。

プルアップトランジスタ１０１のソース電位（ＶＤＤ＋α＝２．７Ｖ）を基準としたときのゲート電位（ノードｎ１）は、３．３Ｖ−２．７Ｖ＝０．６Ｖとなる。プルアップトランジスタ１０１の閾値電圧Ｖｔｎが例えば０．５Ｖの場合、ノードｎ１の電位（０．６Ｖ）の方がＶｔｎ（０．５Ｖ）よりも大きいので、プルアップトランジスタ１０１はオン状態となる。なお、ゲート電位制御トランジスタ１０３はオフ状態であるので、ノードｎ１の電位は信号ＡＤＤの影響を受けない。なお、上記した各信号レベルの値は一例であり、他の値でも良い。

プルアップトランジスタ１０１がオンするので、ワード線の電位は、プルアップトランジスタ１０１によって、ワード線選択レベル（ここでは信号ＰＷの信号レベルＶＤＤ＋α）に引き上げられる。これにより、メモリセルをオンするのに必要な電圧ＶＤＤ＋αが損失なくワード線に供給されるので、メモリセルのデータの読み書きを確実に行うことができる。

時刻ｔ２以降はワード線非選択期間である。制御部１０６は、時刻ｔ２において信号ＡＤＤ及び信号ＰＷの各々の信号レベルをＶＤＤからＶＳＳに切り替えて出力する。すなわち、制御部１０６は、非選択指令信号を生成し出力する。信号ＰＷがＶＳＳとなることからコンデンサ１０５が放電され、また、ＶＳＳの信号ＡＤＤがゲート電位制御トランジスタ１０３を介してノードｎ１に供給されることから、ノードｎ１はＶＳＳに低下する。ノードｎ２には信号ＡＤＤの反転レベルであるＶＤＤが供給されるので、プルダウントランジスタ１０２がオン状態となる。ワード線の電位は、プルダウントランジスタ１０２によって、ワード線非選択レベル（ここではＶＳＳ）に引き下げられる。

上記したように本実施例のワード線駆動装置によれば、コンデンサの充電によりプルアップトランジスタのゲート電位を上昇させた後でそのソースに昇圧電位を供給することにより、メモリセルをオンするのに十分な電圧をワード線に供給することができる。また、プルアップトランジスタのゲート電位を制御するためのトランジスタ（ゲート電位制御トランジスタ）としてデプレッション型のＮチャネル電界効果トランジスタを用いることにより、そのゲートへ供給する電圧を例えば接地電位（ＶＳＳ）などの低電圧とすることができる。すなわち、ゲート電位制御トランジスタのゲートには高電圧を供給する必要はなく、その閾値電圧（Ｖｔｄ）と同程度の電位又はそれ以下の電位である接地電位が供給されていれば、ゲート電位制御トランジスタはオン状態となる。それ故、電源電圧を閾値電圧と同程度の電位又は接地電位程度に低電圧化することができるので、低消費電力化することができる。

このように、本実施例のワード線駆動装置によれば、電源電圧を低電圧化し且つメモリセルの選択に十分な電圧をワード線に供給することができる。

＜第２の実施例＞
図４は本実施例によるワード線駆動装置１００を表す回路図である。以下、第１の実施例と異なる部分を主に説明する。ゲート電位制御トランジスタ１０３のゲートに制御部１０６から充電制御信号ＰＲ（以下、単に信号ＰＲと称する）が供給される点が第１の実施例と異なる。

図５は本実施例によるワード線駆動装置１００の動作波形を表す図である。横軸は時刻を表し、縦軸は信号ＡＤＤ、信号ＰＲ、信号ＰＷ、ノードｎ１、ノードｎ２及び信号ＷＬのそれぞれの信号レベルを表す。以下、図５を参照しつつ、ワード線駆動装置１００の動作について説明する。

時刻ｔ０まではワード線非選択期間である。この期間中、制御部１０６は、信号ＡＤＤ、信号ＰＷ及び信号ＰＲの各々の信号レベルをＶＳＳとして出力している。すなわち、制御部１０６は、非選択指令信号を生成し出力している。このワード線非選択期間中は、デプレッション型のＮチャネル電界効果トランジスタであるゲート電位制御トランジスタ１０３はオン状態であり、ノードｎ１はＶＳＳであるので、プルアップトランジスタ１０１はオフ状態である。また、ノードｎ２がＶＤＤであるので、プルダウントランジスタ１０２はオン状態である。したがって、ワード線の電位は、プルダウントランジスタ１０２によって、ワード線非選択レベル（ＶＳＳ）に引き下げられている。

時刻ｔ０から時刻ｔ２まではワード線選択期間である。制御部１０６は、時刻ｔ０において、信号ＡＤＤ及び信号ＰＲの各々の信号レベルをＶＳＳからＶＤＤへ切り替えて出力する。すなわち、制御部１０６は、選択指令信号を生成し出力する。ノードｎ２の信号レベルはＶＳＳとなるので、プルダウントランジスタ１０２はオフ状態となる。

ゲートに信号レベルＶＤＤの信号ＡＤＤが印加されたゲート電位制御トランジスタ１０３は引き続きオン状態であるが、接地電位ＶＳＳが印加されているときに比較してより大きいドレイン電流が流れる。時刻ｔ０から時刻ｔｃ２の期間に亘ってコンデンサ１０５が徐々に充電されるのに伴って、デプレッション型のＮチャネル電界効果トランジスタの特性上、ノードｎ１の信号レベルがＶＤＤまで上昇する。ゲート電位制御トランジスタ１０３に比較的大きいドレイン電流が流れることから、コンデンサ１０５が比較的短期間に充電される。つまり、第１の実施例における時刻ｔ０から時刻ｔｃ１までの充電期間よりも、本実施例における時刻ｔ０から時刻ｔｃ２までの充電期間の方が短い。ノードｎ１の信号レベルがＶＤＤまで上昇した時点（時刻ｔｃ２）で、プルアップトランジスタ１０１はオフ状態となる。

制御部１０６は、時刻ｔ０から所定時間経過後に信号ＰＲの信号レベルをＶＤＤからＶＳＳへ切り替えて出力する。すなわち、制御部１０６は、選択指令信号の立ち上り時点つまりワード線選択期間の開始時点（時刻ｔ０）から所定時間経過した時刻ｔｃ２までの期間だけゲート電位制御トランジスタ１０３のゲート電位をハイレベル（ＶＤＤ）とする。コンデンサ１０５の容量値などの諸特性を考慮し、時刻ｔ０からの電圧引き上げタイミングが制御部１０６に予め設定されている。電圧引き上げタイミングは、通常、コンデンサ１０５の充電が完了する時刻ｔｃ２と同時又はほぼ同時期となるように設定される。

制御部１０６は、選択指令信号の立ち上り時点（時刻ｔ０）から所定時間後（時刻ｔ１）において、信号ＰＷの信号レベルをＶＳＳからＶＤＤ＋αに引き上げる。時刻ｔ１は時刻ｔｃ２以降の時刻である。コンデンサ１０５の容量値などの諸特性を考慮し、時刻ｔ２が時刻ｔｃ１以降となるように、時刻ｔ０からの電圧引き上げタイミングが制御部１０６に予め設定されている。コンデンサ１０５の充電期間が比較的短いので、より早いタイミングで信号ＰＷの信号レベルをＶＤＤ＋αに切り替えることができる。

時刻ｔ１以降、コンデンサ１０５のカップリング効果により、ノードｎ１の電位がＶＤＤからＶＤＤ＋（ＶＤＤ＋α）−βに上昇する。例えばＶＤＤが０．７Ｖ、αが２Ｖ、βが０．１Ｖの場合、ＶＤＤ＋α＝２．７Ｖであり、ＶＤＤ＋（ＶＤＤ＋α）−β＝３．３Ｖである。プルアップトランジスタ１０１のソース電位（ＶＤＤ＋α＝２．７Ｖ）を基準としたときのゲート電位（ノードｎ１）は、３．３Ｖ−２．７Ｖ＝０．６Ｖとなる。プルアップトランジスタ１０１の閾値電圧Ｖｔｎが例えば０．５Ｖの場合、ノードｎ１の電位（０．６Ｖ）の方がＶｔｎ（０．５Ｖ）よりも大きいので、プルアップトランジスタ１０１はオン状態となる。なお、ゲート電位制御トランジスタ１０３はオフ状態であるので、ノードｎ１の電位は信号ＡＤＤの影響を受けない。なお、上記した各信号レベルの値は一例であり、他の値でも良い。

プルアップトランジスタ１０１がオンするので、ワード線の電位は、プルアップトランジスタ１０１によって、ワード線選択レベル（ここでは信号ＰＷの信号レベルＶＤＤ＋α）に引き上げられる。これにより、メモリセルをオンするのに必要な電圧ＶＤＤ＋αが損失なくワード線に供給されるので、メモリセルのデータの読み書きを確実に行うことができる。時刻ｔ２以降はワード線非選択期間であり、第１の実施例と同様である。

上記したように本実施例のワード線駆動装置によれば、ゲート電位制御トランジスタのゲートへ信号（ＰＷ）を供給する手段を更に含み、ワード線選択期間の開始時点から所定時間だけ当該信号の信号レベルをハイレベル（ＶＤＤ）とする。ゲートに接地電位（ＶＳＳ）が印加されているときに比較してより大きいドレイン電流が流れることから、比較的短期間でコンデンサを充電することができる。それによって、昇圧電圧（ＶＤＤ＋α）をより短期間でワード線に供給することができ、メモリ動作周波数を高速化できる。

このように、本実施例のワード線駆動装置によれば、電源電圧を低電圧化し且つメモリセルの選択に十分な電圧をワード線に供給することができるのに加えて、ワード線選択を高速化し、メモリ動作周波数を高速化することができる。

１００ワード線駆動装置
１０１プルアップトランジスタ
１０２プルダウントランジスタ
１０３ゲート電位制御トランジスタ
１０４インバータ
１０５コンデンサ
１０６制御部

Claims

ワード線の選択を指令する選択指令信号を生成する制御部と、
前記選択指令信号の不存在の間、自身のゲート電位に応じてオンして、自身のソース電位によってワード線電位をワード線非選択レベルに引き下げるプルダウントランジスタと、
自身のゲート電位に応じてオンして、自身のソース電位によって前記ワード線電位をワード線選択レベルに引き上げるプルアップトランジスタと、
前記選択指令信号の存在及び不存在に応じて前記プルアップトランジスタのゲート電位を制御するゲート電位制御トランジスタと、を含むワード線駆動装置であって、
前記プルアップトランジスタのソース電位とゲート電位とをカップリングするコンデンサを更に含み、
前記制御部は、前記選択指令信号の各々の立ち上り時点から所定時間後において前記プルアップトランジスタのソース電位を引き上げることを特徴とするワード線駆動装置。
前記ゲート電位制御トランジスタは、デプレッション型のＮチャネル電界効果トランジスタであることを特徴とする請求項１に記載のワード線駆動装置。
前記ゲート電位制御トランジスタのゲート電位がローレベルに維持されていることを特徴とする請求項２に記載のワード線駆動装置。
前記制御部は、前記選択指令信号の立ち上り時点から所定期間だけ前記ゲート電位制御トランジスタのゲート電位をハイレベルとするゲート電位切替手段を更に含むことを特徴とする請求項１に記載のワード線駆動装置。
前記ゲート電位制御トランジスタは、デプレッション型のＮチャネル電界効果トランジスタであることを特徴とする請求項４に記載のワード線駆動装置。