KR100520643B1 - 플래시 메모리 장치 - Google Patents

플래시 메모리 장치 Download PDF

Info

Publication number
KR100520643B1
KR100520643B1 KR10-2002-0086206A KR20020086206A KR100520643B1 KR 100520643 B1 KR100520643 B1 KR 100520643B1 KR 20020086206 A KR20020086206 A KR 20020086206A KR 100520643 B1 KR100520643 B1 KR 100520643B1
Authority
KR
South Korea
Prior art keywords
flash memory
data
latch
column
column selection
Prior art date
Application number
KR10-2002-0086206A
Other languages
English (en)
Other versions
KR20040059458A (ko
Inventor
장영배
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2002-0086206A priority Critical patent/KR100520643B1/ko
Publication of KR20040059458A publication Critical patent/KR20040059458A/ko
Application granted granted Critical
Publication of KR100520643B1 publication Critical patent/KR100520643B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Abstract

본 발명에 따른 플래시 메모리 장치는, 복수의 플래시 메모리 셀들을 포함하는 메모리 셀 어레이와, 어드레스 버스를 통해 입력된 어드레스 중에서 하위 어드레스를 디코딩하여 칼럼 선택 신호를 출력하는 칼럼 디코더와, 어드레스 버스를 통해 입력된 어드레스 중에서 상위 어드레스를 디코딩하여 워드라인을 구동하는 로우 디코더와, 칼럼 선택 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택 수단과, 데이터 버스를 통해 입력된 데이터를 래치하는 복수의 래치어레이와, 플래시 메모리 셀에 저장된 데이터를 증폭하여 데이터 버스로 출력하는 복수의 센스앰프를 포함하는데, 래치 어레이는 적어도 2개 이상의 래치를 포함하여, 연속적인 어드레스에 내용이 서로 다른 여러 바이트를 동시에 라이트할 수 있도록 하여 프로그램 시간을 줄일 수 있다.

Description

플래시 메모리 장치{Flash memory device}
본 발명은 플래시 메모리 장치에 관한 것으로, 보다 상세하게는 플래시 메모리에 프로그램 데이터를 라이트할 때 연속적인 어드레스에 내용이 서로 다른 여러 바이트를 동시에 라이트할 수 있도록 하여 프로그램 시간을 줄일 수 있는 플래시 메모리 장치에 관한 것이다.
도 1은 종래 기술에 따른 플래시 메모리 장치를 나타낸 개념 블록도이다.
플래시 메모리 장치는, 플래시 메모리 셀들을 포함하는 메모리 셀 어레이(1)와, 어드레스 버스(2)를 통해 입력된 어드레스 신호 중에서 하위 어드레스 신호 CADD를 디코딩하여 칼럼 선택신호를 출력하는 칼럼 디코더(3)와, 어드레스 버스(2)를 통해 입력된 어드레스 신호 중에서 상위 어드레스 신호 RADD를 디코딩하여 워드라인을 구동하는 로우 디코더(4)와, 칼럼 선택 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택부(5)와, 데이터 버스(6)를 통해 입력된 데이터를 래치하는 래치 어레이(7)와, 플래시 메모리 셀에 저장된 데이터를 증폭하여 데이터 버스(6)로 출력하는 센스앰프 어레이(8)를 포함한다.
여기서, 래치 어레이(7)는 1 바이트(byte)의 데이터를 동시에 프로그래밍하기 위해, 8개의 어드레스에 해당하는 플래시 메모리 셀에 동일한 데이터를 동시에 라이트하기 위한 8개의 래치 LAT0∼LAT7를 포함한다.
센스앰프 어레이(8)는 1 바이트의 데이터를 동시에 라이트하기 위해, 8개의 어드레스에 해당하는 플래시 메모리 셀에 저장된 데이터를 동시에 증폭하기 위한 8개의 센스앰프 SA0∼SA7를 포함한다.
도 2는 도 1에 도시된 종래 기술에 따른 플래시 메모리 장치의 동작 타이밍을 나타낸 도면이다.
먼저 모드 제어신호 MDC에 의해 프로그램 모드가 설정되면, 프로그램 명령 신호 PGMB에 따라 입력된 어드레스 신호 ADD에 해당하는 플래시 메모리 셀에 입력된 데이터 DIN가 프로그래밍 된다.
일반적으로 프로그램 데이터를 플레시 메모리 셀에 라이트할 때, 하나의 어드레스에 대해 하나의 바이트(byte) 또는 워드(word) 단위로 라이트 동작이 수행되므로 전체 플래시 메모리를 라이트 하기 위해서는 많은 시간이 소요된다.
따라서 플래시 메모리 장치의 테스트 시간도 플래시 메모리 용량이 커짐에 따라 길어지며, 테스트 비용도 많아지게 된다.
도 1에 도시된 종래 기술에 따른 플래시 메모리 장치는 하나의 바이트 또는 워드가 입력되면 4개 또는 8개의 어드레스에 동일 데이터가 라이트되도록 구성된다.
그러나 각각의 어드레스에 해당하는 플래시 메모리 셀에 서로 다른 데이터를 라이트 하는 경우에는 일반적인 방법에 의해 하나의 어드레스에 해당하는 하나의 플래시 메모리 셀에 하나의 데이터를 라이트하여야 하기 때문에 프로그래밍 시간이 길어지는 문제점이 발생한다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 4개 또는 8개의 프로그램 데이터를 순차적으로 래치시키고, 동시에 라이트 동작을 수행하여 라이트 시간 및 테스트 시간을 줄일 수 있는 플래시 메모리 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 플래시 메모리 장치는, 복수의 플래시 메모리 셀들을 포함하는 메모리 셀 어레이; 어드레스 버스를 통해 입력된 어드레스 중에서 하위 어드레스를 디코딩하여 칼럼 선택 신호를 출력하는 칼럼 디코더; 상기 어드레스 버스를 통해 입력된 어드레스 중에서 상위 어드레스를 디코딩하여 워드라인을 구동하는 로우 디코더; 상기 칼럼 선택 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택 수단; 상기 래치제어신호에 의해 제어되어 데이터 버스를 통해 입력된 복수 바이트의 데이터를 래치하는 복수의 래치어레이; 및 상기 플래시 메모리 셀에 저장된 데이터를 증폭하여 상기 데이터 버스로 출력하는 복수의 센스앰프를 포함하는데, 상기 래치 어레이는 상기 복수 바이트의 데이터를 상기 복수의 플래시 메모리 셀들에 동시에 저장하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 플래시 메모리 장치를 나타낸 개념 블록도이다.
플래시 메모리 장치는 플래시 메모리 셀들을 포함하는 메모리 셀 어레이(10)와, 어드레스 버스(20)를 통해 입력된 어드레스 신호 중에서 하위 어드레스 신호 CADD를 디코딩하여 칼럼 선택 신호를 출력하는 칼럼 디코더(30)와, 어드레스 버스(20)를 통해 입력된 어드레스 신호 중에서 상위 어드레스 신호 RADD를 디코딩하여 워드라인을 구동하는 로우 디코더(40)와, 칼럼 선택 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택부(50)와, 데이터 버스(60)를 통해 입력된 데이터를 래치하는 래치 어레이(70)와, 플래시 메모리 셀에 저장된 데이터를 증폭하여 데이터 버스(60)로 출력하는 센스앰프 어레이(80)를 포함한다.
여기서, 래치 어레이(70)는 4 바이트(byte)의 데이터를 동시에 저장하기 위해 각각 4개의 래치를 포함하는 8개의 래치부(71∼78)를 포함한다.
센스앰프 어레이(80)는 1 바이트(byte)의 데이터를 동시에 증폭하기 위해 8개의 센스앰프(81∼88)를 포함한다.
도 4는 도 3에 도시된 본 발명에 따른 플래시 메모리 장치의 동작 타이밍을 나타낸 도면이다.
먼저 모드 제어 신호 MDC에 의해 4 바이트 프로그램 모드로 설정되면, 입력된 어드레스 신호에 따라 입력된 데이터가 래치부(71∼78)의 각 래치에 순차적으로 저장된다.
여기서, 래치부(71∼78)의 각 래치를 순차적으로 활성화시키는 신호는 칼럼 디코더(30)에 의해 디코딩된 최하위 2 비트 칼럼 선택 신호 LC<0:3>를 이용한다.
이어서 프로그램 명령 신호 PGMB에 따라 입력된 어드레스 ADD에 해당하는 플래시 메모리 셀에 래치부(71∼78)의 각 래치에 저장된 데이터를 프로그래밍 한다.
상기한 바와 같이 종래 기술에서는 1 바이트의 데이터를 동시에 프로그래밍 하였으나, 본 발명에 따른 플래시 메모리 장치는 4 바이트의 데이터를 동시에 프로그래밍 할 수 있기 때문에 프로그래밍 속도를 향상시킬 수 있고, 테스트 모드 시에도 테스트 시간을 줄일 수 있다.
여기서는 4개의 래치를 하나의 단위로 구성하여 4 바이트의 데이터를 동시에 프로그래밍 하는 경우를 예를 들어 설명하였으나, 프로그래밍에 필요한 최대 전류의 양을 고려하여 동시에 8 바이트 또는 16 바이트의 데이터를 동시에 프로그래밍 하도록 설계할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 플래시 메모리 장치는, 동시에 여러 바이트를 프로그래밍 할 수 있기 때문에 프로그래밍 시간을 줄일 수 있는 효과가 있다.
또한, 플래시 메모리 셀의 정상 동작 유무를 테스트하는 테스트 시간 및 비용을 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 기술에 따른 플래시 메모리 장치를 나타낸 개념 블록도.
도 2는 도 1에 도시된 종래 기술에 따른 플래시 메모리 장치의 동작 타이밍도.
도 3은 본 발명에 따른 플래시 메모리 장치를 나타낸 개념 블록도.
도 4는 도 3에 도시된 본 발명에 따른 플래시 메모리 장치의 동작 타이밍도.

Claims (3)

  1. 복수의 플래시 메모리 셀들을 포함하는 메모리 셀 어레이;
    어드레스 버스를 통해 입력된 어드레스 중에서 하위 어드레스를 디코딩하여 칼럼 선택 신호 및 래치제어신호를 출력하는 칼럼 디코더;
    상기 어드레스 버스를 통해 입력된 어드레스 중에서 상위 어드레스를 디코딩하여 워드라인을 구동하는 로우 디코더;
    상기 칼럼 선택 신호를 이용하여 칼럼 라인을 선택하는 칼럼 선택 수단;
    상기 래치제어신호에 의해 제어되어 데이터 버스를 통해 입력된 복수 바이트의 데이터를 래치하는 복수의 래치어레이; 및
    상기 플래시 메모리 셀에 저장된 데이터를 증폭하여 상기 데이터 버스로 출력하는 복수의 센스앰프를 포함하는데,
    상기 래치 어레이는 상기 복수 바이트의 데이터를 상기 복수의 플래시 메모리 셀들에 동시에 저장하는 것을 특징으로 하는 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 래치 어레이를 구성하는 래치들은 상기 칼럼 선택 신호를 이용하여 순차적으로 선택되는 것을 특징으로 하는 플래시 메모리 장치.
  3. 제 2 항에 있어서,
    상기 래치 어레이를 구성하는 래치들은 상기 칼럼 선택 신호 중에서 하위 칼럼 선택 신호들을 이용하여 순차적으로 선택되는 것을 특징으로 하는 플래시 메모리 장치.
KR10-2002-0086206A 2002-12-30 2002-12-30 플래시 메모리 장치 KR100520643B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086206A KR100520643B1 (ko) 2002-12-30 2002-12-30 플래시 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086206A KR100520643B1 (ko) 2002-12-30 2002-12-30 플래시 메모리 장치

Publications (2)

Publication Number Publication Date
KR20040059458A KR20040059458A (ko) 2004-07-05
KR100520643B1 true KR100520643B1 (ko) 2005-10-13

Family

ID=37351464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0086206A KR100520643B1 (ko) 2002-12-30 2002-12-30 플래시 메모리 장치

Country Status (1)

Country Link
KR (1) KR100520643B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379372B2 (en) 2004-09-15 2008-05-27 Samsung Electronics Co., Ltd. Non-volatile memory device with scanning circuit and method

Also Published As

Publication number Publication date
KR20040059458A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
JP2008536250A (ja) Ｙ−ｍｕｘ分割方法
KR19980078156A (ko) 고속 동작용 싱크로노스 디램
KR930022206A (ko) 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리
US7430150B2 (en) Method and system for providing sensing circuitry in a multi-bank memory device
KR20020058931A (ko) 동기식메모리장치의 데이터 입출력 가변제어장치 및 방법
EP1424699A2 (en) Nonvolatile memory device with simultaneous read/write
US6584022B2 (en) Semiconductor memory device with simultaneous data line selection and shift redundancy selection
US10971212B2 (en) Memory chip and control method thereof
KR20050068323A (ko) 반도체 메모리장치의 데이터 억세스회로
KR100520643B1 (ko) 플래시 메모리 장치
KR100540483B1 (ko) 데이터 억세스 위치에 관계없이 연속적인 버스트 모드로 데이터를 억세스할 수 있는 반도체 메모리 장치 및 그의 구동방법
US6377492B1 (en) Memory architecture for read and write at the same time using a conventional cell
KR20000073461A (ko) 하이브리드 메모리 장치
US20190267061A1 (en) Memory device
US5610870A (en) Circuit and method for controlling the impedance of a serial access memory
JPH04278288A (ja) 半導体記憶装置　
KR20010007303A (ko) 반도체 기억 장치
US8045408B2 (en) Semiconductor integrated circuit with multi test
JP3129880B2 (ja) 半導体記憶装置
KR20040029536A (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
KR970060223A (ko) 반도체 기억 장치 및 그 제어 방법
KR20060095262A (ko) 반도체 메모리 장치
KR100624286B1 (ko) 플래시 메모리의 리페어 장치
US7298666B2 (en) Device for distributing input data for memory device
US20100169518A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee