KR100624286B1 - 플래시 메모리의 리페어 장치 - Google Patents

플래시 메모리의 리페어 장치 Download PDF

Info

Publication number
KR100624286B1
KR100624286B1 KR1019990063971A KR19990063971A KR100624286B1 KR 100624286 B1 KR100624286 B1 KR 100624286B1 KR 1019990063971 A KR1019990063971 A KR 1019990063971A KR 19990063971 A KR19990063971 A KR 19990063971A KR 100624286 B1 KR100624286 B1 KR 100624286B1
Authority
KR
South Korea
Prior art keywords
cam
redundant
column
main
sector
Prior art date
Application number
KR1019990063971A
Other languages
English (en)
Other versions
KR20010061475A (ko
Inventor
주영동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990063971A priority Critical patent/KR100624286B1/ko
Publication of KR20010061475A publication Critical patent/KR20010061475A/ko
Application granted granted Critical
Publication of KR100624286B1 publication Critical patent/KR100624286B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Abstract

본 발명에 캠그룹을 센싱하는 센스앰프를 공유하여 리던던트 블록의 사이즈를 감소시킬 수 있는 플래시 메모리의 리페어 구조에 관한 것으로서, Y디코더에서 출력되는 컬럼 선택 신호에 따라 메인 셀 어레이의 한 컬럼을 선택하는 메인 Y셀렉터와, 메인 Y셀렉터에 의해 선택된 메인 셀 어레이의 한 컬럼에 포함되는 메인 셀의 데이터를 센싱하고, 메인 센싱 신호를 출력하는 메인센스앰프와, 컬럼 선택 신호에 따라 리던던트 셀 어레이의 한 컬럼을 선택하는 리던던트 Y셀렉터와, 리던던트 Y셀렉터에 의해 선택된 리던던트 셀 어레이의 한 컬럼에 포함되는 리던던트 셀의 데이터를 센싱하고, 리던던트 센싱 신호를 출력하는 리던던트 센스앰프와, 리페어 정보에 따라 출력 선택 신호를 출력하는 리던던트 블록, 및 출력 선택 신호에 따라, 메인 센싱 신호와 리던던트 센싱 신호 중 어느 하나를 선택하여, 출력하는 출력멀티플렉서를 포함하는 것을 특징으로 한다.
리페어, 캠블록, 캠그룹

Description

플래시 메모리의 리페어 장치{A repair device of flash memory}
도 1은 종래의 리페어 장치를 나타내는 블록도.
도 2는 종래의 리던던트 블록도.
도 3은 본 발명에 따른 리페어 장치를 나타내는 블록도.
도 4는 본 발명에 따른 캠 그룹의 블록도.
도 5는 본 발명에 따른 리던던트 블록도.
* 도면이 상세한 부분의 대한 부호의 설명 *
100:출력멀티플렉서 110:메인센스앰프
130:제1메인Y셀렉터 140:메인셀어레이
150:리던던트 셀어레이 160:리던던트 Y셀렉터
170:리던던트 센스앰프 180:리던던트 블록
191:플래그캠 192:제1컬럼어드레스캠
193:제2컬럼어드레스캠 194:제3컬럼어드레스캠
195:제4컬럼어드레스캠 196:제1 IO캠
197:제2 IO캠 198:제3 IO캠
220:섹터ATD
본 발명은 센스앰프를 공유하여 리던던트 블록의 사이즈를 감소시킬 수 있는 플래시 메모리의 리페어 장치에 관한 것이다.
일반적으로 플래시 메모리 소자에서는 수율 향상을 위하여 다음과 같은 리던던시(redundancy) 캠(Content Addressable Memory, CAM) 셀을 사용하여 리던던트 회로에 의한 리페어 과정을 가진다.
도 1을 참조하여 종래의 리페어 장치를 설명하면 다음과 같다.
먼저, 메인셀어레이(50)를 센싱하는 메인센스앰프(20) 및 리던던트 셀어레이(80)을 센싱하는 리던던트 센스앰프(60)의 출력단은 출력멀티플렉서(OUTMUX)(10)로 접속되며, 리던던트 블록(90)의 출력단 역시 출력멀티플렉서(10)로 접속된다.
그리고 컬럼디코더(미도시)의 출력신호(YSEL)에 의하여 메인셀어레이(50)의 한 컬럼을 선택하는 제1메인Y셀릭터(40) 및 제2메인Y셀렉터(30)가 메인센스앰프(20) 및 메인셀어레이(50)사이에 접속되어 있다.
한편, 리던던트 센스앰프(60)와 리던던트 셀어레이(80) 사이에는 리던던트 블록(90)의 출력신호(RYSEL)에 의하여 리던던트 셀어레이(80)의 한 컬럼을 선택하는 리던던트 Y셀렉터(70)가 접속되어 있다.
전술한 출력멀티플렉서(10)는 메인센스앰프(20)의 출력신호(SAOUT), 리던던트 센스앰프(60)의 출력신호(RSAOUT) 및 리던던트 블록의 출력신호(CBUSEN) 중에서 선택하여 출력(IOPAD)한다.
전술한 종래의 리페어 장치의 동작은 다음과 같다.
제1메인Y셀렉터(40)는 컬럼디코더(미도시)에서 출력되는 YSEL에 의해서 메인셀어레이(50)를 선택한다. YSEL에 의해서 제1메인Y셀렉터(40)가 메인셀어레이를 선택하게 되면 메인센스앰프(20)는 선택된 메인셀어레이(50)를 센싱하여 그 값(SAOUT)을 출력멀티플렉서(10)로 출력한다.
반면, 리던던트 Y셀렉터(70)는 리던던트 블록(90)에서 출력되는 RYSEL을 입력받아 리던던트 셀어레이(80)를 선택한다. 그에 따라서 리던던트 센스앰프(60)는 선택된 리던던트 셀어레이(80)를 센싱하여 그 값(RSAOUT)을 출력멀티플렉서(10)로 출력한다.
한편, 하나의 메인 셀에 오류가 발생하였을 경우 리던던트 셀을 액세스(access)하기 위하여 필요한 캠그룹은, 해당 셀이 리페어 되었는지를 나타내는 플래그캠(flag CAM), 어드레스를 저장하는 제1컬럼어드레스캠, 제2컬럼어드레스캠 및 제3컬럼어드레스캠, 제4컬럼어드레스캠, IO정보를 저장하는 제1IO캠, 제2IO캠 및 제3IO캠으로 이루어진다.
따라서 본 발명은, 메인셀을 선택하는 신호에 의하여 리던던트 셀을 동시에 선택하여 속도를 향상시키고, 모든 섹터의 캠그룹에 대하여 리던던트 센스앰프를 공유함으로써 면적을 줄일 수 있는 플래시 메모리의 리페어구조를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 플래시 메모리의 리페어 장치는, Y디코더에서 출력되는 컬럼 선택 신호에 따라 메인 셀 어레이의 한 컬럼을 선택하는 메인 Y셀렉터; 메인 Y셀렉터에 의해 선택된 메인 셀 어레이의 한 컬럼에 포함되는 메인 셀의 데이터를 센싱하고, 메인 센싱 신호를 출력하는 메인센스앰프; 컬럼 선택 신호에 따라 리던던트 셀 어레이의 한 컬럼을 선택하는 리던던트 Y셀렉터; 리던던트 Y셀렉터에 의해 선택된 리던던트 셀 어레이의 한 컬럼에 포함되는 리던던트 셀의 데이터를 센싱하고, 리던던트 센싱 신호를 출력하는 리던던트 센스앰프; 리페어 정보에 따라 출력 선택 신호를 출력하는 리던던트 블록; 및 출력 선택 신호에 따라, 메인 센싱 신호와 리던던트 센싱 신호 중 어느 하나를 선택하여, 출력하는 출력멀티플렉서를 포함하는 것을 특징으로 한다. 바람직하게, 메인 셀 어레이는 복수의 섹터들을 포함한다. 리던던트 블록은, 복수의 섹터들의 리페어 정보들이 각각 저장되는 복수의 캠그룹들; 섹터 어드레스에 응답하여, 복수의 캠그룹들 중 어느 하나를 선택하는 섹터 선택부; 래치신호에 응답하여, 섹터 선택부에 의해 선택된 어느 하나의 캠그룹에 저장된 리페어 정보를 센싱하고, 그 센싱 신호들을 래치하는 캠 센싱부; 및 센싱 신호들을 디코딩하고, 그 디코딩 결과에 따라 출력 선택 신호를 출력하는 캠 디코더를 포함하는 것을 특징으로 한다.
이하에서는 첨부한 도면을 참조하여 본 발명을 상세하게 설명하도록 한다.
먼저, 도 3을 참조하여 본 발명에 따른 리페어 장치를 살펴보겠다.
메인셀어레이(140)를 센싱하는 메인센스앰프(110) 및 리던던트 셀어레이(150)를 센싱하는 리던던트 센스앰프(170)의 출력단은 출력멀티플렉서(OUTMUX)(100)로 접속되며, 리던던트 블록(180)의 출력단 역시 출력멀티플렉서(100)로 접속된다.
그리고 컬럼디코더(미도시)의 출력신호(즉, 컬럼 선택 신호)(YSEL)에 의하여 메인셀어레이(140)의 한 컬럼을 선택하는 제1메인Y셀릭터(130) 및 제2메인Y셀렉터(120)가 메인센스앰프(110) 및 메인셀어레이(140) 사이에 접속되어 있다. 메인센스앰프(110)는 제1메인Y셀릭터(130) 및 제2메인Y셀렉터(120)에 의해 선택된 메인셀어레이(140)의 한 컬럼에 포함되는 메인셀의 데이터를 센싱한다.
한편, 리던던트 센스앰프(170)와 리던던트 셀어레이(150) 사이에는 YSEL에 의하여 리던던트 셀어레이(150)의 한 컬럼을 선택하는 리던던트 Y셀렉터(160)가 접속되어 있다. 리던던트 센스앰프(170)는 리던던트 Y셀렉터(160)에 의해 선택된 리던던트 셀어레이(150)의 한 컬럼에 포함되는 리던던트 셀의 데이터를 센싱한다.
전술한 출력멀티플렉서(100)는 리던던트 블록(180)의 출력신호(즉, 출력 선택 신호)(CBUSEN)에 의하여 메인센스앰프(110)의 출력신호(즉, 메인 센싱 신호)(SAOUT)와 리던던트 센스앰프(110)의 출력신호(즉, 리던던트 센싱 신호)(RSAOUT) 중 하나를 선택하여 출력(IOPAD)한다.
한편, 캠그룹(190)은 하나의 메인 셀에 오류가(즉, 결함 셀이) 발생하였을 경우 리던던트 셀을 액세스(access)하기 위하여 필요한데 도 4를 참조하여 설명하면 다음과 같다. 캠그룹(190)은, 해당 섹터에 포함되는 메인 셀이 리페어 되었는지의 여부에 대한 정보를 저장하는 플래그캠(flag CAM)(191), 해당 섹터에 포함되는 결함 셀(들)의 컬럼 어드레스들(즉, 제1 내지 제4 컬럼 어드레스들)을 각각 저장하는 제1컬럼어드레스캠(192), 제2컬럼어드레스캠(193), 제3컬럼어드레스캠(194) 및 제4컬럼어드레스캠(195), 결함 셀(들)의 IO정보들(즉, 제1 내지 제3 IO 정보들)을 각각 저장하는 제1 IO캠(196), 제2 IO캠(197) 및 제3 IO캠(198)으로 이루어진다.
도 5를 참조하여 본 발명에 따른 리던던트 블록을 설명하면 다음과 같다.
리던던트 블록(180)은 캠그룹(190), 섹터 선택부(200), 캠 센싱부(210), 섹터ATD(220), 및 캠 디코더(230)를 포함한다. 각 섹터의 캠그룹(190)은 전술한 바와 같이 플래그캠(191), 제1컬럼 어드레스캠 내지는 제4컬럼 어드레스캠(192 내지는 195) 및 제1 IO캠 내지는 제3 IO캠(196 내지는 198)으로 각각 구성된다. 이처럼 구성된 캠그룹(190)은 메인 셀 어레이의 복수의 섹터들에 각각 대응하게 복수 개가 존재하고, 복수의 캠그룹(190)들에는 복수의 섹터들에 대한 리페어 정보들이 각각 저장된다.
전술한 복수의 섹터들에 각각 대응하는 캠그룹(190)들의 플래그캠(191)들은 제1섹터셀렉터(201)에 접속되며, 제1섹터셀렉터(201)의 출력단은 플래그캠센스앰프(211)와 접속된다. 플래그캠센스앰프(211)의 출력단은 캠디코더(230)와 접속된다. 복수의 섹터들에 각각 대응하는 캠그룹(190)들의 제1컬럼어드레스캠(192)들은 제2섹터셀렉터(202)에 접속된다. 제1컬럼어드레스캠(192)들과 유사하게, 복수의 섹터들에 각각 대응하는 캠그룹(190)들의 제2 내지 제4컬럼어드레스캠(193 내지 195)들은 제3 내지 제5섹터셀렉터(203 내지는 205)와 각각 접속된다. 제2 내지는 제5섹터셀렉터(202 내지는 205)의 각 출력단은 제1 내지 제4어드레스캠센스앰프(212 내지는 215)와 접속되고, 제1 내지 제4어드레스캠센스앰프(212 내지 215)의 출력단은 캠디코더(230)와 각각 접속된다. 또한 각 섹터에 있는 캠그룹(190)의 제1 내지 제3 IO캠(196 내지 198)들은 제6 내지 제8섹터셀렉터(206 내지는 208)에 각각 접속되며, 제6 내지 제8섹터셀렉터(206 내지는 208)의 출력단은 제1 내지 제3 IO캠 센스앰프(216 내지는 218)와 각각 접속되고, 제1 내지 제3 IO캠 센스앰프(216 내지는 218)의 출력단은 캠디코더(230)와 각각 접속된다. 캠디코더(230)는 플래그 캠 센스앰프(211), 제1 내지 제4 어드레스 캠 센스앰프들(212 내지 215), 및 제1 내지 제3 IO캠 센스앰프들(216 내지 218)의 출력 신호들을 디코딩하고, 그 디코딩 결과에 따라 출력 선택 신호(CBUSEN)를 출력한다.
제1 내지 제8섹터셀렉터(201 내지는 208)에는 해당 섹터의 캠을 선택할 수 있도록 섹터 어드레스(sector Address)가 각각 입력된다. 다시 말하면, 섹터 어드레스(sector Address)에 응답하여, 제1 내지 제8 섹터셀렉터(201 내지 208)가 섹터 어드레스(sector Address)에 대응하는 섹터에 포함되는 캠그룹(190)의 플래그캠(191), 제1 내지 제4 컬럼어드레스캠(192 내지 195), 및 제1 내지 제3 IO캠(196 내지 198)의 출력 신호들을 각각 선택하여, 플래그캠 센스앰프(211), 제1 내지 제4 어드레스캠 센스앰프(212 내지 215), 및 제1 내지 제3 IO캠 센스앰프(216 내지 218)에 각각 출력한다. 결국, 복수의 섹터들이 플래그캠 센스앰프(211), 제1 내지 제4 어드레스캠 센스앰프(212 내지 215), 및 제1 내지 제3 IO캠 센스앰프(216 내지 218)을 공유하므로, 리던던트 블록(180)의 면적이 감소할 수 있다.
한편 플래그캠센스앰프(211), 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프(212 내지는 215), 제1 IO캠 센스앰프 내지 제3 IO캠 센스앰프로(216 내지는 218) 하여금 해당 캠을 센싱하여 래치할 수 있도록 하는 래치신호(LATCH)가 플래그캠센스앰프(211), 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프(212 내지는 215), 제1 IO캠 센스앰프 내지 제3 IO캠 센스앰프(216 내지는 218)로 각각 입력된다. 래치신호는 전술한 섹터 어드레스가 변화할 때마다 섹터ATD(220)에서 발생된다.
이하에서는 본 발명에 따른 리던던트 블록을 상세하게 설명하도록 한다.
먼저 개략적인 전체동작을 설명하겠다.
YSEL이 입력되면 메인Y셀렉터는 메인셀어레이(140)에서 YSEL이 지정하는 컬럼을 선택하게 되고, 그와 동시에 리던던트 Y셀렉터(160)는 리던던트 셀어레이(150)에서 YSEL이 지정하는 컬럼을 선택하게 된다.
해당 셀이 리페어 되었는지를 나타내는 플래그캠(191)을 센싱한 결과 플래그캠이 프로그램되어 있다면 해당 셀이 리페어 되어 있는 것이므로 리던던트 블록(180)은 하이신호인 CBUSEN을 출력멀티플렉서(100)로 출력한다. 출력멀티플렉서(100)는 신호 CBUSEN이 하이신호이면 해당 셀이 리페어 되어 있는 것으로 간주하여 리던던트 센스앰프(170)의 출력 RSAOUT을 출력한다.
하지만 플래그캠(191)을 센싱한 결과 플래그캠이 프로그램되어 있지 않다면 해당 셀이 리페어 되지 않은 것이므로 리던던트 블록(180)은 로우신호인 CBUSEN을 출력멀티플렉서(100)로 출력한다. 출력멀티플렉서(100)는 신호 CBUSEN이 로우신호이면 해당 셀이 리페어되어 있지 않은 것으로 간주하여 메인센스앰프(110)의 출력 SAOUT를 출력한다.
본 발명에 따른 플래시 메모리의 리페어 장치에 의하면, 메인셀을 선택하는 신호에 의하여 리던던트 셀을 동시에 선택함으로써 속도를 향상시키고, 모든 섹터의 캠그룹에 대하여 리던던트 센스앰프를 공유함으로써 면적을 줄일 수 있다

Claims (7)

  1. Y디코더에서 출력되는 컬럼 선택 신호에 따라 메인 셀 어레이의 한 컬럼을 선택하는 메인 Y셀렉터;
    상기 메인 Y셀렉터에 의해 선택된 상기 메인 셀 어레이의 한 컬럼에 포함되는 메인 셀의 데이터를 센싱하고, 메인 센싱 신호를 출력하는 메인센스앰프;
    상기 컬럼 선택 신호에 따라 리던던트 셀 어레이의 한 컬럼을 선택하는 리던던트 Y셀렉터;
    상기 리던던트 Y셀렉터에 의해 선택된 상기 리던던트 셀 어레이의 한 컬럼에 포함되는 리던던트 셀의 데이터를 센싱하고, 리던던트 센싱 신호를 출력하는 리던던트 센스앰프;
    리페어 정보에 따라 출력 선택 신호를 출력하는 리던던트 블록; 및
    상기 출력 선택 신호에 따라, 상기 메인 센싱 신호와 상기 리던던트 센싱 신호 중 어느 하나를 선택하여, 출력하는 출력멀티플렉서를 포함하고,
    상기 메인 셀 어레이는 복수의 섹터들을 포함하고,
    상기 리던던트 블록은,
    상기 복수의 섹터들의 리페어 정보들이 각각 저장되는 복수의 캠그룹들;
    섹터 어드레스에 응답하여, 상기 복수의 캠그룹들 중 어느 하나를 선택하는 섹터 선택부;
    래치신호에 응답하여, 상기 섹터 선택부에 의해 선택된 상기 어느 하나의 캠그룹에 저장된 리페어 정보를 센싱하고, 그 센싱 신호들을 래치하는 캠 센싱부; 및
    상기 센싱 신호들을 디코딩하고, 그 디코딩 결과에 따라 상기 출력 선택 신호를 출력하는 캠 디코더를 포함하는 것을 특징으로 하는 플래시 메모리의 리페어 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 리페어 정보들 각각은 해당 섹터에 대한 리페어 여부에 대한 정보, 해당 섹터에 포함되는 결함 셀(들)의 컬럼 어드레스들, 상기 결함 셀(들)의 IO 정보들을 포함하고,
    상기 결함 셀(들)의 컬럼 어드레스들은 제1 내지 제4 컬럼 어드레스들을 포함하고, 상기 결함 셀(들)의 IO 정보들은 제1 내지 제3 IO 정보들을 포함하고,
    상기 복수의 캠그룹들 각각은,
    상기 리페어 여부에 대한 정보를 저장하는 플래그캠(flag CAM);
    상기 제1 내지 제4 컬럼 어드레스들을 각각 저장하는 제1 내지 제4 컬럼 어드레스캠들; 및
    상기 제1 내지 제3 IO 정보들을 각각 저장하는 제1 내지 제3 IO캠들을 포함하는 것을 특징으로 하는 플래시 메모리의 리페어 장치.
  4. 제 3항에 있어서, 상기 캠 센싱부는,
    상기 래치 신호에 응답하여, 상기 플래그캠에 저장된 상기 리페어 여부에 대한 정보를 센싱하고, 그 센싱 신호를 래치하는 플래그 캠 센스앰프;
    상기 래치 신호에 각각 응답하여, 상기 제1 내지 제4 컬럼 어드레스캠들에 각각 저장된 상기 제1 내지 제4 컬럼 어드레스들을 각각 센싱하고, 그 센싱 신호들을 각각 래치하는 제1 내지 제4 어드레스 캠 센스앰프들; 및
    상기 래치 신호에 각각 응답하여, 상기 제1 내지 제3 IO캠들에 각각 저장된 상기 제1 내지 제3 IO 정보들을 각각 센싱하고, 그 센싱 신호들을 각각 래치하는 제1 내지 제3 IO캠 센스앰프들을 포함하는 것을 특징으로 하는 플래시 메모리의 리페어 장치.
  5. 제 4항에 있어서, 상기 섹터 선택부는,
    상기 섹터 어드레스에 응답하여, 상기 복수의 캠그룹들 중 어느 하나에 포함되는 상기 플래그 캠을 선택하여, 상기 플래그 캠 센스앰프에 연결하는 제1 섹터 셀렉터;
    상기 섹터 어드레스에 응답하여, 상기 복수의 캠그룹들 중 어느 하나에 포함되는 상기 제1 내지 제4 컬럼 어드레스캠들을 각각 선택하여, 제1 내지 제4 어드레스 캠 센스앰프들에 각각 연결하는 제2 내지 제5 섹터 셀렉터들;
    상기 섹터 어드레스에 응답하여, 상기 복수의 캠그룹들 중 어느 하나에 포함되는 상기 제1 내지 제3 IO캠들을 각각 선택하여, 상기 제1 내지 제3 IO캠 센스앰프들에 각각 연결하는 제6 내지 제8 섹터 셀렉터들을 포함하는 것을 특징으로 하는 플래시 메모리의 리페어 장치.
  6. 삭제
  7. 제 1항에 있어서,
    상기 리던던트 블록은, 상기 섹터 어드레스가 변화할 때마다 상기 래치 신호를 발생하는 섹터ATD를 더 포함하는 것을 특징으로 하는 플래시 메모리의 리페어 장치.
KR1019990063971A 1999-12-28 1999-12-28 플래시 메모리의 리페어 장치 KR100624286B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063971A KR100624286B1 (ko) 1999-12-28 1999-12-28 플래시 메모리의 리페어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063971A KR100624286B1 (ko) 1999-12-28 1999-12-28 플래시 메모리의 리페어 장치

Publications (2)

Publication Number Publication Date
KR20010061475A KR20010061475A (ko) 2001-07-07
KR100624286B1 true KR100624286B1 (ko) 2006-09-13

Family

ID=19631290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063971A KR100624286B1 (ko) 1999-12-28 1999-12-28 플래시 메모리의 리페어 장치

Country Status (1)

Country Link
KR (1) KR100624286B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687396B1 (ko) * 2001-06-29 2007-02-26 주식회사 하이닉스반도체 플래쉬 메모리 장치

Also Published As

Publication number Publication date
KR20010061475A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US7159141B2 (en) Repairable block redundancy scheme
JP4062247B2 (ja) 半導体記憶装置
US6144593A (en) Circuit and method for a multiplexed redundancy scheme in a memory device
US4914632A (en) Semiconductor devices having redundancy circuitry and operating method therefor
US6040999A (en) Semiconductor memory device
JP2008536250A (ja) Y−mux分割方法
KR960011960B1 (ko) 반도체 기억장치
US5793683A (en) Wordline and bitline redundancy with no performance penalty
US6525987B2 (en) Dynamically configured storage array utilizing a split-decoder
JPH0955095A (ja) 集積半導体メモリ装置
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
US5963488A (en) Semiconductor memory device
CN112634960A (zh) 存储器及其寻址方法
KR100624286B1 (ko) 플래시 메모리의 리페어 장치
US6407961B1 (en) Dual access memory array
KR100336955B1 (ko) 반도체 기억 장치
CN210606641U (zh) 存储器
US6331963B1 (en) Semiconductor memory device and layout method thereof
US6052767A (en) Semiconductor device having redundant memory cell arrays and serially accessing addresses
JP3606567B2 (ja) Sram装置
JPH10172297A (ja) 半導体記憶装置及び半導体記憶装置の試験方法
US6188632B1 (en) Dual access memory array
JP3437689B2 (ja) 半導体記憶装置
KR100520643B1 (ko) 플래시 메모리 장치
KR0172748B1 (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee