KR910013281A - 파워 절약형 출력 증폭단 - Google Patents

파워 절약형 출력 증폭단 Download PDF

Info

Publication number
KR910013281A
KR910013281A KR1019900021014A KR900021014A KR910013281A KR 910013281 A KR910013281 A KR 910013281A KR 1019900021014 A KR1019900021014 A KR 1019900021014A KR 900021014 A KR900021014 A KR 900021014A KR 910013281 A KR910013281 A KR 910013281A
Authority
KR
South Korea
Prior art keywords
sense amplifier
output
memory cell
response
providing
Prior art date
Application number
KR1019900021014A
Other languages
English (en)
Inventor
린 왕 칼
더글라스 베이더 마크
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR910013281A publication Critical patent/KR910013281A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

파워 절약형 출력 증폭단
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예에 따르는 메모리의 블럭도.

Claims (3)

  1. 데이타를 포함하기 위한 각 메모리 셀의 어레이, 어드레스에 응답하여 메모리 셀을 선택하기 위한 디코더 수단, 선택된 메모리 셀로부터 데이타를 수신하고, 선택된 메모리 셀로부터 수신된 데이타를 대표하는 출력을 제공하기 위한 제1감지 증폭기, 제1감지 증폭기의 출력을 수신하고, 출력을 제공하기 위한 제2감지 증폭기, 제2 감지 증폭기의 출력을 수신하고, 메모리의 출력을 제공하기 위한 출력 구동기를 가지는 메모리 내에서, 제1 및 2감지 증폭기를 활성화하고 비활성하기 위한 방법에 있어서, 어드레스 전이에 응답하여 제1감지 증폭기를 활성화하는 단계, 제2감지 증폭기를 비활성화하고, 제1감지 증폭기가 활성화된 후 소정 시간 동안 제2 미분 신호 쌍을 무효 상태로 셋팅하는 단계, 소정 시간 경과 후 제2감지 증폭기를 활성화하는 단계, 소정 시간 경과 후 제2감지 증폭기의 출력을 해제하는 단계, 제2증폭기의 출력이 유효한지 여부를 검출하는 단계, 및 제2감지 증폭기의 출력이 유효함을 검출하는 데 응답하여 제1감지 증폭기를 비활성화하는 단계를 포함하는 것을 특징으로 하는 제1 및 2감지 증폭기의 활성화 및 비활성화 방법.
  2. 데이타를 포함하기 위한 각 메모리 셀의 어레이, 어드레스에 응답하여 메모리 셀을 선택하기 위한 디코더 수단, 선택된 메모리 셀로부터 데이타를 수신하고 선택된 메모리 셀로부터 수신된 데이타를 대표하는 출력을 제공하기 위한 제1감지 증폭기, 제1감지 증폭기의 출력을 수신하고 출력을 제공하기 위한 제2감지 증폭기, 제2감지 증폭기의 출력을 수신하고 메모리의 출력을 제공하기 위한 출력 구동기를 가지는 메모리내에서, 제1 및 제2감지 증폭기를 제어하기 위한 제어 회로에 있어서, 어드레스 전이에 응답하여 제1감지 증폭기를 활성화하고 제2감지 증폭기의 출력이 유효하게 됨에 응답하여 제1감지 증폭기를 비활성화하기 위한 제1제어 수단, 및 제1감지 증폭기가 활성화된 후 최소한 소정 시간 동안 제2감지 증폭기를 비활성화하고 소정 시간 경과 후 제2감지 증폭기를 활성화하기 위한 제2제어 수단을 포함하는 것을 특징으로 하는 제어 회로.
  3. 데이타를 포함하기 위한 각 메모리 셀의 어레이, 어드레스에 응답하여 메모리 셀을 선택하기 위한 디코더 수단, 선택된 메모리 셀로부터 데이타를 수신하고 선택된 메모리 셀로부터 수신된 데이타를 대표하는 출력을 제공하기 위한 제1감지 증폭기, 제1감지 증폭기의 출력을 수신하고 출력을 제공하기 위한 제2감지 증폭기, 제2감지 증폭기의 출력을 수신하고 메모리의 출력을 제공하기 위한 출력 구동기를 가지는 메모리에 있어서, 제2감지 증폭기의 출력이 유효하게 됨에 응답하여 검출 신호를 제공하기 위한 검출 수단, 어드레스 전이에 응답하여 제1감지 증폭기를 활성화하고, 검출 신호에 응답하여 제1감지 증폭기를 비활성하기 위하여 검출 수단 및 제1감지 증폭기에 결합된 제1제어 수단, 및 제1감지 증폭기가 활성화된 후 최소한 소정 시간 동안 제2감지 증폭기를 비활성화하고, 소정 시간 경과후 제2감지 증폭기를 활성화 하기 위하여 제2감지 증폭기에 결합된 제2제어 수단을 포함하는 특징으로 하는 제어 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900021014A 1989-12-27 1990-12-19 파워 절약형 출력 증폭단 KR910013281A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/457,646 US4972374A (en) 1989-12-27 1989-12-27 Output amplifying stage with power saving feature
US457,646 1989-12-27

Publications (1)

Publication Number Publication Date
KR910013281A true KR910013281A (ko) 1991-08-08

Family

ID=23817581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021014A KR910013281A (ko) 1989-12-27 1990-12-19 파워 절약형 출력 증폭단

Country Status (5)

Country Link
US (1) US4972374A (ko)
EP (1) EP0435581B1 (ko)
JP (1) JPH04364296A (ko)
KR (1) KR910013281A (ko)
DE (1) DE69030716D1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03152794A (ja) * 1989-11-09 1991-06-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
US5485418A (en) * 1990-01-16 1996-01-16 Mitsubishi Denki Kabushiki Kaisha Associative memory
JP2685656B2 (ja) * 1990-12-28 1997-12-03 サムサン エレクトロニクス シーオー．， エルティーディー センスアンプの出力制御回路
JPH04341997A (ja) * 1991-05-20 1992-11-27 Mitsubishi Electric Corp 半導体メモリ装置
EP0527015A2 (en) * 1991-08-06 1993-02-10 AT&T Corp. Low power signaling using output impedance delay
KR940010838B1 (ko) * 1991-10-28 1994-11-17 삼성전자 주식회사 데이타 출력 콘트롤 회로
JPH05325569A (ja) * 1992-05-27 1993-12-10 Toshiba Corp 半導体記憶装置
US5651126A (en) * 1992-06-26 1997-07-22 Apple Computer, Inc. Method and apparatus for reducing transitions on computer signal lines
JP3212396B2 (ja) * 1993-01-14 2001-09-25 富士通株式会社 不揮発性半導体記憶装置
US5377143A (en) * 1993-03-31 1994-12-27 Sgs-Thomson Microelectronics, Inc. Multiplexing sense amplifier having level shifter circuits
JP3307009B2 (ja) * 1993-07-21 2002-07-24 富士通株式会社 半導体記憶装置
KR970001345B1 (ko) * 1993-07-28 1997-02-05 삼성전자 주식회사 레벨 쉬프터
JP2687852B2 (ja) * 1993-10-13 1997-12-08 日本電気株式会社 半導体メモリ装置
GB2286272A (en) * 1994-01-31 1995-08-09 Advanced Risc Mach Ltd Data memory sense amplifier operation
GB2286072B (en) * 1994-01-31 1998-02-25 Advanced Risc Mach Ltd Sense amplification in data memories
JPH08235865A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体記憶装置
US5666321A (en) * 1995-09-01 1997-09-09 Micron Technology, Inc. Synchronous DRAM memory with asynchronous column decode
US5668769A (en) * 1995-11-21 1997-09-16 Texas Instruments Incorporated Memory device performance by delayed power-down
US5646898A (en) * 1995-12-13 1997-07-08 Micron Technology, Inc. Two stage driver circuit
DE69626099T2 (de) * 1996-03-29 2003-11-27 Stmicroelectronics S.R.L., Agrate Brianza Leseverstärker mit Verstärkungsmodulation, insbesondere für Speicheranordnungen
JP2845264B2 (ja) * 1996-08-28 1999-01-13 日本電気株式会社 セルフカットオフ型センスアンプ回路
KR100223675B1 (ko) * 1996-12-30 1999-10-15 윤종용 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로
US6087858A (en) * 1998-06-24 2000-07-11 Cypress Semiconductor Corp. Self-timed sense amplifier evaluation scheme
US7000065B2 (en) 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
KR100650370B1 (ko) * 2005-09-28 2006-11-27 주식회사 하이닉스반도체 반도체 메모리 장치
JP2007095254A (ja) * 2005-09-28 2007-04-12 Hynix Semiconductor Inc 半導体メモリ装置
US8406076B2 (en) * 2010-06-28 2013-03-26 Sandisk Technologies Inc. FRDY pull-up resistor activation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968889A (ja) * 1982-10-08 1984-04-18 Toshiba Corp 半導体記憶装置
US4918658A (en) * 1983-08-31 1990-04-17 Texas Instruments Incorporated Static random access memory with asynchronous power-down
US4730280A (en) * 1984-11-20 1988-03-08 Fujitsu Limited Semiconductor memory device having sense amplifiers with different driving abilities
JPS62167698A (ja) * 1986-01-20 1987-07-24 Fujitsu Ltd 半導体記億装置
US4716550A (en) * 1986-07-07 1987-12-29 Motorola, Inc. High performance output driver
US4701644A (en) * 1986-08-13 1987-10-20 Harris Corporation Low power sense amplifier
US4845381A (en) * 1987-10-01 1989-07-04 Vlsi Technology, Inc. Voltage level shifting circuit

Also Published As

Publication number Publication date
JPH04364296A (ja) 1992-12-16
EP0435581B1 (en) 1997-05-14
EP0435581A3 (en) 1992-06-03
EP0435581A2 (en) 1991-07-03
US4972374A (en) 1990-11-20
DE69030716D1 (de) 1997-06-19

Similar Documents

Publication Publication Date Title
KR910013281A (ko) 파워 절약형 출력 증폭단
KR910007130A (ko) 프로그램가능 논리 소자와 이를 위한 논리 블록 및 이의 기능을 한정하기 방법
KR920010639A (ko) 강유전성 메모리용 감지증폭기 및 그 감지방법
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR850008023A (ko) 반도체 기억장치
KR960006039A (ko) 반도체 기억 장치
KR890015271A (ko) 스태틱형 ram
KR920008601A (ko) 캐시 보전성 유지 장치 및 그 방법
KR900005795A (ko) 화상독해장치
KR870010703A (ko) 메시지 데이타를 수신할 수 있는 페이징 수신기
KR950006858A (ko) 반도체 기억회로
KR910005208A (ko) 학습 장치
KR970022757A (ko) 메모리 소자내의 메인앰프의 배치구조
KR970003244A (ko) 반도체 메모리 장치
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
EP0708446A3 (en) Data processor having operating modes selected by at least one mask option bit and method therefor
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치
KR970023423A (ko) 반도체 메모리장치의 워드라인 구동방법
KR950020738A (ko) 반도체 기억장치
TW273603B (en) Output protecting device for sound playing system
TW354839B (en) Automatic control circuit in plug and play system
KR970016898A (ko) 데이터 처리기 및 억세스 방법
KR970051225A (ko) 다이나믹 로우어드레스버퍼의 제어방법
KR19980056442A (ko) 메모리 디바이스
KR970003236A (ko) 데이타 복사방법 및 데이타 복사가 가능한 디램

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid