KR910007130A - 프로그램가능 논리 소자와 이를 위한 논리 블록 및 이의 기능을 한정하기 방법 - Google Patents

프로그램가능 논리 소자와 이를 위한 논리 블록 및 이의 기능을 한정하기 방법 Download PDF

Info

Publication number
KR910007130A
KR910007130A KR1019900013104A KR900013104A KR910007130A KR 910007130 A KR910007130 A KR 910007130A KR 1019900013104 A KR1019900013104 A KR 1019900013104A KR 900013104 A KR900013104 A KR 900013104A KR 910007130 A KR910007130 A KR 910007130A
Authority
KR
South Korea
Prior art keywords
logic
block
memory
circuit block
programmable
Prior art date
Application number
KR1019900013104A
Other languages
English (en)
Other versions
KR0171209B1 (ko
Inventor
찰스 스티일 랜드
Original Assignee
다니엘 쿼지색
에스지에스-톰슨 마이크로 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니엘 쿼지색, 에스지에스-톰슨 마이크로 일렉트로닉스, 인코포레이티드 filed Critical 다니엘 쿼지색
Publication of KR910007130A publication Critical patent/KR910007130A/ko
Application granted granted Critical
Publication of KR0171209B1 publication Critical patent/KR0171209B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Executing Machine-Instructions (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

프로그램가능 논리 소자와 이를 위한 논리 블록 및 이의 기능을 한정하기 위한 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 매크로셀(macrocell)의 한부분의 블록도.
제 3도는 본 발명에 따른 양호한 매크로셀의 블록도.

Claims (18)

  1. 프로그램가능 논리 소자를 위한 회로블록으로서, 디코더와 상기 디코더에 의해 어드레스된 다수의 비트들을 가지는 등속도 호출 메모리와, 상기 등속도 호출 메모리에 연결된 감지 증폭기와, 상기 등속도 호출 메모리에 연결된 기입 구동기들과, 사용자-기입가능 메모리로써 기능하거나 또는 논리기능을 제공하도록 회로블록을 형성하는 수단으로 구성됨을 특징으로 하는 프로그램가능 논리 소자를 위한 회로블록.
  2. 제 1 항에 있어서, 상기 회로블록이 논리기능을 제공하도록 형성될 때 상기 기입 구동기들은 동작하지 않게됨을 특징으로 하는 프로그램가능 논리 소자를 위한 회로블록.
  3. 제 1 항에 있어서, 상기 등속도 호출 메모리는 메모리의 종열에 각각 대응하는 다수의 출력들을 제공하며, 상기 감지 증폭기는 각각의 메모리 종열에 대하여 독립된 감지 증폭기를 제공함을 특징으로 하는 프로그램가능 논리 소자를 위한 회로블록.
  4. 제 3 항에 있어서, 상기 등속도 호출 메모리의 각각의 종열은 상기 종렬의 비트들을 어드레싱하기 위한 독립된 디코더를 가짐을 특징으로 하는 프로그램가능 논리 소자를 위한 회로블록.
  5. 제 4 항에 있어서, 상기 등속도 호출 메모리의 각각의 종열은 또한 이 열에 연결되어 독립적으로 어드레스할 수 있는 기입 구동기를 가짐을 특징으로 하는 프로그램가능 논리 소자를 위한 회로블록.
  6. 제 1 항에 있어서, 상기 회로블록은 또한 사기 감지 증폭기와 상기 회로 블록의 출력 단자들 사이에 연결된 결합 및 연속 논리 블록을 구성함을 특징으로 하는 프로그램가능 논리 소자를 위한 회로블록.
  7. 제 6 항에 있어서, 상기 결합 및 연속 논리 블록은 플립-플립들을 포함함을 특징으로 하는 프로그램가능 논리 소자를 위한 회로블록.
  8. 제 6 항에 있어서, 논리기능을 제공하도록 상기 회로블록이 구성될때는 제어 신호 입력들이 상기 결합 및 연속논리 블록 내에서 제어 및 스위칭 기능들을 수행하고, 사용자-기입가능 메모리로써 기능하도록 상기 회로 블록이 구성될 때는 제어 신호 입력들이 상기 독립적으로 어드레스 가능한 기입 구동기들에 기입가능 신호들을 제공하는 제어 신호 입력들을 구성함을 특징으로 하는 프로그램가능 논리 소자를 위한 회로블록.
  9. 프로그램가능 논리 소자로서, 다수의 입력/출력 버퍼들과 다수의 프로그램가능 스위칭 매트릭스들과, 상기 프로그램가능 스위칭 매트릭스들과 상호 연결되며, 논리 기능을 제공하거나 또는 사용자-기입 가능 등속도 호출 메모리로써 각각 기능하도록 형성된 다수의 논리 블록들로 구성됨을 특징으로 하는 프로그램 가능 논리소자.
  10. 제 9 항에 있어서, 상기 각 논리 블록들은 적어도 하나의 디코더와, 다수의 메모리 종열들로써 형성되고 상기 디코더에 의해 어드레스된 등속도 호출 메모리와, 상기 등속도 호출 메모리의 각 종열에 연결된 감지 증폭기와, 각각의 메모리 종열에 연결된 기입 구동기와, 논리 기능을 제공하거나 또는 사용자-기입 가능 메모리로써 기능하도록 논리 블록을 형성하기 위한 수단으로 구성됨을 특징으로 하는 프로그램 가능 논리소자.
  11. 제 10 항에 있어서, 논리 블록내의 기입 구동기들은 상기 블록이 논리 기능을 제공하도록 형성될 때 동작하지 않음을 특징으로 하는 프로그램가능 논리소자.
  12. 제 10 항에 있어서, 논리 블록 내의 각 메모리 종열은 독립된 디코더에 의해 어드레스됨을 특징으로 하는 프로그램 가능 논리소자.
  13. 제 12 항에 있어서, 상기 각 논리 블록은 4개의 디코더들과 4개의 메모리 종열들을 포함함을 특징으로 하는 프로그램 가능 논리소자.
  14. 제 10 항에 있어서, 상기 각 논리 블록은 상기 감지 증폭기들과 상기 논리 블록의 출력 단자들 사이에 결합 및 연속 논리 블록을 또한 형성함을 특징으로 하는 프로그램 가능 논리소자.
  15. 제 10 항에 있어서, 상기 논리 블록들과 상기 프로그램가능 스위칭 매트릭스들은 직사각형 형태의 어레이를 형성하기 위해 상호 연결되며, 상기 각 논리 블록의 모든 입력들은 프로그램가능 스위칭 매트릭스에 연결됨을 특징으로 하는 프로그램 가능 논리소자.
  16. 제 9 항에 있어서, 전력의 손실이 검출될 때마다, 상기 논리 블록들과 상기 프로그램가능 스위칭 매트릭스에 전력을 공급하도록 연결되지만, 상기 입력/출력 버퍼에는 연결되지 않는 백업 배터리와, 상기 소자에 전력의 손실을 검출하기 위한 수단으로 구성됨을 특징으로 하는 프로그램 가능 논리소자.
  17. 프로그램가능 논리 소자의 기능을 한정하기 위한 방법으로서, 프로그램가능 스위칭 매트릭스들에 의해 상호 연결된 논리 블록들의 어레이를 가지는 소자를 제공하는 단계와, 논리 기능을 수행하거나 또는 사용자-기입 가능한 등속도 호출 메모리로써 기능하도록 독립적으로 각각의 논리 블록을 형성하는 단계로 구성됨을 특징으로 하는 프로그램 가능 논리소자의 기능을 한정하기 위한 방법.
  18. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019900013104A 1989-09-29 1990-08-24 프로그램가능한 논리 장치 및 이를 위한 회로 블록 KR0171209B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US414,695 1989-09-29
US07414695 1989-09-29
US07/414,695 US4975601A (en) 1989-09-29 1989-09-29 User-writable random access memory logic block for programmable logic devices

Publications (2)

Publication Number Publication Date
KR910007130A true KR910007130A (ko) 1991-04-30
KR0171209B1 KR0171209B1 (ko) 1999-02-01

Family

ID=23642544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013104A KR0171209B1 (ko) 1989-09-29 1990-08-24 프로그램가능한 논리 장치 및 이를 위한 회로 블록

Country Status (5)

Country Link
US (1) US4975601A (ko)
EP (1) EP0420389B1 (ko)
JP (1) JP3210660B2 (ko)
KR (1) KR0171209B1 (ko)
DE (1) DE69019654T2 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343406A (en) * 1989-07-28 1994-08-30 Xilinx, Inc. Distributed memory architecture for a configurable logic array and method for using distributed memory
US5128559A (en) * 1989-09-29 1992-07-07 Sgs-Thomson Microelectronics, Inc. Logic block for programmable logic devices
JP2544020B2 (ja) * 1990-11-19 1996-10-16 川崎製鉄株式会社 プログラマブル論理素子
US5255221A (en) * 1991-04-02 1993-10-19 At&T Bell Laboratories Fully configurable versatile field programmable function element
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US6759870B2 (en) 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
US5550782A (en) * 1991-09-03 1996-08-27 Altera Corporation Programmable logic array integrated circuits
US20020130681A1 (en) * 1991-09-03 2002-09-19 Cliff Richard G. Programmable logic array integrated circuits
US5250859A (en) * 1991-09-27 1993-10-05 Kaplinsky Cecil H Low power multifunction logic array
US5319261A (en) * 1992-07-30 1994-06-07 Aptix Corporation Reprogrammable interconnect architecture using fewer storage cells than switches
GB9303084D0 (en) * 1993-02-16 1993-03-31 Inmos Ltd Programmable logic circuit
US5438295A (en) * 1993-06-11 1995-08-01 Altera Corporation Look-up table using multi-level decode
US5815024A (en) * 1993-06-11 1998-09-29 Altera Corporation Look-up table using multi-level decode
USRE38651E1 (en) 1994-05-18 2004-11-09 Altera Corporation Variable depth and width memory device
US5532957A (en) * 1995-01-31 1996-07-02 Texas Instruments Incorporated Field reconfigurable logic/memory array
US5757207A (en) * 1995-03-22 1998-05-26 Altera Corporation Programmable logic array integrated circuit incorporating a first-in first-out memory
US6049223A (en) * 1995-03-22 2000-04-11 Altera Corporation Programmable logic array integrated circuit with general-purpose memory configurable as a random access or FIFO memory
US5768562A (en) * 1995-09-26 1998-06-16 Altera Corporation Methods for implementing logic in auxiliary components associated with programmable logic array devices
US6107822A (en) 1996-04-09 2000-08-22 Altera Corporation Logic element for a programmable logic integrated circuit
US5977791A (en) 1996-04-15 1999-11-02 Altera Corporation Embedded memory block with FIFO mode for programmable logic device
US5715197A (en) 1996-07-29 1998-02-03 Xilinx, Inc. Multiport RAM with programmable data port configuration
US6014038A (en) * 1997-03-21 2000-01-11 Lightspeed Semiconductor Corporation Function block architecture for gate array
US6020759A (en) 1997-03-21 2000-02-01 Altera Corporation Programmable logic array device with random access memory configurable as product terms
US6020760A (en) * 1997-07-16 2000-02-01 Altera Corporation I/O buffer circuit with pin multiplexing
US6011744A (en) * 1997-07-16 2000-01-04 Altera Corporation Programmable logic device with multi-port memory
US6034857A (en) * 1997-07-16 2000-03-07 Altera Corporation Input/output buffer with overcurrent protection circuit
US6052327A (en) 1997-10-14 2000-04-18 Altera Corporation Dual-port programmable logic device variable depth and width memory array
US6288970B1 (en) 1997-10-16 2001-09-11 Altera Corporation Programmable logic device memory array circuit having combinable single-port memory arrays
US6191998B1 (en) 1997-10-16 2001-02-20 Altera Corporation Programmable logic device memory array circuit having combinable single-port memory arrays
US6467017B1 (en) 1998-06-23 2002-10-15 Altera Corporation Programmable logic device having embedded dual-port random access memory configurable as single-port memory
US6144573A (en) 1998-06-26 2000-11-07 Altera Corporation Programmable logic devices with improved content addressable memory capabilities
US6453382B1 (en) 1998-11-05 2002-09-17 Altera Corporation Content addressable memory encoded outputs
US6262933B1 (en) 1999-01-29 2001-07-17 Altera Corporation High speed programmable address decoder
JP3616518B2 (ja) 1999-02-10 2005-02-02 日本電気株式会社 プログラマブルデバイス
GB2351824B (en) 1999-07-02 2004-03-31 Altera Corp Embedded memory blocks for programmable logic
US6625794B1 (en) * 2000-11-06 2003-09-23 Xilinx, Inc. Method and system for safe device reconfiguration
US6720796B1 (en) 2001-05-06 2004-04-13 Altera Corporation Multiple size memories in a programmable logic device
US6696856B1 (en) 2001-10-30 2004-02-24 Lightspeed Semiconductor Corporation Function block architecture with variable drive strengths
US7111110B1 (en) 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293783A (en) * 1978-11-01 1981-10-06 Massachusetts Institute Of Technology Storage/logic array
US4524430A (en) * 1983-01-11 1985-06-18 Burroughs Corporation Dynamic data re-programmable PLA
US4791602A (en) * 1983-04-14 1988-12-13 Control Data Corporation Soft programmable logic array
DE3585756D1 (de) * 1984-07-02 1992-05-07 Fujitsu Ltd Halbleiterschaltungsanordnung in hauptscheibentechnik.
US4754160A (en) * 1984-08-23 1988-06-28 Intersil, Inc. Power supply switching circuit
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
JPH073838B2 (ja) * 1985-02-28 1995-01-18 株式会社東芝 半導体集積回路
JPS62231495A (ja) * 1986-03-31 1987-10-12 Toshiba Corp 半導体記憶装置
JPS62293598A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体記憶装置
FR2606199B1 (fr) * 1986-11-04 1988-12-09 Eurotechnique Sa Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement
DE3786539T2 (de) * 1986-12-19 1993-10-28 Fujitsu Ltd Halbleiterspeicher mit Doppelzugriffseinrichtung zur Realisierung eines Lesebetriebs mit hoher Geschwindigkeit.
JPH088304B2 (ja) * 1987-08-19 1996-01-29 富士通株式会社 半導体集積回路装置及びその設計方法
JPS6478023A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Programmable logic device
JP2541248B2 (ja) * 1987-11-20 1996-10-09 三菱電機株式会社 プログラマブル・ロジック・アレイ
US4847612A (en) * 1988-01-13 1989-07-11 Plug Logic, Inc. Programmable logic device

Also Published As

Publication number Publication date
DE69019654T2 (de) 1995-12-07
EP0420389B1 (en) 1995-05-24
DE69019654D1 (de) 1995-06-29
JP3210660B2 (ja) 2001-09-17
US4975601A (en) 1990-12-04
EP0420389A1 (en) 1991-04-03
JPH03166625A (ja) 1991-07-18
KR0171209B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR910007130A (ko) 프로그램가능 논리 소자와 이를 위한 논리 블록 및 이의 기능을 한정하기 방법
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR850004684A (ko) 반도체 기억 장치
KR910013281A (ko) 파워 절약형 출력 증폭단
KR960043187A (ko) 반도체장치
KR910005321A (ko) 반도체 기억장치
KR920008768A (ko) 반도체기억장치
KR900008526A (ko) 반도체 기억장치
KR850003610A (ko) 반도체 메모리 장치
KR880013168A (ko) 반도체 기억장치
KR890008836A (ko) 메모리 장치
KR880010422A (ko) 반도체 기억장치
KR950015389A (ko) 반도체 메모리 장치
KR910013287A (ko) 반도체 메모리장치의 병렬 테스트방법
KR930022206A (ko) 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
JPS6419584A (en) Semiconductor memory device
KR880014560A (ko) 메모리 회로
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR970022757A (ko) 메모리 소자내의 메인앰프의 배치구조
JPH02189790A (ja) ダイナミック形半導体記憶装置
KR970051412A (ko) 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치
KR920018752A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee