KR970051412A - 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치 - Google Patents
메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970051412A KR970051412A KR1019950053540A KR19950053540A KR970051412A KR 970051412 A KR970051412 A KR 970051412A KR 1019950053540 A KR1019950053540 A KR 1019950053540A KR 19950053540 A KR19950053540 A KR 19950053540A KR 970051412 A KR970051412 A KR 970051412A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- cell array
- block
- block selection
- address
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 230000008707 rearrangement Effects 0.000 title description 2
- 230000002950 deficient Effects 0.000 claims abstract description 4
- 230000004044 response Effects 0.000 claims abstract 7
- 230000004913 activation Effects 0.000 claims abstract 6
- 230000003213 activating effect Effects 0.000 claims abstract 4
- 238000002844 melting Methods 0.000 claims abstract 4
- 230000008018 melting Effects 0.000 claims abstract 4
- 230000004927 fusion Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000006870 function Effects 0.000 abstract 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
- G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 메모리셀 어레이 블럭 구제 기능을 가지는 반도체 메모리 장치에 관한 것으로, 특히 하나의 메모리셀 어레이 블럭에 대단히 많은 결함 메모리셀이 존재하는 경우 양호한 메모리셀 어레이 블럭들의 구성을 재배치하여 결함셀의 어드레스가 없도록 하여 생산 수율을 향상시킬 수 있는 반도체 메모리 장치에 관한 것이다. 상기의 반도체 메모리 장치는, 워드라인의 활성화에 대응된 메모리셀의 데이터를 비트라인으로 전달하는 다수의 메모리셀 어레이 블럭들과, 상기 다수의 메모리셀 어레이 블럭에 각각 대응하여 설치되며 프리디코딩된 로우 어드레스를 디코딩하여 해당 워드라인을 활성화시키는 다수의 로우 디코더 및 워드라인 드라이버와, 상기 다수의 메모리셀 어레이 블럭에 각각 대응하여 접속되며 미리 설정된 로우 어드레스의 활성화에 응답하여 해당 메모리셀 어레이 블럭을 선택하기 위한 블럭선택신호를 발생하는 노말블럭 선택회로와, 상기 노말블럭 선택회로의 출력노드에 접속되어 있으며 퓨즈융단에 의해 상기 노말블럭 선택신호의 출력을 차단함과 동시에 프로그램 퓨즈의 융단에 의해 상기 접속된 메모리셀 어레이 블럭의 블럭선택 어드레스를 프로그램밍하며 상기 프로그래밍된 어드레스의 입력에 응답하여 상기 블럭선택신호를 활성화시키는 프로그램머블 블럭선택회로를 포함하여 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도, 제1b도 및 제1c도는 본 발명에 따라 구성된 반도체 메모리 장치의 구성관계를 도시한 것으로, 이는 결함 메모리셀 어레이 블럭의 재배치를 용이하게 하는 구성을 나타낸 도면이다.
Claims (3)
- 워드라인의 활성화에 대응된 메모리셀의 데이터를 비트라인으로 전달하는 다수의 메모리셀 어레이 블럭들과, 상기 다수의 메모리셀 어레이 블럭에 각각 대응하여 설치되며 프리디코딩된 로우 어드레스를 디코딩하여 해당 워드라인을 활성화시키는 다수의 로우 디코더 및 워드라인 드라이버를 구비한 반도체 메모리 장치에 있어서, 상기 다수의 메모리셀 어레이 블럭에 각각 대응하여 접속되며 미리 설정된 로우 어드레스의 활성화에 응답하여 해당 메모리셀 어레이 블럭을 선택하기 위한 블럭선택신호를 발생하는 노말블럭 선택회로와, 상기 노말블럭 선택회로의 출력노드에 접속되어 있으며 퓨즈융단에 의해 상기 노말블럭 선택신호의 출력을 차단함과 동시에 프로그램 퓨즈의 융단에 의해 상기 접속된 메모리셀 어레이 블럭의 블럭선택 어드레스를 프로그램밍하며 상기 프로그래밍된 어드레스의 입력에 응답하여 상기 블럭선택신호를 활성화시키는 프로그램머블 블럭선택 회로로 구성함을 특징으로 하는 반도체메모리 장치.
- 워드라인의 활성화에 대응된 메모리셀의 데이터를 비트라인으로 전달하는 다수의 메모리셀 어레이 블럭들과, 상기 다수의 메모리셀 어레이 블럭에 각각 대응하여 설치되며 블럭구동신호의 입력에 의해 인에이블되어 프리디코딩된 로우 어드레스를 디코딩하여 해당 워드라인을 활성화시키는 다수의 로우 디코더 및 워드라인 드라이버를 구비한 반도체 메모리 장치에 있어서, 상기 다수의 로우 디코더 및 워드라인 드라이버에 대응하여 설치되어 각각의 블럭구동신호를 발생하며 퓨즈의 융단에 의해 상기 블럭구동신호를 디스에이블하는 다수의 블럭디스에이블 회로와, 상기 다수의 메모리셀 어레이 블럭에 각각 대응하여 접속되며 미리 설정된 로우 어드레스의 활성화에 응답하여 해당 메모리셀 어레이 블럭을 선택하기 위한 블럭선택신호를 발생하는 노말블럭 선택회로와, 상기 노말블럭 선택회로의 출력노드에 접속되어 있으며 퓨즈융단에 의해 상기 노말블럭 선택신호의 출력을 차단함과 동시에 프로그램 퓨즈의 융단에 의해 상기 접속된 메모리셀 어레이 블럭의 블럭선택 어드레스를 프로그램밍하며 상기 프로그래밍된 어드레스의 입력에 응답하여 상기 블럭선택신호를 활성화시키는 프로그램머블 블럭선택회로와, 상기 다수의 메모리셀 어레이 블럭중의 하나와 이에 이웃하는 메모리셀 어레이 블럭에 공유되며 상기 이웃하는 메모리셀 어레이블럭을 선택하기 위한 블럭선택신호들의 입력에 따라 해당 메모리셀 어레이 블럭의 비트라인을 분리/접속하는 분리제어신호에 응답하여 입력되는 메모리셀 어레이 블럭의 출력을 감지증폭하여 해당 데이터 신호를 출력하는 칼럼 데이터 출력부로 구성함을 특징으로 하는 반도체 메모리 장치.
- 제2항에 있어서, 메모리셀 어레이 블럭의 칼럼라인에 접속되며, 상기 다수의 블럭디스에이블 회로로부터 출력되는 블럭구동신호의 디스에이블에 의해 상기 결함 메모리셀 어레이 블럭의 칼럼라인의 등화전위를 차단하는 다수의 등화회로를 더 포함함을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950053540A KR0172382B1 (ko) | 1995-12-21 | 1995-12-21 | 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치 |
TW085115283A TW399205B (en) | 1995-12-21 | 1996-12-10 | A semiconductor memory device for rearranging the array block of the memory unit |
US08/766,370 US5757716A (en) | 1995-12-21 | 1996-12-12 | Integrated circuit memory devices and methods including programmable block disabling and programmable block selection |
JP34310596A JP3642905B2 (ja) | 1995-12-21 | 1996-12-24 | メモリセルアレイブロックの再編成が可能な半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950053540A KR0172382B1 (ko) | 1995-12-21 | 1995-12-21 | 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970051412A true KR970051412A (ko) | 1997-07-29 |
KR0172382B1 KR0172382B1 (ko) | 1999-03-30 |
Family
ID=19442441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950053540A KR0172382B1 (ko) | 1995-12-21 | 1995-12-21 | 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5757716A (ko) |
JP (1) | JP3642905B2 (ko) |
KR (1) | KR0172382B1 (ko) |
TW (1) | TW399205B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5910921A (en) * | 1997-04-22 | 1999-06-08 | Micron Technology, Inc. | Self-test of a memory device |
JP4179687B2 (ja) * | 1998-12-24 | 2008-11-12 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100303364B1 (ko) | 1999-06-29 | 2001-11-01 | 박종섭 | 서브 워드라인 구동 회로 |
DE10054447A1 (de) * | 1999-11-02 | 2001-07-12 | Samsung Electronics Co Ltd | Halbleiterspeicherbauelement mit Zellenversorgungs-Reparaturschaltkreisen und Verfahren zum Anordnen derselben |
KR100328839B1 (ko) * | 1999-12-27 | 2002-03-20 | 박종섭 | 페일 뱅크를 가진 디램의 구제회로 |
JP2002319296A (ja) * | 2001-04-19 | 2002-10-31 | Nec Corp | 半導体装置及びシステム及び方法 |
KR100408714B1 (ko) * | 2001-06-28 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 컬럼 리페어회로 및 방법 |
KR100548560B1 (ko) * | 2003-06-20 | 2006-02-02 | 주식회사 하이닉스반도체 | 메모리 장치용 비트라인 프리차지 신호 발생기 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355344A (en) * | 1992-11-13 | 1994-10-11 | Sgs-Thomson Microelectronics, Inc. | Structure for using a portion of an integrated circuit die |
US5471431A (en) * | 1993-04-22 | 1995-11-28 | Sgs-Thomson Microelectronics, Inc. | Structure to recover a portion of a partially functional embedded memory |
US5548225A (en) * | 1994-05-26 | 1996-08-20 | Texas Instruments Incorportated | Block specific spare circuit |
KR960016807B1 (ko) * | 1994-06-30 | 1996-12-21 | 삼성전자 주식회사 | 반도체 메모리 장치의 리던던시 회로 |
-
1995
- 1995-12-21 KR KR1019950053540A patent/KR0172382B1/ko not_active IP Right Cessation
-
1996
- 1996-12-10 TW TW085115283A patent/TW399205B/zh not_active IP Right Cessation
- 1996-12-12 US US08/766,370 patent/US5757716A/en not_active Expired - Lifetime
- 1996-12-24 JP JP34310596A patent/JP3642905B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW399205B (en) | 2000-07-21 |
KR0172382B1 (ko) | 1999-03-30 |
JP3642905B2 (ja) | 2005-04-27 |
US5757716A (en) | 1998-05-26 |
JPH09293398A (ja) | 1997-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5548225A (en) | Block specific spare circuit | |
US5349556A (en) | Row redundancy circuit sharing a fuse box | |
JP2730375B2 (ja) | 半導体メモリ | |
US4648075A (en) | Redundancy circuit for a semiconductor memory device | |
JP2004079161A (ja) | レイアウト面積を減らし、バンクごとに独立的な動作を実行することができるデコーダを有するフラッシュメモリ装置 | |
KR950024220A (ko) | 용장 회로 장치 | |
US5388076A (en) | Semiconductor memory device | |
JPH0670880B2 (ja) | 半導体記憶装置 | |
KR940010103A (ko) | 이중 워드라인 구조인 반도체 메모리 디바이스 | |
JPH09128994A (ja) | 半導体メモリ装置の列冗長回路 | |
KR970023397A (ko) | 반도체 기억장치 및 이를 사용한 전자기기 | |
US5742556A (en) | Redundancy scheme for semiconductor RAMS | |
KR970012781A (ko) | 컬럼 리던던시 회로를 가지는 반도체 메모리 장치 | |
KR950034254A (ko) | 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법 | |
KR100268322B1 (ko) | 반도체 기억 장치 | |
KR970051412A (ko) | 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치 | |
KR100307567B1 (ko) | 용장회로를구비한반도체기억장치 | |
KR960002368A (ko) | 리던던시 기능을 가지는 반도체 메모리 장치 | |
JP3108505B2 (ja) | デコーダ回路 | |
US5327381A (en) | Redundancy selection apparatus and method for an array | |
US5835419A (en) | Semiconductor memory device with clamping circuit for preventing malfunction | |
JP2002529874A5 (ko) | ||
KR0160591B1 (ko) | 개량된 용장성 회로를 구비한 반도체 기억장치 | |
EP0329182A2 (en) | Decoder buffer circuit incorporated in semiconductor memory device | |
US6262923B1 (en) | Semiconductor memory device with redundancy function |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110930 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |