經濟部智慧財產局負工消費合作社印製 _B7 五、發明説明（） 6 88年9月修正頁 激勵控制器用以藉由區塊選擇訊號PLSBi及PLSBj激勵輸入 /輸出感測放大器IS0A1-IS0A3。參照圖一^GTLGO-G T L G 2係控制訊號產生器用以控制所有控制行資料輸出選擇 CDOSO-CDOS3內之預充電以及平衡器運作的訊號，感測放 大器及分離閘，回應區塊有選擇性的輸入訊號，驅動訊號 PBDi，PBDj，區塊選擇訊號PBLSi，PBLSj以及感測致能訊 號PS。首先參照圖一描述本發明記憶單元陣列區塊裝置之較 佳實施例之運作。 當圖一記憶單元陣列區塊中所有的缺陷可被列及行多餘 電路修補時，沒有失效單元，區塊禁能電路內的熔線F1及程 式化區塊選擇電路PBSF0-PBSF2內的熔線F2未被熔化切 斷，熔線F 1，F 2對應個別的記憶單元陣列區塊B L K 0 - B L K 3 而被設立。此時區塊選擇運作依據一般區塊選擇電路NBFO-NBF2之解碼運作藉區塊選擇訊號PBLS0-PBLS3而工作’ 而個別的記憶單元陣列區塊B L K 0 - B L K 3被設定爲一般運 作。這些運作與習知半導體記憶體選擇電路之運作相似。 如果缺陷在圖一之記憶單元陣列區塊中任一單位記憶 單元內產生，例如，如果記憶單元陣列區塊B L K 1有許多 需要被行及列多餘電路修補，在對應的記憶單元陣列區塊 BLK1之區塊禁能電路BDF1內有選擇程式化溶解切斷熔 線F1，在程式化區塊選擇電路PSF2，PSF3 (此處未顯示 程式化區塊選擇電路PSF3，但是被連續構成）內有主熔線 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐） ---_---------^-----^—tr------^ (請先聞讀背面之注$項再填寫本頁) 五、發明説明（1 ) A7 B7 經濟部中央標準局員工消費合作社印製 發明背景 1 .發明領域 本發明係關於具有記憶單元修補功能的半導體記憶裝 置，尤指一種在具有一些缺陷記憶單元之記憶區塊中藉由 以好的記憶單元陣列區塊取代缺陷單元之位址而改進生產 良率的半導體記憶裝置。 本發明係以韓國第53540/1995號申請案爲基礎，於 此合倂爲參考資料。 2 .相關習知技術說明 半導體記憶裝置之積體化愈局’晶片製程愈困難。因 此，製程中所產生的失效記憶單元數目逐漸增加。因爲以 上所述之製程中失效的記憶單元增加記憶體的容量且設計 規則更緊密，因此難以在晶圓中得到高良率。所以，半導 體記憶裝置之製造價格因高積體化程度而相對增加。 因爲上述理由，藉由修補記憶單元而改良因上述原因 而失效的記憶單元以改進良率是很重要的。例如，代表性 的實例是修補電路被廣泛地用於降低晶片的成本。多餘運 作是由列，行多餘區分，依據測試的結果如果在正常記憶 單元發現缺陷則以一備用記憶單元取代缺陷記憶單元。 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
、ST 經濟部智慧財產局員工消費合作杜印製 A7 ____B7 五、發明説明（） 7 88年9月修正頁 F 2，在對應具有良好記憶單元之記憶單元陣列區塊 BLK2,BLK3的程式化區塊選擇電路PSF2，PSF3內有位址程 式化熔線F 3 - F 6。建立部份通過晶粒（d i e )(晶粒表示位址以 釋放的下級記憶單元陣列區塊重排的” 一半導體晶片”）是可 能的，其運作如下所述。 當對應有太多失效單兀需要被多餘電路修補的記億單元 陣列區塊BLK1之區塊禁能電路BDF1的熔線被熔斷時，對應 區塊禁能電路B0F1的反相器14的輸出是高準位，而連接至 輸出點之N Μ 0 S電晶體1 2導通。因此，對應記憶單元陣列區 塊BLK1的區塊驅動訊號PBD1輸出低準位，而低解碼器及驅 塊驅動訊號P B D 1之輸入用的字元線驅動器被禁能6經由上述 運作，記憶單元陣列區塊B L Κ 1內的字元線也被禁能，因爲 不能被激勵。 此外，如上所述般被禁能爲低準位的禁能區塊驅動 訊號PBD1分別被輸入平衡器PEQ01,PEQ01R與分離 閘P10S01R。平衡器PEQ01,PEQ01R及分離閘控制器 I 0 S Ο 1 L及I 0 S 0 L 1 R回應被禁能爲低準位的禁能區塊驅 動訊號P B D 1並分別提供低準位訊號給構成平衡器 PEQ01，PEQ01R的NMOS電晶體及位於行料輸出 CODOCO,CODOC1內的分離閘PI0S01R，以便防止具 有失效單元之缺陷記憶單元陣列區塊B L Κ 1所造成的不必 要的電流消耗。爲了如上所述的結構’可以用商業上所用 的電路來做爲平衡器，分離閘，p感測放大器’ N感測放大 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） I----------I----J--------·! (請先闖讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 __B7___ 五、發明説明（2 ) 然而，如果單位記憶單元陣列區塊中產生的缺陷太多 以致於無法用記憶單元陣列中的多餘單元取代，晶片本身 被視爲無效。因爲這種問題是晶片區域隨半導體記憶裝置 之積體化程度而越來越大，所以當積體化越精細越難得到 好的晶片。 發明綜合說明 因此，本發明之一目的在提供一半導體記憶裝置，在 複數記憶單元陣列區塊之預定單位記憶單元陣列區塊中的 缺陷單元陣列區塊不能被以多餘單元取代時，當包含缺陷 單元的半導體記憶裝置被禁能且新位址被輸入於複數記憶 單元陣列區塊以便重排記憶單元陣列區塊時可以增加其良 率。 本發明之另一目的在提供電路用以禁能由複數單位記 .憶單元陣列區塊構成的半導體記憶裝置，包含一失效單元 但無法進行修補之記憶單元陣列區塊。 本發明之又一目的在提供半導體記憶裝置，包含在複 數記憶單元陣列區塊中之一預定記憶單元陣列區塊不能被 一多餘單元取代的情況下，藉由重排較佳記憶單元陣列區 塊之一位址而可以被具有缺陷位址的較佳晶片取代的區塊 的電路。 3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^^^1 nn m· 111 m· n^i a^n— «In l.J 才 、-口 (請先閲讀背面之注意事項再填寫本買) A 7 ______B7 五、發明説明（） 8 88年9月修正頁 器，行資料輸出C0D0C1-C0D0C3以及行選擇閘CSG。 因此，藉由熔斷上述I區塊禁能電路BDF1的熔線F1，對應億 單元陣列區塊B L K 1之低線及行線被禁能。 當對應記憶單元陣列區塊B L K 2，B L K 3之程式化區塊選 擇電路PSF2，PSF3內的主熔線F2於缺陷憶單元陣列區塊 BLK1如上所述般地被禁能後被熔斷時，對應程式化區塊選 擇電路PSF2，PSF3之反相器28,30之輸出分別改變爲高與低 準位。因此，接連至反相器2 8，3 0之輸出點之傳輸閘2 0被關 閉且所有傳輸閘32,34,36,38,46導通，與一般區塊選擇電 路NBF2,NBF3(—般區塊選擇電路NBF3未被不出，但一直 與NBF0,NBF1，NBF2組成一起）不同。爲指定上述記憶單元 陣列區塊B L K 2，B L K 3之新位址，對應程式化區塊選擇電路 PSF2,PSF3之位址程式化熔線F3，F4，F4,F6依據新的程式 化被熔斷以便產生被重排之優良記憶晶片° 表1表示上述之更多細節。表1係在記憶單元陣列區塊 BLK1包括許多失效單元的假設下做成的。 ^-----Λ----^--ΐτ·-------t (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 經濟部中央標準局員工消費合作社印策 A7 _B7___ 五、發明説明（3 ) 本發明之再一目的在提供一種可程式化的區塊選擇電 路能夠產生複數記億單元陣列區塊之新位址。 爲達成上述目的，一種半導體記憶裝置包括：複數記 憶單元陣列區塊，用以對應一字元線的激勵而傳輸記憶單 元之資料至一位元線；複數列解碼器及字元線驅動器’對 應該複數記憶單元陣列區塊而設置，藉由解碼一預解碼列 位置而激勵相關的字元線；——般區塊選擇電路’回應一 預設列位址之激勵藉由分別對應連接該複數記憶單元陣列 區塊而產生選擇相關記憶單元陣列區塊之區塊選擇訊號； 以及一程式化區塊選擇電路，回應該程式化位址之一輸入 並藉由程式化該連接的記憶單元區塊之一區塊選擇位址’ 藉由熔斷一程式化熔線並同時藉由熔斷一熔線而切斷該一 般區塊選擇訊號並且被連接至該一般區塊選擇電路之一輸 出點而激勵該區塊選擇電路。 -圖式簡要說明 圖1 A - 1 C係本發明易於取代缺陷記憶單元之半導體記 憶裝置結構； 圖二係圖1A-1C之平衡控制電路PEQi實施例詳細電 路圖； 圖三係圖1A-1C之分離控制電路PISOi實施例詳細電 路圖， 4 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） HI -·1 ^^1 —^r m ί I^—.1 1^1 ^^1 In ，^-9 (請先閲讀背面之注意事項再填寫本頁〕 A7 B7 五、發明説明（9 ) 88年9月修正頁 表1 記憶單元陣列 區塊運作電路 BLKO BLK1 BLK2 BLK3 區塊禁能電路 中的熔線 未熔斷 熔斷 未熔斷 未熔斷 程式化區塊選 擇電路中的熔 線 F2，F3-F6 未熔斷或熔斷 未熔斷 熔斷 熔斷 新區塊選擇 訊號 B LK 0 X B LK 1 BLK2 (請先閲讀背面之注意事項再填寫本頁) .装· 經濟部智慧財產局員工消費合作社印製
假設圖一所示之記憶單元陣列區塊B L κ 0 - B L K 3是6 4 M bit(4M X 16)，單位記憶單元陣列區塊BLK1被禁能而其它 三單位記憶單元陣列區塊B L K 0，B L K 2 , B L K 3的位址被重排 所以可以建構3 Μ X 1 6之記憶單元陣列運作的晶片° 因此，圖一所示本發明的結構可以藉由新程式化位址區 塊而改進良率以便重排記憶單元陣列之結構，即使不能被多 餘電路修補。如果在圖一結構之半導體記憶晶片中有額外的 陣列區塊失效記憶單元陣列區塊可以被修補’而所有記憶單 元陣列可以在好的運作狀態下被重新儲存。 圖二表示圖1A，1B,1C之平衡電路FEQi之詳細電路’包 括第一反相器48用以反相一區塊選擇訊號PBLSi, — NAND 本紙張尺度適用中國國家揉準（CNS ) A4规格（21〇X：297公釐）
1T 東 經濟部中央樣準局員工消費合作社印裝 A7 ____B7 五、發明説明（4 ) 圖四係圖1 A - 1 C之N感測放大控制電路實施例詳細電 路圖； 圖五係圖1A-1C之P感測放大控制電路實施例詳細電 路圖； 圖六係圖1A-1C之列解碼器及字元線驅動電路實施例 詳細電路_圖。 較佳實施例詳細說明 本發明之詳細內容將參照所附圖式而描述如下。 圖ΙΑ,ΙΒ，1C係本發明易於取代缺陷記憶單元之半導 體記憶裝置結構。 圖中顯示控制一交錯共用感測放大器之記憶單原陣列 區塊，摺疊位元線感測放大器，以及一列解碼器及字元線 驅動器，及其週邊電路。 半導體記憶單元由對應字元線驅動傳輸記憶單原資料 至位元線之複數記憶單元陣列區塊BLK0-BLK3，複數列 解碼器及字元線驅動器RDWD0-RDWD3藉由解碼被各別 輸入的區塊驅動訊號PBD0-PBD3致能的預解碼列位址而 激勵對應的字元線而連接至對應的複數記憶單元陣列區塊 BLK0-BLK3，複數區塊禁能熔線電路BDF0-BDF2於載 入對應的複數列解那器及字元線驅動器RDWD0-RDWD3 時藉由熔解切斷一熔線F1而禁能區塊驅動訊號PBDO- 5 本紙張尺度適用中國國家標豕（CNS ) Α4規格7 2丨〇父297^釐） (請先閱讀背面之注意事項再填寫本頁) •I ♦· •-口 五、發明説明（K)) A7 _B7 88年9月修正頁 經濟部智慧財產局貝工消費合作社印製 閘5 0用以對反相器4 8之輸出與驅塊驅動訊號p b D丨執行 NAND運作，以及一第二反相器52用以反相NAND運作的結 果。此結構在區塊驅動訊號PBDi總是被致能在高準位狀態時 有選擇性地控制對應區塊驅動訊號P B D i之記憶單元陣列 BLKi之平衡器PEQi。 圖三表示本發明圖1A，1B，1C之分離控制閘PISOi之較 佳實施例之詳細電路圖。此結構與圖二相同。圖三之電路係 在只有一個右與左記憶體陣列區塊選擇訊號P B L S i -l，PBLSi+l被致能時於對應的區塊驅動訊號PBDi被致能時 用以驅動對應分離閘。 圖四表示圖1A，IB,〗C之本發明N感測放大控制電路 PLANGi較佳實施例電路圖。此電路是僅於一個右與左記憶 體陣列區塊選擇訊號P B L S i，P B L S j被致能且感測致能訊號 ps被激勵時在相鄰記憶單元陣列區塊BLKij之區塊驅動訊號 P B D i，P B D j被致能的狀態下致能對應的N感測放大驅動訊號 PLANGij。 圖五表示圖1A，1B,1C之本發明P感測放大控制電路 P L A P G i較佳實施例電路圖，並表示N感測放大驅動訊號 PLANGij被反相因此產生P感測放大驅動訊號PLAPGij。 當圖四、五的二相鄰單元陣列區塊，如BLK1，BLK2爲 缺陷記憶單元區塊時，P感測放大驅動訊號PLAPG 12變成高 11 本紙張尺度適用中國國家揉準（CNS ) A4規格（2丨0X297公釐） 請 先 閲 讀 背 •it 之 注 項 再 填 寫 本 頁 装 訂 % 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明（5 ) PBD3以便產生每一區塊驅動訊號PBD0-PBD2，一般區 塊選擇電路NBF0-NBF2回應預定列位址 RAi/RAib，RAj/RAjB.而產生選擇相對記憶單元陣列區塊 的選擇訊號PBLS0-PBLS2而連接至相對應的複數記憶單 元陣列區塊，程式化區塊選擇電路PSF0-PSF2回應程式化 位址輸入而激勵區塊選擇訊號PBLS0-PBLS2並藉由程式 化該連接的記憶單元區塊之一區塊選擇位址，藉由熔斷一 程式化熔線並同時藉由熔斷主熔線F2而切斷該一般區塊選 擇電路NBF0-NBF2之輸出並且被連接至該一般區塊選擇 電路NBF0-NBF2之一輸出點而激勵該區塊選擇電路，行 資料輸出CDOCO-CDOC3依據輸入之選擇複數記憶單元 陣列區塊BLK0-BLK3之一記憶單元陣列區塊BLKi(i是自 然數）及與其相鄰之記憶單元陣列區塊區塊B L K j ( j = i + 1 ) 共用之相鄰記憶單元陣列區塊BLKi,BLKj用之選擇訊號 PBLSi,PBLSj藉由感測及放大對應分離及連接相關記憶 單元之位元線之分離控制訊號之記憶單元陣列區塊之輸出 而傳輸相關資料。 在圖一的結構中，未被解釋的標號IS0A1-IS0A3係 輸入/輸出感測放大器用以經由行資料輸出CDOCO-CD0C3內之行選擇傳輸閘之通道而感測及輸出一訊號以便 輸出一對資料線DO/DOB，DOBF係輸出緩衝器用以驅動 資料線DO/DOB之訊號至一輸出接點PAD內。連接至輸入 /輸出感測放大器IS0A1-IS0A3的PIOSE1-PIOSE3是 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） n —^1 -- ----- -i-.il-H ^ ^1 —II ..... ............ 1 (請先閱讀背面之注意事項再填寫本頁) 五、發明説明％〉 A7 B7 88年9月修正頁 準位訊號，而N感測放大器變成低準位，所以感測放大器不工 作。此外，輸入/輸出感測放大器之激勵控制訊號P I 〇 s E也變 成低準位，而對應輸入/輸出感測放大器之輸出打開，所以資 料線對D O / D Ο B未拿到料。 圖六表示圖1A-1C之列解碼器及字元線驅動電路實施例 詳細電路圖，在本領域中屬於已知。列解碼器及字元線驅動 器只在對應的區塊訊號PBDi被激勵爲高準位時被致能，以便 解碼解碼的低位址D R A m m。 如上所述，本發明能夠藉由新程式化區塊位址及於失效 區塊不能被多餘電路修補時重建記憶單元區塊以增加良率。 本案得由熟悉本技藝之人士任施匠思而爲諸般修飾，然 皆不脫如附申請專利範圍所欲保護者。 n I Ϊ 111 - i . I -1 i- I I -1- 士八-I— i -: . 丨' 丁‘ f 言 (請先聞讀背面之注意事項再填寫本頁) 味丨 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家揉準（CNS ) A4规格（2丨0X297公釐） 經濟部智慧財產局負工消費合作社印製 _B7 五、發明説明（） 6 88年9月修正頁 激勵控制器用以藉由區塊選擇訊號PLSBi及PLSBj激勵輸入 /輸出感測放大器IS0A1-IS0A3。參照圖一^GTLGO-G T L G 2係控制訊號產生器用以控制所有控制行資料輸出選擇 CDOSO-CDOS3內之預充電以及平衡器運作的訊號，感測放 大器及分離閘，回應區塊有選擇性的輸入訊號，驅動訊號 PBDi，PBDj，區塊選擇訊號PBLSi，PBLSj以及感測致能訊 號PS。首先參照圖一描述本發明記憶單元陣列區塊裝置之較 佳實施例之運作。 當圖一記憶單元陣列區塊中所有的缺陷可被列及行多餘 電路修補時，沒有失效單元，區塊禁能電路內的熔線F1及程 式化區塊選擇電路PBSF0-PBSF2內的熔線F2未被熔化切 斷，熔線F 1，F 2對應個別的記憶單元陣列區塊B L K 0 - B L K 3 而被設立。此時區塊選擇運作依據一般區塊選擇電路NBFO-NBF2之解碼運作藉區塊選擇訊號PBLS0-PBLS3而工作’ 而個別的記憶單元陣列區塊B L K 0 - B L K 3被設定爲一般運 作。這些運作與習知半導體記憶體選擇電路之運作相似。 如果缺陷在圖一之記憶單元陣列區塊中任一單位記憶 單元內產生，例如，如果記憶單元陣列區塊B L K 1有許多 需要被行及列多餘電路修補，在對應的記憶單元陣列區塊 BLK1之區塊禁能電路BDF1內有選擇程式化溶解切斷熔 線F1，在程式化區塊選擇電路PSF2，PSF3 (此處未顯示 程式化區塊選擇電路PSF3，但是被連續構成）內有主熔線 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐） ---_---------^-----^—tr------^ (請先聞讀背面之注$項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 A7 ____B7 五、發明説明（） 7 88年9月修正頁 F 2，在對應具有良好記憶單元之記憶單元陣列區塊 BLK2,BLK3的程式化區塊選擇電路PSF2，PSF3內有位址程 式化熔線F 3 - F 6。建立部份通過晶粒（d i e )(晶粒表示位址以 釋放的下級記憶單元陣列區塊重排的” 一半導體晶片”）是可 能的，其運作如下所述。 當對應有太多失效單兀需要被多餘電路修補的記億單元 陣列區塊BLK1之區塊禁能電路BDF1的熔線被熔斷時，對應 區塊禁能電路B0F1的反相器14的輸出是高準位，而連接至 輸出點之N Μ 0 S電晶體1 2導通。因此，對應記憶單元陣列區 塊BLK1的區塊驅動訊號PBD1輸出低準位，而低解碼器及驅 塊驅動訊號P B D 1之輸入用的字元線驅動器被禁能6經由上述 運作，記憶單元陣列區塊B L Κ 1內的字元線也被禁能，因爲 不能被激勵。 此外，如上所述般被禁能爲低準位的禁能區塊驅動 訊號PBD1分別被輸入平衡器PEQ01,PEQ01R與分離 閘P10S01R。平衡器PEQ01,PEQ01R及分離閘控制器 I 0 S Ο 1 L及I 0 S 0 L 1 R回應被禁能爲低準位的禁能區塊驅 動訊號P B D 1並分別提供低準位訊號給構成平衡器 PEQ01，PEQ01R的NMOS電晶體及位於行料輸出 CODOCO,CODOC1內的分離閘PI0S01R，以便防止具 有失效單元之缺陷記憶單元陣列區塊B L Κ 1所造成的不必 要的電流消耗。爲了如上所述的結構’可以用商業上所用 的電路來做爲平衡器，分離閘，p感測放大器’ N感測放大 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） I----------I----J--------·! (請先闖讀背面之注意事項再填寫本頁) A 7 ______B7 五、發明説明（） 8 88年9月修正頁 器，行資料輸出C0D0C1-C0D0C3以及行選擇閘CSG。 因此，藉由熔斷上述I區塊禁能電路BDF1的熔線F1，對應億 單元陣列區塊B L K 1之低線及行線被禁能。 當對應記憶單元陣列區塊B L K 2，B L K 3之程式化區塊選 擇電路PSF2，PSF3內的主熔線F2於缺陷憶單元陣列區塊 BLK1如上所述般地被禁能後被熔斷時，對應程式化區塊選 擇電路PSF2，PSF3之反相器28,30之輸出分別改變爲高與低 準位。因此，接連至反相器2 8，3 0之輸出點之傳輸閘2 0被關 閉且所有傳輸閘32,34,36,38,46導通，與一般區塊選擇電 路NBF2,NBF3(—般區塊選擇電路NBF3未被不出，但一直 與NBF0,NBF1，NBF2組成一起）不同。爲指定上述記憶單元 陣列區塊B L K 2，B L K 3之新位址，對應程式化區塊選擇電路 PSF2,PSF3之位址程式化熔線F3，F4，F4,F6依據新的程式 化被熔斷以便產生被重排之優良記憶晶片° 表1表示上述之更多細節。表1係在記憶單元陣列區塊 BLK1包括許多失效單元的假設下做成的。 ^-----Λ----^--ΐτ·-------t (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） A7 B7 五、發明説明（9 ) 88年9月修正頁 表1 記憶單元陣列 區塊運作電路 BLKO BLK1 BLK2 BLK3 區塊禁能電路 中的熔線 未熔斷 熔斷 未熔斷 未熔斷 程式化區塊選 擇電路中的熔 線 F2，F3-F6 未熔斷或熔斷 未熔斷 熔斷 熔斷 新區塊選擇 訊號 B LK 0 X B LK 1 BLK2 (請先閲讀背面之注意事項再填寫本頁) .装· 經濟部智慧財產局員工消費合作社印製
假設圖一所示之記憶單元陣列區塊B L κ 0 - B L K 3是6 4 M bit(4M X 16)，單位記憶單元陣列區塊BLK1被禁能而其它 三單位記憶單元陣列區塊B L K 0，B L K 2 , B L K 3的位址被重排 所以可以建構3 Μ X 1 6之記憶單元陣列運作的晶片° 因此，圖一所示本發明的結構可以藉由新程式化位址區 塊而改進良率以便重排記憶單元陣列之結構，即使不能被多 餘電路修補。如果在圖一結構之半導體記憶晶片中有額外的 陣列區塊失效記憶單元陣列區塊可以被修補’而所有記憶單 元陣列可以在好的運作狀態下被重新儲存。 圖二表示圖1A，1B,1C之平衡電路FEQi之詳細電路’包 括第一反相器48用以反相一區塊選擇訊號PBLSi, — NAND 本紙張尺度適用中國國家揉準（CNS ) A4规格（21〇X：297公釐）
1T 東 五、發明説明（K)) A7 _B7 88年9月修正頁 經濟部智慧財產局貝工消費合作社印製 閘5 0用以對反相器4 8之輸出與驅塊驅動訊號p b D丨執行 NAND運作，以及一第二反相器52用以反相NAND運作的結 果。此結構在區塊驅動訊號PBDi總是被致能在高準位狀態時 有選擇性地控制對應區塊驅動訊號P B D i之記憶單元陣列 BLKi之平衡器PEQi。 圖三表示本發明圖1A，1B，1C之分離控制閘PISOi之較 佳實施例之詳細電路圖。此結構與圖二相同。圖三之電路係 在只有一個右與左記憶體陣列區塊選擇訊號P B L S i -l，PBLSi+l被致能時於對應的區塊驅動訊號PBDi被致能時 用以驅動對應分離閘。 圖四表示圖1A，IB,〗C之本發明N感測放大控制電路 PLANGi較佳實施例電路圖。此電路是僅於一個右與左記憶 體陣列區塊選擇訊號P B L S i，P B L S j被致能且感測致能訊號 ps被激勵時在相鄰記憶單元陣列區塊BLKij之區塊驅動訊號 P B D i，P B D j被致能的狀態下致能對應的N感測放大驅動訊號 PLANGij。 圖五表示圖1A，1B,1C之本發明P感測放大控制電路 P L A P G i較佳實施例電路圖，並表示N感測放大驅動訊號 PLANGij被反相因此產生P感測放大驅動訊號PLAPGij。 當圖四、五的二相鄰單元陣列區塊，如BLK1，BLK2爲 缺陷記憶單元區塊時，P感測放大驅動訊號PLAPG 12變成高 11 本紙張尺度適用中國國家揉準（CNS ) A4規格（2丨0X297公釐） 請 先 閲 讀 背 •it 之 注 項 再 填 寫 本 頁 装 訂 % 五、發明説明％〉 A7 B7 88年9月修正頁 準位訊號，而N感測放大器變成低準位，所以感測放大器不工 作。此外，輸入/輸出感測放大器之激勵控制訊號P I 〇 s E也變 成低準位，而對應輸入/輸出感測放大器之輸出打開，所以資 料線對D O / D Ο B未拿到料。 圖六表示圖1A-1C之列解碼器及字元線驅動電路實施例 詳細電路圖，在本領域中屬於已知。列解碼器及字元線驅動 器只在對應的區塊訊號PBDi被激勵爲高準位時被致能，以便 解碼解碼的低位址D R A m m。 如上所述，本發明能夠藉由新程式化區塊位址及於失效 區塊不能被多餘電路修補時重建記憶單元區塊以增加良率。 本案得由熟悉本技藝之人士任施匠思而爲諸般修飾，然 皆不脫如附申請專利範圍所欲保護者。 n I Ϊ 111 - i . I -1 i- I I -1- 士八-I— i -: . 丨' 丁‘ f 言 (請先聞讀背面之注意事項再填寫本頁) 味丨 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家揉準（CNS ) A4规格（2丨0X297公釐）