DE10054447A1 - Halbleiterspeicherbauelement mit Zellenversorgungs-Reparaturschaltkreisen und Verfahren zum Anordnen derselben - Google Patents
Halbleiterspeicherbauelement mit Zellenversorgungs-Reparaturschaltkreisen und Verfahren zum Anordnen derselbenInfo
- Publication number
- DE10054447A1 DE10054447A1 DE10054447A DE10054447A DE10054447A1 DE 10054447 A1 DE10054447 A1 DE 10054447A1 DE 10054447 A DE10054447 A DE 10054447A DE 10054447 A DE10054447 A DE 10054447A DE 10054447 A1 DE10054447 A1 DE 10054447A1
- Authority
- DE
- Germany
- Prior art keywords
- cell
- supply
- lines
- circuits
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
- G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement mit Zellenversorgungs-Reparaturschaltkreisen zum selektiven Blockieren einer elektrischen Verbindung zwischen einer jeweiligen fehlerhaften Speicherzelle und einer Spannungsversorgung bei Auftreten eines Ruhestromversagens sowie auf ein Verfahren zum Anordnen derartiger Reparaturschaltkreise. DOLLAR A Erfindungsgemäß werden die Zellenversorgungs-Reparaturschaltkreise zwischen Zellenblöcken angeordnet, und Zellenversorgungsleitungen der Zellenblöcke werden in Wortleitungsrichtung angeordnet. Mit diesen Maßnahmen lässt sich die Chipabmessung vergleichsweise gering halten. DOLLAR A Verwendung in der Halbleiterspeicherbauelementtechnologie.
Description
Die Erfindung bezieht sich auf ein Halbleiterspeicherbauele
ment mit Zellenversorgungs-Reparaturschaltkreisen und auf ein
Verfahren zum Anordnen solcher Zellenversorgungs-Reparatur
schaltkreise.
Die Zellenversorgungs-Reparaturschaltkreise dienen in solchen
Bauelementen dazu, bei Erkennung einer fehlerhaften bzw. aus
gefallenen Zelle das Anlegen einer Versorgungsspannung an
diejenige Zellenversorgungsleitung zu blockieren, die mit der
fehlerhaften Zelle verbunden ist, so dass diese durch eine
redundante Zelle ersetzt werden kann. Dies verhindert ein von
einer fehlerhaften Zelle verursachtes Ruhestromversagen.
Allgemein wird der Ruhe- oder Standby-Strom als ein kriti
scher Faktor für Halbleiterspeicherprodukte niedriger Leis
tung angesehen, was in gleicher Weise für alle tragbaren In
formations- und Kommunikationsgeräte gilt, so dass er beim
Entwurf von Halbleiterspeicherchips beachtet werden sollte
und ein Verfahren benötigt wird, um fehlerhafte Zellen, die
ein Ruhestromversagen verursachen, durch redundante Zellen zu
ersetzen.
Insbesondere hängt die Möglichkeit, solche fehlerhaften Zel
len reparieren zu können, definitiv vom Vorhandensein eines
Zellenversorgungs-Reparaturschaltkreises ab, der die Versor
gungsspannung daran hindert, zu solchen Zellen zu fließen,
wenn das Ruhestromversagen von einem Leckstrom an einem Ver
sorgungsspannungsknoten verursacht wird. Das Vorhandensein
des Zellenversorgungs-Reparaturschaltkreises kann daher einen
großen Einfluss auf die Ausbeute der Produkte ausüben.
Herkömmlicherweise beinhaltet ein Halbleiterspeicherbauele
ment dieses Typs Zellenversorgungsleitungen, die zwischen
Bitleitungen in einer zu diesen identischen Richtung angeord
net sind und zur Zuführung einer Versorgungsspannung zu Zel
len eines Speicherzellenfeldes dienen, und Zellenversorgungs-
Reparaturschaltkreisen, die an der Peripherie der Speicher
zellen in der Richtung von Wortleitungen angeordnet sind, um
die Versorgungsspannung gegebenenfalls daran hindern zu kön
nen, die Zellenversorgungsleitungen zu beaufschlagen. Bei Er
kennung einer fehlerhaften Zelle, die ein Ruhestromversagen
verursacht, hindert ein zugehöriger Zellenversorgungs-Repara
turschaltkreis die Versorgungsspannung daran, eine mit der
fehlerhaften Zelle verbundene Zellenversorgungsleitung zu be
aufschlagen, was es ermöglicht, die fehlerhafte Zelle durch
eine redundante Zelle zu ersetzen. Solche Bauelemente mit
Zellenversorgungs-Reparaturschaltkreisen sind z. B. in den Pa
tentschriften JP 10-199290 und JP 05-314790 offenbart.
Bei der herkömmlichen Technik sind die Zellenversorgungslei
tungen wie gesagt in einer zu Bitleitungen identischen Rich
tung angeordnet, was zu einer relativ großen Chipabmessung
führt und somit dem gegenwärtigen Trend zur Minimierung der
Abmessungen von Halbleiterspeicherbauelementen zuwiderläuft.
Der Erfindung liegt als technisches Problem die Bereitstel
lung eines Halbleiterspeicherbauelements der eingangs genann
ten Art sowie eines Verfahrens zum Anordnen von Zellenversorgungs-Reparaturschaltkreisen
eines solchen Halbleiterspei
cherbauelements zugrunde, die eine vergleichsweise geringe
Chipabmessung und hohe Integrationsdichte ermöglichen.
Die Erfindung löst dieses Problem durch die Bereitstellung
eines Halbleiterspeicherbauelements mit den Merkmalen des An
spruchs 1 oder 7 sowie eines Verfahrens zum Anordnen von Zel
lenversorgungs-Reparaturschaltkreisen mit den Merkmalen des
Anspruchs 12. Erfindungsgemäß sind die Zellenversorgungslei
tungen in einer zu Wortleitungen identischen Richtung ange
ordnet, und die Zellenversorgungs-Reparaturschaltkreise sind
zwischen Zellenblöcken eines Speicherzellenfeldes angeord
net. Dies ermöglicht gegenüber der oben erwähnten, herkömmli
chen Anordnung eines reduzierte Chipabmessung und folglich
eine hohe Integrationsdichte für das Halbleiterspeicherbau
element.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unter
ansprüchen angegeben.
Vorteilhafte Ausführungsformen der Erfindung sowie zu deren
besserem Verständnis aufgenommene, herkömmliche Ausführungs
beispiele sind in den Zeichnungen dargestellt, in denen zei
gen:
Fig. 1 eine schematische Entwurfsansicht eines herkömmli
chen Halbleiterspeicherbauelements mit Zellenblö
cken, Zellenversorgungs-Reparaturschaltkreisen und
Zeilendecoderschaltkreisen,
Fig. 2 herkömmliche Verdrahtungen von Zellenversorgungs
leitungen,
Fig. 3 eine schematische Entwurfsansicht eines ersten er
findungsgemäßen Halbleiterspeicherbauelements mit
Zellenblöcken, Zellenversorgungs-Reparaturschalt
kreisen und Zeilendecoderschaltkreisen,
Fig. 4 erfindungsgemäße Verdrahtungen von Zellenversor
gungsleitungen,
Fig. 5a und 5b Ausführungsbeispiele eines ersten, außenlie
genden Zellenversorgungs-Reparaturschaltkreises von
Fig. 3,
Fig. 6a bis 6c Ausführungsbeispiele eines zwischen zwei Zel
lenblöcken angeordneten Zellenversorgungs-Repara
turschaltkreises von Fig. 3,
Fig. 7a und 7b Ausführungsbeispiele eines letzten, außenlie
genden Zellenversorgungs-Reparaturschaltkreises von
Fig. 3,
Fig. 8 eine schematische Entwurfsansicht eines zweiten er
findungsgemäßen Halbleiterspeicherbauelementes mit
Zellenblöcken, Zellenversorgungs-Reparaturschalt
kreisen und Zeilendecoderschaltkreisen,
Fig. 9 eine schematische Entwurfsansicht eines dritten er
findungsgemäßen Halbleiterspeicherbauelementes mit
Zellenblöcken, Zellenversorgungs-Reparaturschalt
kreisen und Zeilendecoderschaltkreisen und
Fig. 10 eine tatsächliche Anordnung eines Zellenversor
gungs-Reparaturschaltkreises zwischen zwei Zellen
blöcken von Fig. 3 in Bezug auf Versorgungsleitun
gen der Zellenblöcke.
Fig. 1 zeigt in einer schematischen Entwurfsansicht ein her
kömmliches Halbleiterspeicherbauelement mit einer Anzahl n
von Zellenblöcken 10-1 bis 10-n eines Speicherzellenfeldes,
einer Anzahl n/2 von Zeilendecoderschaltkreisen 20-1, 20-2, . . .,
von denen je einer zwischen zwei benachbarten Zellenblöcken
10-1 und 10-2, 10-3 und 10-4, . . . angeordnet ist, und einer
Anzahl n von Zellenversorgungs-Reparaturschaltkreisen 30-1
bis 30-n, die in der Richtung von Wortleitungen an der Peri
pherie des Speicherzellenfeldes im oberen Teil von Fig. 1 an
geordnet sind. Die n Zellenblöcke 10-1 bis 10-n umfassen in
nicht näher gezeigter Weise jeweils eine Mehrzahl von Wort
leitungen, eine Mehrzahl von Bitleitungen, eine Mehrzahl von
zwischen die Wortleitungen und die Bitleitungen eingeschleif
ten Zellen zur Datenspeicherung und eine Mehrzahl von Zellen
versorgungsleitungen, die zwischen Bitleitungen in einer zu
diesen identischen Richtung angeordnet sind und der Bereit
stellung einer Versorgungsspannung für die Zellen dienen.
Die n/2 Zeilendecoderschaltkreise 20-1, 20-2, . . . decodieren
jeweils externe Zeilenadressen, um ein Auswahlsignal zum Aus
wählen einer vorgegebenen Wortleitung aus mehreren Wortlei
tungen zu erzeugen, die in den jeweils benachbarten Zellen
blöcken 10-1 und 10-2, 10-3 und 10-4, . . . enthalten sind.
Speziell ist ein erster Zeilendecoderschaltkreis 20-1 seinen
beiden benachbarten Zellenblöcken 10-1, 10-2 zugewiesen, wäh
rend ein zweiter Zeilendecoderschaltkreis 20-2 den beiden ihm
benachbarten Zellenblöcken 10-3, 10-4 zugewiesen ist. Die üb
rigen, nicht gezeigten Zeilendecoderschaltkreise sind in
gleicher Weise jeweils zwei benachbarten Blöcken zugeordnet.
Wenn es unter den mehreren Zellen, die zu einem der Zellen
blöcke gehören, denen je einer der n Zellenversorgungs-
Reparaturschaltkreise 30-1 bis 30-n zugeordnet ist, eine feh
lerhafte Zelle existiert, die ein Ruhestromversagen verur
sacht, sperrt der zugehörige Zellenversorgungs-Repara
turschaltkreis selektiv die elektrische Verbindung nur zwi
schen derjenigen Zellenversorgungsleitung, welche die Versor
gungsspannung für die fehlerhafte Zelle bereitstellt und ei
ner Spannungsquelle. Dadurch beaufschlagt die Versorgungs
spannung alle diejenigen Zellen nicht mehr, die mit dieser
speziellen Zellenversorgungsleitung verbunden sind, welche
von der Spannungsquelle getrennt wurde. Dies betrifft sowohl
arbeitende als auch fehlerhafte Zellen. Alle diese Zellen
werden dann durch redundante Zellen ersetzt, d. h. jegliche
fehlerhaften Zellen werden in Einheiten einer Spalte repa
riert.
Fig. 2 veranschaulicht herkömmliche Verdrahtungen von Zellen
versorgungsleitungen. Wie daraus ersichtlich, sind Zellenver
sorgungsleitungen, welche mehreren Zellen die Versorgungs
spannung Vcc liefern, und Zufuhrleitungen, welche den Zellen
eine Massespannung Vss liefern, mit einem Paar von Bitleitun
gen BL, BLb verbunden und entlang der beiden Seiten derselben
in einer zu diesen identischen Richtung und in einem vorgege
benen Abstand von diesen angeordnet. Hierbei sind die Zellen
versorgungsleitungen Vcc und die Massespannungs-Zufuhrlei
tungen Vss mit dem Bitleitungspaar BL, BLb aus derselben
Schicht hergestellt.
Das Anordnen der Zellenversorgungsleitungen zwischen den Bit
leitungspaaren in einer zu diesen identischen Richtung erhöht
jedoch die Chipabmessung. Um die Chipabmessung demgegenüber
zu reduzieren, ist das erfindungsgemäße Halbleiterspeicher
bauelement mit einer Struktur aufgebaut, bei der die Zellen
versorgungsleitungen zwischen Wortleitungen in einer zu die
sen identischen Richtung angeordnet sind und sich die Zellen
versorgungs-Reparaturschaltkreise zwischen Zellenblöcken ei
nes Speicherzellenfeldes befinden.
Fig. 3 zeigt in einer schematischen Entwurfsansicht ein ers
tes erfindungsgemäßes Halbleiterspeicherbauelement. Wie dar
aus ersichtlich, beinhaltet der Aufbau dieses Bauelements ei
ne Anzahl n von Zellenblöcken 110-1 bis 110-n, eine Anzahl
n/2 von Zeilendecoderschaltkreisen 120-1, 120-2, . . ., von de
nen jeder zwischen zwei jeweils benachbarten Zellenblöcken
110-1 und 110-2, 110-3 und 110-4, . . . angeordnet ist, und ei
ne Anzahl n/2 + 1 von Zellenversorgungs-Reparaturschaltkreisen
130-1 bis 130-(n/2 + 1), die zwischen den n Zellenblöcken 110-1
bis 110-n in Bereichen angeordnet sind, in denen sich keiner
von den Zeilendecoderschaltkreisen 120-1, 120-2, . . . befin
det, sowie auf beiden Seiten des Speicherzellenfeldes.
Die n Zellenblöcke 110-1 bis 110-n beinhalten jeweils in
nicht näher gezeigter Weise eine Mehrzahl von Wortleitungen,
eine Mehrzahl von Bitleitungen, eine Mehrzahl von Zellen, die
zwischen die Wortleitungen und die dazu senkrechten Bitlei
tungen eingeschleift sind, um Daten zu speichern, und eine
Mehrzahl von Zellenversorgungsleitungen, die in einer zu den
Wortleitungen identischen Richtung angeordnet sind, um den
Zellen die Versorgungsspannung zu liefern. Die Verdrahtungs
richtung der Versorgungsleitungen unterscheidet sich somit
von der Richtung der Bitleitungen und folglich von der Ver
drahtungsrichtung beim erwähnten herkömmlichen Bauelement.
Die n/2 Zeilendecoderschaltkreise 120-1, 120-2, . . . decodie
ren jeweils externe Zeilenadressen, um ein Auswahlsignal zum
Auswählen einer vorgegebenen Wortleitung aus mehreren Wort
leitungen zu erzeugen, die in den jeweiligen beiden benach
barten Zellenblöcken 110-1 und 110-2, 110-3 und 110-4, . . .
enthalten sind. Speziell ist ein erster Zeilendecoderschalt
kreis 120-1 den beiden ihm benachbarten Zellenblöcken 110-1,
110-2 zugewiesen, während ein zweiter Zeilendecoderschalt
kreis 120-2 seinen beiden benachbarten Zellenblöcken 110-3,
110-4 zugewiesen ist. Die übrigen Zeilendecoderschaltkreise
sind in nicht gezeigter Weise entsprechend den jeweiligen
beiden benachbarten Blöcken zugeordnet.
Wenn es unter den mehreren Zellen, die zu einem der Zellen
blöcke 110-1 oder 110-2 und 110-3, . . . gehören, denen die
n/2 + 1 Zellenversorgungs-Reparaturschaltkreise 130-1 bis
130-(n/2 + 1) zugewiesen sind, eine oder zwei fehlerhafte Zel
len gibt, die ein Ruhestromversagen verursachen, blockiert
der zugehörige Zellenversorgungs-Reparaturschaltkreis 130-1
bis 130-(n/2 + 1) die elektrische Verbindung nur zwischen der
jenigen Zellenversorgungsleitung, welche die Versorgungsspan
nung für die fehlerhaften Zellen liefert, und der Spannungsquelle.
Speziell sind hierbei der erste und der letzte Zel
lenversorgungs-Reparaturschaltkreis 130-1 bis 130-(n/2 + 1) je
weils nur einem Zellenblock 110-1, 110-n zugeordnet, während
die übrigen Zellenversorgungs-Reparaturschaltkreise, z. B. der
Schaltkreis 130-2, jeweils zwei Zellenblöcken, z. B. den Blö
cken 110-2 und 110-3, zugeordnet sind. Wenn ein jeweiliger
Zellenversorgungs-Reparaturschaltkreis die Versorgungsspan
nung daran hindert, die betreffende Zellenversorgungsleitung
zu beaufschlagen, werden all diejenigen Zellen nicht mehr mit
der Versorgungsspannung beaufschlagt, die mit der zugehöri
gen, in Wortleitungsrichtung angeordneten Zellenversorgungs
leitung verbunden sind. Mit anderen Worten werden im Unter
schied zum erwähnten herkömmlichen Bauelement die fehlerhaf
ten Zellen nicht in Spaltenrichtung, sondern in Einheiten je
einer Zeile repariert.
Fig. 4 veranschaulicht die entsprechenden erfindungsgemäßen
Verdrahtungen von Zellenversorgungsleitungen. Im Unterschied
zum herkömmlichen Bauelement sind die Zellenversorgungslei
tungen, welche die Versorgungsspannung Vcc für mehrere Zellen
liefern, und die Leitungen, welche die Massespannung Vss für
eine Mehrzahl von Zellen liefern, jeweils mit einer vorgege
benen, nicht gezeigten Wortleitung verknüpft und senkrecht
zum Bitleitungspaar BL, BLb angeordnet, d. h. in der zu den
Wortleitungen identischen Richtung. Die Zellenversorgungslei
tungen Vcc und die Massespannungs-Zufuhrleitungen Vss sind
hierbei aus verschiedenen Schichten aufgebaut. Der Vergleich
von Fig. 4 mit Fig. 2 zeigt leicht, dass sich ein Chip klei
ner auslegen lässt, wenn die Zellenversorgungsleitungen Vcc
und die Massespannungs-Zufuhrleitungen Vss in Wortleitungs
richtung statt in Bitleitungsrichtung angeordnet werden.
Die Fig. 5a und 5b zeigen Beispiele für den ersten Zellenver
sorgungs-Reparaturschaltkreis 130-1 von Fig. 3. Im Beispiel
von Fig. 5a beinhaltet der erste Zellenversorgungs-Reparatur
schaltkreis 130-1 von Fig. 3 eine Anzahl m von Schmelzsiche
rungen F1-1 bis F1-m, die mit ihren einen Enden T1-1 bis T1-m
mit Zellenversorgungsleitungen verbunden sind, mehr als eine
von einer Mehrzahl von Zellenversorgungsleitungen, die im
ersten Zellenblock 110-1 von Fig. 3 angeordnet sind, sowie
eine Anzahl m von PMOS-Transistoren P1-1 bis P1-m, deren
Drain-Elektroden mit den anderen Enden der m Schmelzsicherun
gen F1-1 bis F1-m verbunden sind, während an ihre Source-
Elektroden die Versorgungsspannung angelegt wird und ihre Ga
te-Elektroden mit einem Freigabesignal CP_ISb auf einem nied
rigen Pegel beaufschlagt werden. In der Variante von Fig. 5b
beinhaltet der erste Zellenversorgungs-Reparaturschaltkreis
lediglich die m Schmelzsicherungen F1-1 bis F1-m.
Die Fig. 6a bis 6c zeigen mögliche Beispiele für die zwischen
Zellenblöcken angeordneten Zellenversorgungs-Reparaturschalt
kreise 130-2, 130-3, . . . von Fig. 3. Im Beispiel von Fig. 6a
beinhaltet ein solcher Zellenversorgungs-Reparaturschalt
kreis, der zwischen zwei Zellenblöcken angeordnet ist, eine
Anzahl m von Schmelzsicherungen F2-1 bis F2-m, die mit ihren
einen Enden T2-1 bis T2-m, T2-1' bis T2-m' mit Zellenversor
gungsleitungen verbunden sind, mehr als eine von einer Mehr
zahl von Zellenversorgungsleitungen für die jeweiligen beiden
Zellenblöcke 110-2, 110-3, . . . von Fig. 3 sowie eine Anzahl m
von PMOS-Transistoren P2-1 bis P2-m, deren Drain-Elektroden
mit den anderen Enden der m Schmelzsicherungen F2-1 bis F2-m
verbunden sind, während ihre Source-Elektroden mit der Spei
sespannung Vcc beaufschlagt werden und an ihre Gate-
Elektroden ein Freigabesignal CP_ISb mit einem niedrigen Pe
gel angelegt wird. In einer ersten Variante können die Zel
lenversorgungs-Reparaturschaltkreise, wie in Fig. 6b gezeigt,
auch nur aus den m Schmelzsicherungen F2-1 bis F2-m aufgebaut
sein, oder sie können in einer zweiten Variante, wie sie in
Fig. 6c dargestellt ist, aus einer Anzahl 2 m von Schmelzsi
cherungen F2-1 bis F2-m und F2-1' bis F2-m' aufgebaut sein.
Die in den Zeichnungen linken Anschlüsse T2-1' bis T2-m' sind
in den Beispielen der Fig. 6a und 6b parallel zu den rechten
Anschlüssen T2-1 bis T2-m mit den einen Enden der m Schmelzsicherungen
F2-1 bis F2-m verknüpft und mit den Zellenversor
gungsleitungen verbunden, die in demjenigen der beiden Zel
lenblöcke enthalten sind, die zum betreffenden Zellenversor
gungs-Reparaturschaltkreis gehören, während die dazu paralle
len anderen, in den Figuren rechten Anschlüsse T2-1, . . ., T2-m
der einen Enden der Schmelzsicherungen mit den in einem ande
ren Zellenblock enthaltenen Zellenversorgungsleitungen ver
bunden sind. Im Beispiel der Fig. 6c sind die beiden Gruppen
von Schmelzsicherungen F2-1 bis F2-m bzw. F2-1' bis F2-m' an
ihrem einen Ende parallel mit der Speisespannungsleitung Vcc
verbunden, während ihr anderes Ende mit den rechten Anschlüs
sen T2-1 bis T2-m bzw. den linken Anschlüssen T2-1' bis T2-m'
verbunden ist.
Die Fig. 7a und 7b veranschaulichen mögliche Realisierungen
für den letzten Zellenversorgungs-Reparaturschaltkreis 130-
(n/2 + 1) von Fig. 3. Im Beispiel von Fig. 7a beinhaltet der
letzte Zellenversorgungs-Reparaturschaltkreis 130-(n/2 + 1) ei
ne Anzahl m von Schmelzsicherungen F3-1 bis F3-m, deren eine
Enden T3-1 bis T3-m mit Zellenversorgungsleitungen verbunden
sind, mehr als eine von einer Mehrzahl von Zellenversorgungs
leitungen, die für den letzten Zellenblock 110-n von Fig. 3
vorgesehen sind, sowie eine Anzahl m von PMOS-Transistoren
P3-1 bis P3-m, deren Drain-Elektroden mit dem jeweils anderen
Ende der m Schmelzsicherungen F3-1 bis F3-m verbunden sind,
während ihre Source-Elektroden mit der Speisespannung Vcc be
aufschlagt werden und an ihre Gate-Elektroden ein Freigabe
signal CP_ISb auf einem niedrigen Pegel angelegt wird. In ei
ner in Fig. 7b gezeigten Variante kann der letzte Zellenver
sorgungs-Reparaturschaltkreis auch nur aus den m Schmelzsi
cherungen F3-1 bis F3-m aufgebaut sein.
Wenn es unter den in den n Zellenblöcken 110-1 bis 110-n ent
haltenen Zellen irgendeine fehlerhafte Zelle gibt, die ein
Ruhestromversagen verursacht, wird durch die Schmelzsicherun
gen F1-1 bis F1-m, F2-1 bis F2-m, F2-1' bis F2-m', F3-1 bis
F3-m der in den Fig. 5a bis 7b veranschaulichten Zellenversorgungs-Reparaturschaltkreise
die fehlerhafte Zelle durch
eine redundante Zelle ersetzt, indem selektiv nur die zugehö
rige Schmelzsicherung im Reparaturprozess unterbrochen wird,
die mit einer Zellenversorgungsleitung verbunden ist, welche
die Versorgungsspannung für die betreffende fehlerhafte Zelle
bereitstellt. Die fehlerhafte Zelle wird hierbei zeilenweise,
d. h. in Einheiten einer Zeile, repariert.
Fig. 8 zeigt ein zweites erfindungsgemäßes Halbleiterspei
cherbauelement, das sich von demjenigen der Fig. 3 in der An
zahl und Positionierung der Zellenversorgungs-Reparatur
schaltkreise unterscheidet.
Speziell beinhaltet der Aufbau des Halbleiterspeicherbauele
ments von Fig. 8 eine Anzahl n von Zellenversorgungs-
Reparaturschaltkreisen 131-1, 131-2, . . ., die auf beiden Sei
ten einer Anzahl n/2 von Zeilendecoderschaltkreisen 120-1,
120-2, . . . für jeden von mehreren Zellenblöcken 110-1 bis
110-m angeordnet sind. Speziell sind hierbei der erste, zwei
te, dritte und vierte Zellenversorgungs-Reparaturschaltkreis
131-1, 131-2, 131-3, 131-4 den Zellenblöcken 110-1, 110-2,
110-3 bzw. 110-4 zugeordnet, und die übrigen Zellenversor
gungs-Reparaturschaltkreise sind in gleicher Weise so ange
ordnet, dass sie jeweils einem benachbarten Zellenblock zuge
wiesen sind.
Von den n Zellenversorgungs-Reparaturschaltkreisen 131-1,
131-2, . . . sind diejenigen Zellenversorgungs-Reparaturschalt
kreise 131-1, 131-3, . . ., die auf der linken Seite eines je
weiligen Zeilendecoderschaltkreises 120-1, 120-2, . . . ange
ordnet sind, in einer der Strukturen der Fig. 7a und 7b auf
gebaut, während die Zellenversorgungs-Reparaturschaltkreise
131-2, 131-4, die auf der rechten Seite eines jeweiligen Zei
lendecoderschaltkreises 120-1, 120-2, . . . liegen, in einer
der Strukturen von Fig. 5a und 5b aufgebaut sind.
Fig. 9 zeigt ein drittes erfindungsgemäßes Halbleiterspei
cherbauelement, das sich von demjenigen von Fig. 3 wiederum
in der Anzahl und Positionierung der Zellenversorgungs-Repa
raturschaltkreise unterscheidet.
Speziell ist das Halbleiterspeicherbauelement von Fig. 9 mit
einer Struktur aufgebaut, bei der eine Anzahl n/2 von Zellen
versorgungs-Reparaturschaltkreisen 133-1, 132-2, . . . jeweils
zwischen einer Anzahl n/2 von Zeilendecoderschaltkreisen 120-
1, 120-2, . . . für je zwei Zellenblöcke 110-1 und 110-2, 110-3
und 110-4, . . . angeordnet ist. Dabei ist speziell der erste
Zellenversorgungs-Reparaturschaltkreis 132-1 den zwei Zellen
blöcken 110-1 und 110-2 zugeordnet, während der zweite Zel
lenversorgungs-Reparaturschaltkreis 132-2 den beiden Zellen
blöcken 110-3 und 110-4 zugeordnet ist. Die übrigen Zellen
versorgungs-Reparaturschaltkreise sind entsprechend so ange
ordnet, dass sie den jeweiligen beiden benachbarten Zellen
blöcken zugeordnet sind. Die n/2 Zellenversorgungs-
Reparaturschaltkreise 132-1, 132-2, . . . sind dabei in einer
der Strukturen aufgebaut, die in den Fig. 6a, 6b und 6c ge
zeigt sind.
Fig. 10 zeigt eine tatsächliche Anordnung eines zwischen den
Zellenblöcken von Fig. 3 positionierten Zellenversorgungs-
Reparaturschaltkreises in Bezug auf die Spannungsversorgungs
leitungen des Zellenblocks. Wie daraus ersichtlich, ist der
Zellenversorgungs-Reparaturschaltkreis 130-2 mit den zwei
Zellenblöcken 110-2 und 110-3 verbunden. Die auf den Span
nungsversorgungsleitungen MPL anliegende Versorgungsspannung
beaufschlagt über Schmelzsicherungen F1, F2, welche quasi den
Zellenversorgungs-Reparaturschaltkreis 130-2 realisieren, die
Verbindungsleitungen 101, 102. Die Verbindungsleitungen 101,
102 stehen mit den Zellenversorgungsleitungen Vcc der Spei
cherzellenblöcke 110-2, 110-3 über Kontakte C5 bis C12 in
Verbindung.
Wie aus Fig. 10 weiter ersichtlich, bestehen die Zellenver
sorgungsleitungen Vcc aus Metallverdrahtungsleitungen, welche
die Speisespannung empfangen und parallel zu Massespannungs-
Zufuhrleitungen Vss und Wortleitungen W/L angeordnet sind,
die zwischen den Zellenversorgungsleitungen Vcc und den Mas
sespannungs-Zufuhrleitungen Vss platziert sind. Die Schmelz
sicherungen F1, F2 sind aus Polysiliciumschichten gebildet
und können mittels Laserstrahl durchtrennt werden. Die Span
nungsversorgungsleitungen MPL und die Zellenversorgungslei
tungen Vcc bestehen aus jeweiligen Metallschichten, die Alu
minium (Al) gemischt mit Wolfram (W) enthalten. Hierbei lie
gen die Zellenversorgungsleitungen Vcc unterhalb der Schicht
der Spannungsversorgungsleitungen MPL, die mit Bitleitungen
B/L auf derselben Schicht gekoppelt sind, und zwar senkrecht
zu selbigen in davon verschiedenen Schichten und über der
Schicht der Wortleitungen W/L aus Polysilicium.
Wenn beispielsweise ein hohes Stromversagen an einer Spei
cherzelle auftritt, an welche die Zellenversorgungsspannung
über die Zellenversorgungsleitung 101-1 angelegt wird, wird
die zugehörige Schmelzsicherung F1, die eine der über ein
Fenster von etwa 4 µm offen zugänglichen Schmelzsicherungen
darstellt, in einem Laserreparaturschritt, der einen der
Schritte bei der Herstellung eines Halbleiterbauelementes
darstellt, mittels Laserstrahl durchtrennt. Die durchtrennte
Schmelzsicherung F1 überträgt dann die Versorgungsspannung
nicht mehr zur Verbindungsleitung 101. Dadurch empfangen die
jenigen Zellenversorgungsleitungen Vcc der Speicherzellenblö
cke 110-2, 110-3, die über die zugehörigen Kontakte C5 bis C8
angekoppelt sind, keine Versorgungsspannung mehr, um das
Problem des Ruhestromversagens zu lösen. Hierbei werden dann
diejenien Speicherzellen, die mit den Zellenversorgungslei
tungen verbunden sind, die keine Zellenversorgungsspannung
mehr empfangen, durch Speicherzellen von redundanten Zellen
blöcken ersetzt.
Insgesamt lässt sich daher für das erfindungsgemäße Halblei
terspeicherbauelement ein hoher Integrationsgrad mit einer
minimalen, von den diversen Schaltkreisen belegten Chipfläche
realisieren, indem die Zellenversorgungs-Reparaturschaltkrei
se zwischen den voneinander beabstandeten Speicherzellenfeld
blöcken in Wortleitungsrichtung angeordnet sind und die
Schmelzsicherungen der Zellenversorgungs-Reparaturschaltkrei
se in Wortleitungsrichtung strukturiert und in Bitleitungs
richtung ausgedehnt angeordnet sind.
Gemäß Fig. 10 sind die Schmelzsicherungen jeweils in elektri
scher Verbindung mit einer oder mehreren Zellenversorgungs
leitungen, die andererseits mit den Speicherzellen der sepa
raten Speicherzellenfeldblöcke verbunden sind. Mit anderen
Worten sind die Schmelzsicherungen in elektrischer Verbindung
mit einer oder mehreren Zellenversorgungsleitungen, die mit
den in einem der separaten Speicherzellenfeldblöcke enthalte
nen Speicherzellen verbunden sind.
Das erfindungsgemäße Halbleiterspeicherbauelement hat den
Vorteil, dass die Zellenversorgungsleitungen von Zellenblö
cken in Wortleitungsrichtung angeordnet sind und die Zellen
versorgungs-Reparaturschaltkreise zwischen den Zellenblöcken
des Speicherzellenfeldes angeordnet sind, wodurch sich die
Chipabmessung reduzieren lässt.
Claims (13)
1. Halbleiterspeicherbauelement mit
- - einer Mehrzahl von Wortleitungen (W/L), einer Mehr zahl von Bitleitungen, einer Mehrzahl von zwischen die Wort leitungen und die Bitleitungen eingeschleiften Zellen zur Da tenspeicherung und einem Speicherzellenfeld mit mehreren Zel lenblöcken (110-1, 110-2, . . .) mit jeweils mehreren Zellenver sorgungsleitungen (101-1, 101-2, . . .) zur Bereitstellung einer Versorgungsspannung (Vcc) für die Zellen,
- - einer Mehrzahl von Zeilendecoderschaltkreisen (120-1, 120-2, . . .) zum Decodieren externer Zeilenadressen und Erzeu gen von Auswahlsignalen zum Auswählen vorgegebener, in den Zellenblöcken enthaltener Wortleitungen und
- - einer Mehrzahl von Zellenversorgungs-Reparaturschalt kreisen (130-1, 130-2, . . .) zum selektiven Blockieren einer elektrischen Verbindung zwischen Zellenversorgungsleitungen, welche die Versorgungsspannung für fehlerhaften Zellen be reitstellen, und einer zugehörigen Spannungsversorgung, wenn es derartige fehlerhafte Zellen gibt, die ein Ruhestromversa gen verursachen,
- - die Zellenversorgungsleitungen (101-1, 101-2, . . .), zwischen den Wortleitungen (WL) in einer zu dieser identi schen Richtung angeordnet sind,
- - die Zeilendecoderschaltkreise (120-1, 120-2, . . .) je weils zwischen zwei benachbarten Zellenblöcken angeordnet sind und
- - die Zellenversorgungs-Reparaturschaltkreise (130-1, 130-2, . . .) ebenfalls jeweils zwischen den Zellenblöcken ange ordnet sind.
2. Halbleiterspeicherbauelement nach Anspruch 1, weiter
dadurch gekennzeichnet, dass die Zellenversorgungs-Reparatur
schaltkreise, für welche die zugehörigen Zeilendecoderschalt
kreise nicht in den Bereichen zwischen Zellenblöcken angeordnet
sind, und die betreffenden Zeilendecoderschaltkreise
beidseits des Speicherzellenfeldes angeordnet sind.
3. Halbleiterspeicherbauelement nach Anspruch 1 oder 2,
weiter dadurch gekennzeichnet, dass die Zellenversorgungs-
Reparaturschaltkreise jeweils beidseits der Zeilendecoder
schaltkreise angeordnet sind.
4. Halbleiterspeicherbauelement nach Anspruch 1 oder 2,
weiter dadurch gekennzeichnet, dass die Zellenversorgungs-
Reparaturschaltkreise jeweils zwischen den Zeilendecoder
schaltkreisen angeordnet sind.
5. Halbleiterspeicherbauelement nach einem der Ansprüche
1 bis 4, weiter dadurch gekennzeichnet, dass die Zellenver
sorgungs-Reparaturschaltkreise Schmelzsicherungen, die mit
einem Ende mit Zellenversorgungsleitungen verbunden sind, und
mehr als eine Zellenversorgungsleitung beinhalten, wobei an
die anderen Enden der Schmelzsicherungen die Versorgungsspan
nung anlegbar ist.
6. Halbleiterspeicherbauelement nach einem der Ansprüche
1 bis 4, weiter dadurch gekennzeichnet, dass die Zellenver
sorgungs-Reparaturschaltkreise jeweils folgende Elemente ent
halten:
- - eine Mehrzahl von Schmelzsicherungen, die mit einem Ende jeweils mit mehr als einer Zellenversorgungsleitung ver bunden sind, und
- - eine Mehrzahl von PMOS-Transistoren, die mit ihren Drain-Elektroden mit den anderen Enden der Schmelzsicherungen verbunden sind, während an ihre Source-Elektroden die Versor gungsspannung angelegt wird und ihre Gate-Elektroden mit ei nem Freigabesignal auf einem niedrigen Pegel beaufschlagt werden.
7. Statisches Halbleiterspeicherbauelement mit wahlfrei
em Zugriff, mit
- Zellenversorgungs-Reparaturschaltkreisen zum selekti
ven Blockieren einer elektrischen Verbindung zwischen Zellen
versorgungsleitungen, die mit Spannungsversorgungsleitungen
in Beziehung stehen, und fehlerhaften Speicherzellen bei Auf
treten eines jeweiligen Ruhestromversagens,
dadurch gekennzeichnet, dass
- - die Zellenversorgungs-Reparaturschaltkreise zwischen separaten Zellenfeldblöcken in Wortleitungsrichtung angeord net sind und
- - in den Zellenversorgungs-Reparaturschaltkreisen Schmelzsicherungen enthalten sind, die eine vorgegebene Länge besitzen und in Bitleitungsrichtung ausgedehnt angeordnet sind.
8. Halbleiterspeicherbauelement nach Anspruch 7, weiter
dadurch gekennzeichnet, dass die Schmelzsicherungen mit der
oder den Zellenversorgungsleitungen verbunden sind, die elek
trisch mit Speicherzellen verbunden sind, welche in einem o
der mehreren einer Mehrzahl von separaten Speicherzellenfeld
blöcken enthalten sind.
9. Halbleiterspeicherbauelement nach Anspruch 7 oder 8,
weiter dadurch gekennzeichnet, dass die Zellenversorgungslei
tungen aus metallischen Leitungen bestehen, welche die Ver
sorgungsspannung empfangen und parallel zu Massespannungs-
Zufuhrleitungen angeordnet sind, wobei Wortleitungen zwischen
den Versorgungsspannungsleitungen und den Massespannungs-
Zufuhrleitungen vorgesehen sind.
10. Halbleiterspeicherbauelement nach einem der Ansprüche
7 bis 9, weiter dadurch gekennzeichnet, dass die Schmelzsi
cherungen aus Polysiliciumschichten gebildet sind, die mit
tels Laserstrahl durchtrennbar sind, die Spannungsversor
gungsleitungen aus aluminiumhaltigen Metallschichten bestehen
und die Zellenversorgungsleitungen aus wolframhaltigen Me
tallschichten bestehen.
11. Halbleiterspeicherbauelement nach einem der Ansprüche
7 bis 10, weiter dadurch gekennzeichnet, dass die Zellenver
sorgungsleitungen unterhalb der Schicht der Spannungsversor
gungsleitungen, die mit Bitleitungen auf derselben Schicht
gekoppelt sind, senkrecht zu den Bitleitungen auf anderen
Schichten und über einer Schicht mit Wortleitungen aus Poly
silicium angeordnet sind.
12. Verfahren zum Anordnen von Zellenversorgungs-
Reparaturschaltkreisen eines Halbleiterspeicherbauelements,
gekennzeichnet durch folgende Schritte:
- - Platzieren von Zellenversorgungs-Reparaturschaltkrei sen zwischen separaten Speicherzellenfeldblöcken in Wortlei tungsrichtung zum selektiven Blockieren einer elektrischen Verbindung zwischen Spannungsversorgungsleitungen und zu feh lerhaften Speicherzellen gehörigen Zellenversorgungsleitungen bei Auftreten eines Ruhestromversagens und
- - Platzieren von Schmelzsicherungen der Zellenversor gungs-Reparaturschaltkreise mit einer vorgegebenen Länge in Wortleitungsrichtung und zu Bitleitungen hin ausgedehnt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19990048204 | 1999-11-02 | ||
KR10-2000-0060896A KR100372250B1 (ko) | 1999-11-02 | 2000-10-17 | 반도체 메모리 장치 |
US09/703,820 US6459642B1 (en) | 1999-11-02 | 2000-11-01 | Semiconductor memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10054447A1 true DE10054447A1 (de) | 2001-07-12 |
Family
ID=27350084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10054447A Withdrawn DE10054447A1 (de) | 1999-11-02 | 2000-10-30 | Halbleiterspeicherbauelement mit Zellenversorgungs-Reparaturschaltkreisen und Verfahren zum Anordnen derselben |
Country Status (3)
Country | Link |
---|---|
US (1) | US6459642B1 (de) |
JP (1) | JP3691749B2 (de) |
DE (1) | DE10054447A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8400804B2 (en) * | 2010-08-30 | 2013-03-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory devices having break cells |
CN102610589A (zh) * | 2012-03-27 | 2012-07-25 | 上海宏力半导体制造有限公司 | Sram存储器 |
JP6029434B2 (ja) * | 2012-11-27 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP6682471B2 (ja) | 2017-03-24 | 2020-04-15 | キオクシア株式会社 | 半導体記憶装置 |
US11217291B2 (en) * | 2019-07-11 | 2022-01-04 | Micron Technology, Inc. | Circuitry borrowing for memory arrays |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172382B1 (ko) * | 1995-12-21 | 1999-03-30 | 김광호 | 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치 |
US6208567B1 (en) * | 1997-01-31 | 2001-03-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device capable of cutting off a leakage current in a defective array section |
JP3895838B2 (ja) * | 1997-09-10 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
-
2000
- 2000-10-30 DE DE10054447A patent/DE10054447A1/de not_active Withdrawn
- 2000-11-01 US US09/703,820 patent/US6459642B1/en not_active Expired - Lifetime
- 2000-11-02 JP JP2000336550A patent/JP3691749B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6459642B1 (en) | 2002-10-01 |
JP3691749B2 (ja) | 2005-09-07 |
JP2001184894A (ja) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10261457B3 (de) | Integrierte Schaltungsanordnung mit einem Transistorarray aus vertikalen FET-Auswahltransistoren | |
DE19619737C2 (de) | Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung | |
DE60011190T2 (de) | Gemischte Sicherungstechnologien | |
DE3427423C2 (de) | Integrierter Halbleiterspeicher | |
DE19844990A1 (de) | Anordnungsstruktur eines Halbleiterbauelements | |
DE19714470A1 (de) | Drahtbondchipverbindung mit hoher Dichte für Multichip-Module | |
DE102005010156A1 (de) | Integrierte Schaltung mit Umlenkungsschicht und Anordnung aus gestapelten Einzelschaltkreisen | |
DE3922456A1 (de) | Halbleiterspeichereinrichtung und verfahren zur herstellung derselben | |
DE3514266A1 (de) | Baustein zur erzeugung integrierter schaltungen | |
DE102020111649B4 (de) | Integrierte Schaltungsvorrichtung | |
DE69034109T2 (de) | Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren | |
EP1368833B1 (de) | Integrierte schaltung mit elektrischen verbindungselementen | |
DE10126610B4 (de) | Speichermodul und Verfahren zum Testen eines Halbleiterchips | |
DE10054447A1 (de) | Halbleiterspeicherbauelement mit Zellenversorgungs-Reparaturschaltkreisen und Verfahren zum Anordnen derselben | |
DE10231206B4 (de) | Halbleitervorrichtung | |
DE60015006T2 (de) | Verbindungsschema für Halbleiter-Speicherbauteil | |
DE102004060369A1 (de) | Halbleiterscheibe mit Teststruktur | |
DE10259634B4 (de) | Verfahren zur Herstellung von Kontakten auf einem Wafer | |
DE102004008245B3 (de) | Integrierter Halbleiterspeicher und Verfahren zum elektrischen Stressen eines integrierten Halbleiterspeichers | |
DE102022118842A1 (de) | Verbindungsstrukturen zur verbesserung der signalintegrität innerhalb gestapelter chips | |
DE102004062451A1 (de) | Halbleiterspeicherbauelement mit verschränkten Leitungen, Leitungsentwurfsstruktur und Leitungsentwurfsverfahren | |
EP0199231B1 (de) | In CMOS-Technik aufgebaute Zelle | |
DE19815136B4 (de) | Integrierte Halbleiterschaltung mit einem Kondensator und einem Sicherungselement und Herstellungsverfahren | |
DE10340714B3 (de) | Teststruktur für ein Single-sided Buried Strap-DRAM-Speicherzellenfeld | |
DE10303963B4 (de) | Integrierte Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110502 |