DE19619737C2 - Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung - Google Patents

Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung

Info

Publication number
DE19619737C2
DE19619737C2 DE19619737A DE19619737A DE19619737C2 DE 19619737 C2 DE19619737 C2 DE 19619737C2 DE 19619737 A DE19619737 A DE 19619737A DE 19619737 A DE19619737 A DE 19619737A DE 19619737 C2 DE19619737 C2 DE 19619737C2
Authority
DE
Germany
Prior art keywords
layer
opening
insulating layer
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19619737A
Other languages
English (en)
Other versions
DE19619737A1 (de
Inventor
Masaki Tsukude
Kazutami Arimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19619737A1 publication Critical patent/DE19619737A1/de
Application granted granted Critical
Publication of DE19619737C2 publication Critical patent/DE19619737C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterein­ richtung nach dem Oberbegriff des Anspruches 1 oder 5 und ein Verfahren zur Herstellung einer Halbleiterein­ richtung nach dem Oberbegriff des Anspruches 6 oder 7.
Eine Zusatz- bzw. Ersatzschaltung, die zur Reparatur einer Halb­ leitereinrichtung mit Defekten vorgesehen ist, ist bekannt. Im allgemeinen wird mit der Ersatzschaltung eine Sicherung bzw. Schmelzsicherung gebildet und anschließend wird eine defekte Schaltung durch eine Ersatzschaltung durch entsprechendes Durch­ brennen der Sicherung ersetzt.
Ein allgemeiner Aufbau eines Beispieles eines DRAM (Direkt­ zugriffsspeicher), der mit einer Ersatzschaltung versehen ist, ist in Fig. 13 gezeigt. Wie in Fig. 13 gezeigt ist, erstrecken sich in einem Speicherzellenfeld 20 eine Mehrzahl von Wortleitun­ gen WL von den jeweiligen Zeilendekodierern 21 über Worttreiber 22 entlang einer Zeilenrichtung. Darüber hinaus erstreckt sich ebenfalls eine Mehrzahl von Bitleitungen BL von den jeweiligen Spaltendekodierern 23 entlang einer Spaltenrichtung. Diese Wort­ leitungen WL und Bitleitungen BL sind so angeordnet, daß sie ein­ ander überschneiden. An den Schnitt- bzw. Überschneidungsstellen sind Speicherzellen MC vorgesehen.
An der Außenseite der oben erwähnten Wortleitungen WL erstreckt sich eine Ersatzwortleitung SWL von einem Ersatzdekoder 24 über einen Ersatzworttreiber 25 entlang der Zeilenrichtung. An den Schnittstellen der Ersatzwortleitung SWL mit jeder der Bitleitun­ gen BL sind Ersatzspeicherzellen SMC vorgesehen.
Diese Ersatzwortleitung SWL, Ersatzdekoder 24 und der Ersatzwort­ treiber 25 bilden eine sogenannte Ersatzschaltung. Eine Ver­ gleichsschaltung 26 für defekte Adressen ist mit dem Ersatzdeko­ dierer 24 verbunden und in der Vergleichsschaltung 26 für defekte Adressen sind Sicherungen bzw. Schmelzsicherungen gebildet. Wie in Fig. 13 gezeigt ist, wird eine Zeilenadresse in die Ver­ gleichsschaltung 26 für defekte Adressen eingegeben.
In Fig. 14 ist ein Sicherungsabschnitt und die daran angrenzenden Bereiche sowie ein Verbindungsanschlußabschnitt und die daran angrenzenden Bereiche für den DRAM mit dem oben beschriebenen Aufbau dargestellt. Wie in Fig. 14 gezeigt ist, ist eine Siche­ rungsschicht 1 in einer, auf einem (nicht gezeigten) Substrat vorgesehenen, Zwischenschicht-Isolierschicht 2 gebildet. Auf der Oberfläche der Zwischenschicht-Isolierschicht 2 sind Metallzwi­ schenverbindungsschichten 3 und eine Verbindungsanschlußschicht 3a gebildet. Die Verbindungsanschlußschicht 3a wirkt als externe Verbindungselektrode zur elektrischen Verbindung von externen Einrichtungen mit den auf dem Substrat gebildeten Schaltungsele­ menten. Eine als Passivierungsschicht wirkende Nitridschicht ist zur Überdeckung der Metallzwischenverbindungsschichten 3 und der Verbindungsanschlußschicht 3a vorgesehen. Die Nitridschicht 4 weist eine Öffnung 4a auf, die direkt oberhalb der Sicherungs­ schicht 1 angeordnet ist, sowie eine Öffnung 4b, die direkt ober­ halb der Verbindungsanschlußschicht 3a angeordnet ist.
Im folgenden wird das Verfahren zum Durchbrennen der Sicherungs­ schicht 1 und der Zeitablauf beim Ausführen dieses Schrittes be­ schrieben. Ursprünglich wurde ein Test zum Reparieren einer Halb­ leitereinrichtung (Chip) in der Fertigungsstraße vor der Vollen­ dung eines Waferherstellungsprozesses durchgeführt. Der Chip wur­ de dadurch repariert, daß die Sicherungsschicht 1, die einem de­ fekten Abschnitt entspricht, durch einen Laser durchgebrannt wur­ de (Lasertrimmen: LT). Anschließend wurde eine Passivierungs­ schicht gebildet und der Waferherstellungsvorgang vollendet. An­ schließend wurde ein Grobtest (Wassertest: WT) des Wafers durch­ geführt, wobei ungefähr die Anzahl der zu testenden Chips festge­ stellt wurde. Anschließend wurde ein formaler Test (Abschlußtest: FT) zur Vorbereitung für die Auslieferung durchgeführt.
Heutzutage werden der LT-Schritt und der WT-Schritt jedoch zur Verkürzung des Testzeitraumes gleichzeitig ausgeführt. In diesem Falle wird die Passivierungsschicht auf der Sicherungsschicht 1 selektiv entfernt und ein Test zum Reparieren des Chips aus der Fertigungsstraße wird durchgeführt. Dies bedeutet, daß der Test zum Reparieren an einer Einrichtung durchgeführt wird, wie sie in Fig. 14 dargestellt ist. Anschließend wird die einem defekten Abschnitt entsprechende Sicherungsschicht 1 durch einen Laser durchgebrannt.
Wie in Fig. 14 dargestellt ist, ist der Laser in der Richtung des Pfeiles 5 ausgerichtet und brennt so die vorbestimmte Sicherungs­ schicht 1 durch. Beim Durchbrennen der Sicherung durch den Laser wird die Ausdehnung bzw. die Dicke d der Zwischenschicht- Isolierschicht 2, die sich oberhalb der Sicherungsschicht 1 befindet, zu einem wichtigen Faktor. Dies bedeutet, daß das Durchbrennen durch den Laser dann schwierig werden wird, wenn die Dicke d groß ist. Zur Erleichterung sollte die Breite W der Si­ cherung und der daran angrenzenden umgebenden Fläche vergrößert werden, dies stellt jedoch einen Nachteil für eine höhere Inte­ gration der Einrichtung dar.
Zur Vermeidung des oben genannten Problemes wurde ein Verfahren vorgeschlagen, wie es in Fig. 15 dargestellt ist. Durch das Vor­ sehen eines konkaven Abschnittes 2a auf der Oberfläche der Zwi­ schenschicht-Isolationsschicht 2 direkt oberhalb der Sicherungs­ schicht 1 wird die Dicke d der Zwischenschicht-Isolationsschicht 2 oberhalb der Sicherungsschicht 1 verkleinert. Die Sicherung kann dann leicht durch einen Laser durchgebrannt werden. Nachdem die Sicherung in dieser Art und Weise durchgebrannt worden ist, wird ein weiterer Grobtest zur Durchführung einer groben Überprü­ fung vor dem oben beschriebenen FT-Schritt ausgeführt.
In dem in Fig. 15 gezeigten verbesserten Beispiel gibt es dennoch das folgende Problem. Aufgrund des selektiven Entfernens der Ni­ tridschicht 4 wird ein Grenzbereich 6 (Interface) zwischen der Nitridschicht 4 und der Zwischenschicht-Isolationsschicht 2, die sich direkt oberhalb der Sicherungsschicht 1 befindet, freige­ legt, wie dies in Fig. 15 dargestellt ist. Die Metallzwischenver­ bindungsschicht 3, die aus einem Material gebildet ist, das z. B. Al aufweist, ist an dem sich von dem Grenzbereich 6 erstreckenden Bereich vorgesehen. Demzufolge könnte Wasser in den Grenzbereich 6 eindringen und so die Korrosion der Metallzwischenverbindungs­ schicht 3 verursachen. Als Ergebnis hiervon kann die Zuverlässig­ keit der Einrichtung verschlechtert werden. Dieser Effekt tritt auch in der in Fig. 14 gezeigten Einrichtung auf.
Das oben geschilderte Problem, das mit dem Feuchtigkeitswider­ stand zusammenhängt, tritt, wenn die Passivierungsschicht als eine gestapelte Struktur aus einer Oxidschicht und einer Nitrid­ schicht vorgesehen ist, auch an den Bereichen bzw. Flächen auf, die an die Verbindungsanschlußschicht 3a angrenzen. Wenn genauer gesagt die Passivierungsschicht als Doppelschichtstruktur aus einer Nitridschicht und einer Oxidschicht gebildet ist, so könnte ein Grenzbereich zwischen der Oxidschicht und der Nitridschicht auf der Verbindungsanschlußschicht 3a freigelegt werden. In die­ sem Falle erhöht sich die Möglichkeit, daß Wasser in den Zwi­ schen- bzw. Grenzbereich zwischen der Oxidschicht und der Nitrid­ schicht einbringt, und hierdurch wird die Zuverlässigkeit der Einrichtung verschlechtert.
Aus der US 5 241 212 ist eine Halbleitereinrichtung nach dem Oberbegriff des Patentanspruches 1 und ein Verfahren zur Herstel­ lung einer Halbleitereinrichtung nach dem Oberbegriff des Patent­ anspruches 6 bekannt.
Aus der US 4 628 590 ist eine Halbleitervorrichtung mit einer Er­ satzschaltung, einer Sicherungsschicht, die mit der Ersatzschal­ tung verbunden ist, einer Zwischenschicht-Isolierschicht, die die Sicherungsschicht teilweise überdeckt, und einer Passivierungs­ schicht, die die Zwischenschicht-Isolierschicht überdeckt und in der eine erste Öffnung, die direkt oberhalb der Sicherungsschicht angeordnet ist und die eine Oberfläche der Sicherungsschicht freilegt, vorgesehen ist, bekannt.
Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterein­ richtung und ein Verfahren zur Herstellung einer Halbleiterein­ richtung vorzusehen, bei denen der Feuchtigkeitswiderstand zur Erhöhung der Zuverlässigkeit der Einrichtung verbessert wird.
Die Aufgabe wird durch eine Halbleitereinrichtung des Patentan­ spruches 1 oder 5 oder durch ein Verfahren zur Herstellung einer Halbleitereinrichtung des Patentanspruches 6 oder 7 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Ein Vorteil besteht darin, daß die Einrichtungszuverlässigkeit erhöht wird, daß das Durchbrennen durch einen Laser leicht ausge­ führt werden kann, daß die höhere Integration der Schaltungsele­ mente möglich wird und daß eine Design-Regel einer Fläche, die an eine Sicherung angrenzt, verbessert werden kann.
Die Passivierungsschicht ist mit einer ersten Öffnung vorgesehen, die eine Öffnungsbreite aufweist, die kleiner als die des konka­ ven Abschnittes ist, der in der Zwischenschicht-Isolierschicht gebildet ist, wie dies oben beschrieben wurde. Demzufolge kann die Passivierungsschicht so gebildet werden, daß sie sich entlang der Seitenwände des konkaven Abschnittes erstreckt und so den Grenzbereich zwischen der Passivierungsschicht und der Oberfläche der Zwischenschicht-Isolierschicht, die um den konkaven Abschnitt herum angeordnet ist, überdeckt. Hierdurch wird der Feuchtig­ keitswiderstand verbessert. Durch das Vorsehen des konkaven Ab­ schnittes wird das Durchbrennen der Sicherung durch den Laser erleichtert. Darüber hinaus ist keine Vergrößerung der Breite der Fläche um die Sicherungsschicht herum notwendig, da der Feuchtig­ keitswiderstand wie oben erklärt verbessert werden kann. Dies führt zu einer höheren Integration der Schaltungselemente und zu einer Verbesserung der Design-Regel der Flächen, die an die Si­ cherungsschicht angrenzen.
Bei der Halbleitereinrichtung des Anspruches 5 erstreckt sich die Passivierungsschicht entlang der Seitenwände des konkaven Abschnittes und reicht an die Kante bzw. den Randabschnitt der Bodenober­ fläche des konkaven Abschnittes hinab. In diesem Falle wird die Verbesserung des Feuchtigkeitswiderstandes ebenfalls, als ein Aspekt der Erfindung, verbessert. Da die Passivierungsschicht so gebildet ist, daß die Seitenwände des konkaven Abschnittes über­ deckt werden und diese an die Kante bzw. den Rand der Bodenober­ fläche des konkaven Abschnittes hinabreicht, wird das Freilegen des Grenzbereiches zwischen der Passivierungsschicht und der Oberfläche der Zwischenschicht-Isolierschicht um den konkaven Abschnitt herum selbst dann effektiv vermieden, wenn die Zwi­ schenschicht-Isolierschicht, die sich auf der Sicherungsschicht befindet, durch das Durchbrennen der Sicherungsschicht durch den Laser abgetragen wird. Dementsprechend kann eine Zuverlässigkeit selbst nach dem Durchbrennen der Sicherung erreicht werden.
In der Halbleitereinrichtung des Anspruches 3 ist eine zweite Isolierschicht zur Überdeckung der Seitenwände der ersten Isolierschicht gebildet. Die zweite Isolierschicht ist bevorzug­ terweise auf einer Isolierschicht mit einem besseren Feuchtig­ keitswiderstand, wie z. B. einer Nitridschicht gebildet. Der Feuchtigkeitswiderstand der Fläche, die an die Verbindungsan­ schlußschicht angrenzt, kann durch die Auswahl einer solchen Iso­ lierschicht mit den oben beschriebenen Eigenschaften verbessert werden. Bei dieser Ausgestaltung der Erfindung ist der untere Abschnitt der Passivierungsschicht aus der ersten Isolierschicht mit einer relativ gesehen kleineren relativen dielektrischen Kon­ stante gebildet (z. B. ein Oxidfilm). Dementsprechend kann die Leitungskapazität verringert werden, wenn dies mit einer Passi­ vierungsschicht verglichen wird, die nur aus der zweiten Isolier­ schicht aus z. B. einer Nitridschicht mit relativ hoher relativer dielektrischer Konstante gebildet ist.
Bei dem Verfahren zur Herstellung einer Halbleitereinrichtung des Anspruches 6 wird die Passivierungsschicht unter Verwendung der Maskenschicht geätzt, die eine Öffnung mit einer Öffnungsbreite aufweist, die geringer als die des konkaven Abschnittes ist. Dem­ zufolge kann die Bodenoberfläche des konkaven Abschnittes, der sich direkt oberhalb der Sicherungsschicht befindet, freigelegt werden, wodurch ein Teil der Passivierungsschicht zur Überdeckung der Seitenwände des konkaven Abschnittes zurückbleibt. Hierdurch kann der Feuchtigkeitswiderstand verbessert werden. Wie oben er­ läutert wurde, können die Seitenwände des konkaven Abschnittes durch die Passivierungsschicht geschützt werden, wenn die Siche­ rung durch den Laser durchgebrannt wird, da ein Teil der Passi­ vierungsschicht zum Überdecken der Seitenwände des konkaven Ab­ schnittes zurückbleiben kann. Hierdurch wird die Zuverlässigkeit einer Halbleitereinrichtung, nachdem die Sicherung durchgebrannt wurde, verbessert. Es sei angemerkt, daß die Sicherung leicht durchgebrannt werden kann, da sich der konkave Abschnitt direkt oberhalb der Sicherungsschicht befindet. Demzufolge kann in vor­ teilhafterweise eine höhere Integration der Schaltungselemente erzielt werden, ohne daß die Breite des Bereiches um die Siche­ rungsschicht herum vergrößert werden muß.
Bei dem Verfahren zur Herstellung einer Halbleitereinrichtung des Anspruches 7 kann der konkave Abschnitt auf der Oberfläche der Zwischen­ schicht-Isolierschicht unter Verwendung der Verbindungsanschluß­ schicht als Ätzstop nach der Bildung der ersten und zweiten Öff­ nung verwendet werden. Durch das Vorsehen dieses konkaven Abschnittes kann die Sicherung durch den Laser leicht durchgebrannt werden. Zusätzlich wird die Maskenschicht mit der dritten Öff­ nung, mit der zweiten Öffnungsbreite, die kleiner als die erste Öffnungsbreite des konkaven Abschnittes ist, direkt oberhalb der Sicherungsschicht vorgesehen. Die zweite Isolierschicht wird un­ ter Verwendung dieser Maskenschicht geätzt. Demzufolge kann ein Teil der zweiten Isolierschicht derart zurückgelassen werden, daß diese die Seitenwände des konkaven Abschnittes überdeckt und hierdurch den Feuchtigkeitswiderstand einer Halbleitereinrichtung verbessert. Die Zuverlässigkeit einer Halbleitereinrichtung nach dem Durchbrennen der Sicherung kann verbes­ sert werden.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung von Ausführungsbei­ spielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen Querschnitt, der eine Halbleitereinrich­ tung nach einer ersten Ausführungsform der Erfindung zeigt;
Fig. 2 einen Querschnitt, der in Fig. 1 gezeigten Halbleitereinrichtung, nachdem die Sicherung durch den Laser durchgebrannt wurde;
Fig. 3 bis 5 Querschnitte der in Fig. 1 gezeigten Halblei­ tereinrichtung, die die wesentlichen ersten bis dritten Schritte des Herstellungsvorganges zeigen;
Fig. 6 einen Querschnitt, der eine Halbleitereinrich­ tung nach der zweiten Ausführungsform der Er­ findung zeigt;
Fig. 7 bis 10 Querschnitte der in Fig. 6 gezeigten Halbleitereinrichtung, die die wesentlichen ersten bis vierten Schritte des Herstellungsvorganges zeigen;
Fig. 11 einen Querschnitt einer Halbleitereinrichtung nach einer dritten Ausführungsform der Erfin­ dung;
Fig. 12 einen Querschnitt der in Fig. 11 gezeigten Halbleitereinrichtung, der den charakteristi­ schen Herstellungsvorgang zeigt;
Fig. 13 ein Blockdiagramm, welches den allgemeinen Aufbau eines DRAM mit einer Ersatzschaltung zeigt;
Fig. 14 einen Querschnitt einer Halbleitereinrichtung;
Fig. 15 einen Querschnitt einer Modifizierung der in Fig. 14 gezeigten Halbleitereinrichtung.
Mit Bezug auf die Fig. 1 bis 5 wird im folgenden die erste Ausführungsform der Erfindung beschrieben.
Wie in Fig. 1 dargestellt ist, ist in einer Halbleitereinrichtung der vorliegenden Erfindung ein Sicherungsabschnitt vorgesehen, in dem eine Sicherungsschicht 1 gebildet ist und ein Verbindungsan­ schlußabschnitt, in dem eine Verbindungsanschlußschicht 3a gebil­ det ist. In dem Sicherungsabschnitt ist eine Zwischenschicht- Isolierschicht 2, die aus Siliziumoxid oder ähnlichem gebildet ist, zum Überdecken der aus leitendem Material gebildeten Siche­ rungsschicht 1 vorgesehen. Auf der Oberfläche der Zwischen­ schicht-Isolierschicht 2 und direkt auf der Sicherungsschicht 1 angeordnet, ist ein konkaver Abschnitt 2a mit einer Öffnungsbrei­ te W1, der größer als die zweidimensionale Breite der Sicherungsschicht 1 ist, gebildet. Die oben genannte zweidimensionale Brei­ te stellt die Breite der Sicherungsschicht 1, gesehen aus der Richtung des Pfeiles 5 in Fig. 1 dar. Dadurch, daß der konkave Abschnitt 2a in dieser Art und Weise vorgesehen ist, kann die Dicke d der Zwischenschicht-Isolierschicht 2, die auf der Siche­ rungsschicht angeordnet ist, verkleinert werden und dementspre­ chend kann die Sicherungsschicht 1 durch den Laser leichter durchgebrannt werden.
Eine Metallzwischenverbindungsschicht 3, die z. B. aus einem Mate­ rial gebildet ist, welches Aluminium aufweist, ist auf der Ober­ fläche der Zwischenschicht-Isolierschicht 2 vorgesehen und um den konkaven Abschnitt 2a herum angeordnet. Eine Nitridschicht 4, die als Passivierungsschicht wirkt, ist zum Überdecken der Metallzwi­ schenverbindungsschicht 3 gebildet. Bevorzugterweise ist diese Nitridschicht so gebildet, daß sie sich entlang der Seitenwände des konkaven Abschnittes 2a erstreckt, wie dies in Fig. 1 gezeigt ist. Hierdurch kann ein Grenzbereich 6 zwischen der Nitridschicht 4 und der Zwischenschicht-Isolierschicht 2, der um den konkaven Abschnitt 2a herum angeordnet ist, durch die Nitridschicht 4 überdeckt werden.
Demzufolge kann Wasser leicht daran gehindert werden, in diesen Grenzbereich 6 einzudringen, dies führt zu einer effektiven Prä­ vention der Korrosion der Metallzwischenverbindungsschicht 3. Als Ergebnis hiervon können sowohl der Feuchtigkeitswiderstand als auch die Zuverlässigkeit der Einrichtung verbessert werden. Dar­ über hinaus erübrigt sich durch die Verbesserung des Feuchtig­ keitswiderstandes die Ausdehnung bzw. Erhöhung der Breite W der Fläche um die Sicherungsschicht 1 herum, wodurch eine höhere In­ tegration der Schaltungselemente und eine Verbesserung der De­ sign-Regel der Flächen bzw. Bereiche um die Sicherungsschicht herum erreicht werden können.
In der Nitridschicht 4 ist eine Öffnung 4a vorgesehen, die sich bis zur Bodenoberfläche des konkaven Abschnittes 2a erstreckt, wie dies in Fig. 1 dargestellt ist. Bevorzugterweise ist die Öff­ nungsbreite W2 der Öffnung 4a kleiner als die Öffnungsbreite W1 des konkaven Abschnittes 2a. Die Öffnung 4a ist direkt oberhalb der Sicherungsschicht 1 vorgesehen.
In dem Verbindungsanschlußabschnitt wird eine Öffnung 4b auf dem Bereich gebildet, der sich direkt oberhalb der Verbindungsan­ schlußschicht 3a befindet.
Wenn die Sicherung in der Halbleitereinrichtung mit dem oben be­ schriebenen Aufbau durchgebrannt werden muß, so wird der Laser dem Pfeil 5 entsprechend nach dem Aufbringen der Nitridschicht 4, die als Passivierungsschicht dient, auf die Öffnung 4a gerichtet. Dann werden sowohl die Sicherungsschicht 1 sowie die Zwischen­ schicht-Isolierschicht 2, die auf dieser Sicherungsschicht 1 ge­ bildet ist, weggebrannt. Auf diese Weise wird das Durchbrennen der Sicherung durchgeführt.
Fig. 2 zeigt einen Querschnitt des Aufbaus der Halbleitereinrich­ tung, nachdem die Sicherung durchgebrannt worden ist. Die Nitrid­ schicht 4 ist zum Überdecken der Seitenwände des konkaven Ab­ schnitts 2a gebildet und bewahrt hierdurch effektiv die Grenz­ schicht 6 davor, nach dem Durchbrennen der Sicherung freigelegt zu sein, wie dies in Fig. 2 gezeigt ist. Demzufolge wird die Zu­ verlässigkeit einer Halbleitereinrichtung nach dem Durchbrennen der Sicherung verbessert.
Im folgenden wird mit Bezug auf die Fig. 3 bis 5 ein Herstel­ lungsverfahren der in Fig. 1 gezeigten Halbleitereinrichtung be­ schrieben.
Wie in Fig. 3 gezeigt ist, wird eine Sicherungsschicht 1 auf ei­ nem (nicht gezeigten) Substrat mit einer dazwischenliegenden Zwi­ schenschicht-Isolierschicht 2 gebildet. Die Zwischenschicht- Isolierschicht 2 bedeckt verschiedene Schaltungselemente, die auf dem Substrat gebildet sind. Die Zwischenschicht-Isolierschicht 2 wird zum Überdecken der Sicherungsschicht 1 gebildet. Die Metall­ zwischenverbindungsschicht 3 und die Verbindungsanschlußschicht 3a werden an vorbestimmten Positionen auf der Oberfläche der Zwi­ schenschicht-Isolierschicht 2 vorgesehen. Anschließend wird eine Maskenschicht 7a mit einer Öffnung 8 gebildet, die die Oberfläche der Zwischenschicht-Isolierschicht 2 unmittelbar oberhalb der Sicherungsschicht 1 freilegt. Diese Maskenschicht 7a wird z. B. aus einem Resist gebildet. Die Öffnungsbreite W1 der Öffnung 8 der Maskenschicht 7a ist nicht kleiner als die zweidimensionale Breite der Sicherungsschicht 1. Die Oberfläche der Zwischen­ schicht-Isolierschicht 2 wird selektiv unter Verwendung der Mas­ kenschicht 7a geätzt. Anschließend wird der konkave Abschnitt 2a vorgesehen. Als Ergebnis hiervon wird die Dicke der Zwischen­ schicht-Isolierschicht 2, die an der Sicherungsschicht 1 angeord­ net ist, auf den Wert d verkleinert.
Anschließend wird, wie in Fig. 4 dargestellt ist, die Nitrid­ schicht 4 auf der Zwischenschicht-Isolierschicht 2 zum Überdecken des konkaven Abschnittes 2a, der Metallzwischenverbindungsschicht 3 und der Verbindungsanschlußschicht 3a durch ein CVD-Verfahren (Chemische Gasabscheidung) oder ähnliches aufgebracht.
Wie in Fig. 5 dargestellt ist, wird eine Maskenschicht 7b, die z. B. aus Resist gebildet ist, auf die Nitridschicht 4 aufgebracht und anschließend wird die Maskenschicht 7a unter Verwendung eines z. B. photolithographischen Verfahrens bemustert. Auf diese Weise wird eine Öffnung 13a in den Bereich der Maskenschicht 7b gebil­ det, der direkt oberhalb der Sicherungsschicht 1 angeordnet ist und eine Öffnung 13b wird in dem Bereich der Maskenschicht 7b gebildet, der direkt oberhalb der Verbindungsanschlußschicht 3a angeordnet ist.
Zu diesem Zeitpunkt wird die Öffnungsbreite W2 der Öffnung 13a kleiner als die Öffnungsbreite W1 der Öffnung 8, die in Fig. 3 gezeigt ist, ausgebildet. Die Nitridschicht 4 wird unter Verwen­ dung der Maskenschicht 7b geätzt. Eine Öffnung 4a wird anschließend direkt oberhalb der Sicherungsschicht 1 gebildet und eine Öffnung 4b wird direkt oberhalb der Verbindungsanschlußschicht 3a gebildet. Anschließend wird die Maskenschicht 7b entfernt. Durch die so gezeigten Verfahrensschritte wird die Halbleitereinrich­ tung der Fig. 1 bereitgestellt.
Es sei angemerkt, daß ein anderes Material als Nitrid als Passi­ vierungsschicht verwendet werden kann, wenn das Material den Feuchtigkeitswiderstand, den Druckwiderstand oder ähnliches ver­ bessern kann, obwohl die Nitridschicht 4 als Passivierungsschicht bei der Beschreibung der ersten Ausführungsform verwendet wird. Darüber hinaus kann auch ein organisches Material wie z. B. Polyi­ mid auf der Nitridschicht 4 vorhanden sein.
Im folgenden wird mit Bezug auf die Fig. 6-10 eine Beschrei­ bung der zweiten Ausführungsform der vorliegenden Erfindung vor­ gestellt.
Wie in Fig. 6 dargestellt ist, wird in der zweiten Ausführungs­ form eine gestapelte Struktur aus einer Oxidschicht 9 und einer Nitridschicht 4 als Passivierungsschicht verwendet. Der weitere Aufbau der Einrichtung ist im wesentlichen dem der oben darge­ stellten ersten Ausführungsform ähnlich.
Im folgenden wird ein Vorteil der Bildung der Passivierungs­ schicht als gestapelte Struktur aus einer Oxidschicht 9 und einer Nitridschicht 4 beschrieben. Obwohl die Nitridschicht 4 einen besseren Feuchtigkeitswiderstand als die Oxidschicht 9 aufweist, weist sie auch eine höhere relative dielektrische Konstante auf. Deshalb könnte die Leitungskapazität möglicherweise erhöht wer­ den. Dann wird die Passivierungsschicht als ein gestapelter Auf­ bau aus einer Oxidschicht 9 und einer Nitridschicht 4 vorgesehen, wodurch es ermöglicht wird, den Feuchtigkeitswiderstand beizube­ halten und die Leitungskapazität zu verringern.
Wenn die Passivierungsschicht mit dem oben beschriebenen Vorteil verwendet wird, so wird durch das Vorsehen des konkaven Abschnittes 2a ein Grenzbereich 6 der Oxidschicht 9 und der Zwischen­ schicht-Isolierschicht 2 freigelegt, wie dies in Fig. 15 gezeigt ist. Wasser dringt dann in diesem Grenzbereich 6 ein und führt zu einer erhöhten Möglichkeit der Korrosion der Metallzwischenver­ bindungsschichten 3.
In diesem Fall wird eine Öffnung 9a mit einer Öffnungsbreite W1, die die gleiche wie die des konkaven Abschnittes 2a ist, in der Oxidschicht 9 unmittelbar oberhalb der Sicherungsschicht 1 gebil­ det, wie dies in Fig. 6 gezeigt ist. Anschließend wird die Ni­ tridschicht 4 so gebildet, daß sie sich entlang der Seitenwände der Öffnung 9a und der Seitenwände des konkaven Abschnittes 2a erstreckt. Dementsprechend kann der Grenzbereich 6 durch die Ni­ tridschicht 4 überdeckt werden, wodurch der Feuchtigkeitswieder­ stand verbessert wird. Durch diese Verbesserung des Feuchtig­ keitswiderstandes erübrigt sich die Expansion der Breite des Be­ reiches um die Sicherungsschicht 1 herum und trägt somit zu einer höheren Integration der Schaltungselemente bei.
Eine Öffnung 9b wird in der Oxidschicht 9 an der Stelle der Ver­ bindungsanschlußschicht 3a vorgesehen.
Mit Bezug auf die Fig. 7-10 wird im folgenden ein Verfahren zur Herstellung der Halbleitereinrichtung der zweiten Ausfüh­ rungsform beschrieben.
Es wird auf Fig. 7 Bezug genommen. Die Sicherungsschicht 1, die Zwischenschicht-Isolierschicht 2, die Metallzwischenverbindungs­ schicht 3 und Verbindungsanschlußschicht 3a werden durch Verfah­ rensschritte vorgesehen, die denen der ersten Ausführungsform ähnlich sind. Die Oxidschicht 9 wird auf der Zwischenschicht- Isolierschicht 2 zum Überdecken der Metallzwischenverbindungs­ schicht 3 und der Verbindungsanschlußschicht 3a durch CVD oder ähnlichem gebildet.
Wie in Fig. 8 dargestellt ist, wird eine Maskenschicht 7c, die z. B. aus Resist gebildet ist, auf der Oxidschicht 9 vorgesehen. Dann wird diese Maskenschicht 7c unter Verwendung von z. B. einem photolithographischen Verfahren, bemustert. Eine Öffnung 10a mit einer Öffnungsbreite W1 wird so in dem Abschnitt der Masken­ schicht 7c vorgesehen, der direkt oberhalb der Sicherungsschicht 1 angeordnet ist und eine Öffnung 10b mit einer Öffnungsbreite W3 wird in dem Abschnitt der Maskenschicht 7c vorgesehen, der unmit­ telbar oberhalb der Verbindungsanschlußschicht 3a angeordnet ist. Unter Verwendung dieser Maskenschicht 7c als Maske werden die Oxidschicht 9 und ein Teil der Oberfläche der Zwischenschicht- Isolierschicht 2 geätzt. Zu diesem Zeitpunkt wirkt die Verbin­ dungsanschlußschicht 3a als ein Ätzstop in dem Schritt des Ätzens der Zwischenschicht-Isolierschicht 2. Durch dieses Ätzen werden die Öffnungen 9a und 9b sowie der konkave Abschnitt 2a vorgese­ hen. Es sei angemerkt, daß die Öffnungsbreite W1 größer als die zweidimensionale Breite der Sicherungsschicht 1 ist.
Wie in Fig. 9 dargestellt ist, wird die Nitridschicht 4 zum Über­ decken der Oxidschicht 9 durch CVD oder ähnliches aufgebracht. Wie in Fig. 10 dargestellt ist, wird eine Maskenschicht 7d, die z. B. aus Resist gebildet ist, auf der Nitridschicht 4 gebildet und mit einer vorbestimmten Form bemustert. Anschließend wird eine Öffnung 11a mit der Öffnungsbreite W2 in dem Bereich der Maskenschicht 7d gebildet, der direkt oberhalb der Sicherungs­ schicht 1 angeordnet ist und eine Öffnung 11b mit der Öffnungs­ breite W3 wird in dem Bereich der Maskenschicht 7d gebildet, der direkt oberhalb der Verbindungsanschlußschicht 3a angeordnet ist. Die Nitridschicht 4 wird unter Verwendung dieser Maskenschicht 7d als Maske geätzt, anschließend werden jeweils die Öffnungen 4a und 4b gebildet. Es sei angemerkt, daß die Öffnungsbreite W2 der Öffnung 11a in der Maskenschicht 7d kleiner ausgestaltet ist als die Öffnungsbreite W1 in der Maskenschicht 7c. Demzufolge ist die Öffnungsbreite der Öffnung 4a kleiner als die des konkaven Ab­ schnittes 2a und der Öffnung 9a. Nach der Bildung der Öffnungen 4a und 4b wird die Maskenschicht 7b entfernt. Durch diese Verfahrensschritte wird die in Fig. 6 gezeigte Halbleitereinrichtung vorgesehen.
Obwohl die starke Struktur bzw. der gestapelte Aufbau aus der Oxidschicht 9 und der Nitridschicht 4 als Beispiel in der zweiten Ausführungsform gezeigt worden sind sei angemerkt, daß andere Passivierungsschichten mit einer gestapelten Struktur aus einer Kombination anderer Materialien verwendet werden kann, unter der Voraussetzung, daß eine relative dielektrische Konstante der obe­ ren Schicht höher als die der unteren Schicht ist und die obere Schicht aus einem Material gebildet ist, durch das der Feuchtig­ keitswiderstand oder eine dielektrische Durchbruchsstärke oder ähnliches verbessert werden können. Auf der Passivierungsschicht können organische Materialien wie z. B. Polyimid vorhanden sein.
Im folgenden wird mit Bezug auf die Fig. 11 und 12 die dritte Ausführungsform der vorliegenden Erfindung beschrieben.
Es wird auf Fig. 11 Bezug genommen. Der Unterschied zwischen der Halbleitereinrichtung der dritten Ausführungsform und der der zweiten Ausführungsform besteht darin, ob sich die Nitridschicht 4 entlang der Seitenwände der Öffnung 9a, die direkt oberhalb der Verbindungsanschlußschicht 3a vorgesehen ist, erstreckt. Wie in Fig. 11 dargestellt ist, erstreckt sich die Nitridschicht 4 auf den Seitenwänden der Öffnung 9a und verhindert dadurch, daß der Grenzbereich der Oxidschicht 9 und der Verbindungsanschlußschicht 3a freigelegt ist. Auf diese Weise kann der Feuchtigkeitswider­ stand der an die Verbindungsanschlußschicht 3a angrenzenden Flä­ chen bzw. Bereiche verbessert werden.
Wie in Fig. 11. dargestellt ist, erstreckt sich die Nitridschicht 4 auf den Seitenwänden der Öffnung 9a, wodurch eine kleinere Öff­ nungsbreite W4 der Öffnung 4b, die an der Verbindungsanschluß­ schicht 3a angeordnet ist, erzielt wird, als dies bei der Öff­ nungsbreite W3 der Öffnung 9b, die an der Verbindungsanschluß­ schicht 3a vorgesehen ist, der Fall ist. Der übrige Aufbau der Einrichtung ist dem der in Fig. 6 gezeigten zweiten Ausführungs­ form ähnlich.
Mit Bezug auf Fig. 12 wird ein Verfahren zur Herstellung der Ein­ richtung der dritten Ausführungsform beschrieben.
Die Verfahrensschritte, die denen der zweiten Ausführungsform ähnlich sind, werden die Strukturen bis zur Nitridschicht 4 voll­ endet. Eine Maskenschicht 7e, die aus Resist oder ähnlichem ge­ bildet ist, ist auf der Nitridschicht 4 vorgesehen und wird in eine vorbestimmte Form bemustert. Eine Öffnung 12a mit der Öff­ nungsbreite W2 wird in dem Bereich der Maskenschicht 7e gebildet, der direkt oberhalb der Sicherungsschicht 1 angeordnet ist und eine Öffnung 12b mit der Öffnungsbreite W4 wird in dem Bereich der Maskenschicht 7e gebildet, der direkt oberhalb der Verbin­ dungsanschlußschicht 3a angeordnet ist.
Es sei angemerkt, daß die Öffnungsbreite W2 kleiner als W1 ist und daß die Öffnungsbreite W4 kleiner als W3 ausgebildet ist. Unter Verwendung dieser Maskenschicht 7e als Maske wird die Ni­ tridschicht 4 geätzt und die Öffnungen 4a und 4b gebildet. An­ schließend wird die Maskenschicht 7e entfernt. Durch diese Ver­ fahrensschritte wird die in Fig. 11 gezeigte Halbleitereinrich­ tung bereitgestellt.

Claims (8)

1. Halbleitereinrichtung mit
einer Ersatzschaltung,
einer Sicherungsschicht (1), die mit der Ersatzschaltung verbun­ den ist,
einer Zwischenschicht-Isolierschicht (2), die die Sicherungs­ schicht (1) direkt überdeckt, in der ein auf ihrer Oberfläche und di­ rekt oberhalb der Sicherungsschicht (1) angeordneter konkaver Abschnitt (2a) mit einer Öffnungsbreite (W1) vorgesehen ist, die größer als die Breite der Sicherungsschicht (1) ist, und
einer Passivierungsschicht (4), die die Zwischenschicht-Isolier­ schicht (2) überdeckt,
dadurch gekennzeichnet, daß
in der Passivierungsschicht eine erste Öffnung (4a), die direkt oberhalb der Sicherungsschicht (1) angeordnet ist, vorgesehen ist, die eine Bodenoberfläche des konkaven Abschnittes (2a) freilegt und die eine zweite Öffnungsbreite (W2) aufweist, die kleiner als die der ersten Öffnungsbreite (W1) ist.
2. Halbleitereinrichtung nach Anspruch 1, bei der eine Metallzwischenverbindungsschicht (3) auf einer Oberfläche der Zwischenschicht-Isolierschicht (2) und um den konkaven Abschnitt (2a) herum angeordnet gebildet ist, und die Passivierungsschicht (4) die Metallzwischenverbindungs­ schicht (3) überdeckt und sich entlang der Seitenwände des konkaven Abschnittes (2a) erstreckt.
3. Halbleitereinrichtung nach Anspruch 1 oder 2,
bei der die Passivierungsschicht (4) eine erste Isolierschicht (9) mit einer ersten relativen dielektrischen Konstante auf­ weist, die die Zwischenschicht-Isolierschicht (2) überdeckt und
eine zweite Isolierschicht (4) aufweist, die die erste Isolier­ schicht (9) überdeckt und die eine zweite relative dielektrische Konstante aufweist, die größer als die erste relative dielektri­ sche Konstante ist,
die erste Isolierschicht (9) mit einer zweiten Öffnung (9a) ver­ sehen ist, die Seitenwände aufweist, die mit den Seitenwänden des konkaven Abschnittes (2a) verbunden sind und die die erste Isolierschicht (9) durchdringt, und
die zweite Isolierschicht (4) sich entlang der Seitenwände der zweiten Öffnung (9a) und der Seitenwände des konkaven Abschnit­ tes (2a) derart erstreckt, daß ein Grenzbereich zwischen der ersten Isolierschicht (9) und der Zwischenschicht-Isolierschicht (2) bedeckt wird.
4. Halbleitereinrichtung nach Anspruch 3,
bei der eine Verbindungsanschlußschicht (3a) von dem konkaven Abschnitt (2a) entfernt auf der Oberfläche der Zwischenschicht- Isolierschicht (2) gebildet ist,
eine dritte Öffnung (9b) mit einer dritten Öffnungsbreite (W3) in der ersten Isolierschicht (9) gebildet ist und eine Oberflä­ che der Verbindungsanschlußschicht (3a) freilegt,
die zweite Isolierschicht (4) sich entlang der Seitenwände der dritten Öffnung (9a) erstreckt und
eine vierte Öffnung (4b) mit einer vierten Öffnungsbreite (W4), die kleiner als die dritte Öffnungsbreite (W3) ist, in der zweiten Isolierschicht (4) innerhalb der dritten Öffnung (9b) gebildet ist und einen Abschnitt der Oberfläche der Verbindungs­ anschlußschicht (3a) freilegt.
5. Halbleitereinrichtung mit
einer Ersatzschaltung,
einer Sicherungsschicht (1), die mit der Ersatzschaltung verbun­ den ist,
einer Zwischenschicht-Isolierschicht (2), die die Sicherungs­ schicht (1) direkt überdeckt, in der ein auf ihrer Oberfläche und di­ rekt oberhalb der Sicherungsschicht (1) angeordneter konkaver Abschnitt (2a) mit einer Öffnungsbreite (W1) vorgesehen ist, die größer als die Breite der Sicherungsschicht (1) ist, und
einer Passivierungsschicht (4), die die Zwischenschicht- Isolierschicht (2) überdeckt,
dadurch gekennzeichnet, daß
sich die Passivierungsschicht (4) entlang der Seitenwände des konkaven Abschnittes (2a) so erstreckt, daß sie an einen Randab­ schnitt einer Bodenoberfläche des konkaven Abschnittes (2a) her­ anreicht und die Bodenoberfläche des konkaven Abschnittes (2a) freilegt, der direkt oberhalb der Sicherungsschicht (1) angeord­ net ist.
6. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Bilden einer Sicherungsschicht (1), die mit einer Ersatzschal­ tung verbunden ist,
Bilden einer Zwischenschicht-Isolierschicht (2) derart, daß die Sicherungsschicht (1) direkt bedeckt wird,
Bilden eines konkaven Abschnittes (2) auf einer Oberfläche der Zwischenschicht-Isolierschicht (2), der direkt oberhalb der Si­ cherungsschicht (1) angeordnet ist, mit einer ersten Öffnungs­ breite (W1), die größer als die Breite der Si­ cherungsschicht (1) ist,
Bilden einer Passivierungsschicht (4) derart, daß der konkave Abschnitt (2a) und die Zwischenschicht-Isolierschicht (2) über­ deckt werden,
gekennzeichnet durch die Schritte:
Bilden einer Maskenschicht (7b), die mit einer ersten Öffnung (13a) mit einer zweiten Öffnungsbreite (W2) versehen ist, die kleiner als die erste Öffnungsbreite (W1) ist, und die direkt oberhalb der Sicherungsschicht (1) angeordnet ist, auf der Pas­ sivierungsschicht (4), und
Bilden einer zweiten Öffnung (4a), die eine Bodenoberfläche des konkaven Abschnittes (2a), der direkt oberhalb der Sicherungs­ schicht (1) angeordnet ist, freilegt, in der Passivierungs­ schicht (4) durch Ätzen der Passivierungsschicht (4) unter der Verwendung der Maskenschicht (7b) als Maske.
7. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Bilden einer Sicherungsschicht (1), die mit einer Ersatzschal­ tung verbunden ist,
Bilden einer Zwischenschicht-Isolierschicht (2) derart, daß die Sicherungsschicht (1) direkt überdeckt wird,
Bilden einer Verbindungsanschlußschicht (3a) auf der Zwischen­ schicht-Isolierschicht (2) derart, daß sie nicht mit der Siche­ rungsschicht (1) überlappt,
Bilden einer ersten Isolierschicht (9), die eine erste relative dielektrische Konstante aufweist und einen Teil einer Passivie­ rungsschicht bildet, derart, daß die Verbindungsanschlußschicht (3a) und die Zwischenschicht-Isolierschicht (2) bedeckt werden,
Bilden einer ersten Öffnung (9a), die die erste Isolierschicht (9) durchdringt und direkt oberhalb der Sicherungsschicht (1) angeordnet ist, die Oberfläche der Sicherungsschicht jedoch nicht freilegt, mit einer ersten Öffnungsbreite (W1) und einer zweiten Öffnung (9b), die die erste Isolierschicht (9) derart durchdringt, daß sie selektiv eine Oberfläche der Verbindungsan­ schlußschicht (3a) freilegt, in der ersten Isolierschicht (9),
Bilden eines konkaven Abschnittes (2a) mit Seitenwänden, die mit den Seitenwänden der ersten Öffnung (9a) und einer Bodenoberflä­ che in der Zwischenschicht-Isolierschicht (2a) verbunden sind, an einer Oberfläche der Zwischenschicht-Isolierschicht (2)
Bilden einer zweiten Isolierschicht (4), die eine zweite relati­ ve dielektrische Kontakte, die größer als die erste relative di­ elektrische Konstante ist, aufweist und einen Abschnitt der Pas­ sivierungsschicht auf der ersten Isolierschicht (9) bildet, derart, daß die erste und zweite Öffnung (9a, 9b) und der kon­ kave Abschnitt (2a) bedeckt werden,
gekennzeichnet durch die Schritte:
Bilden einer Maskenschicht (7d), die mit einer dritten Öffnung (11a) direkt oberhalb der Sicherungsschicht (1) mit einer zwei­ ten Öffnungsbreite (W2), die kleiner als die erste Öffnungsbrei­ te (W1) ist, und mit einer vierten Öffnung (11b) auf der zweiten Öffnung (9b) vorgesehen ist, auf der zweiten Isolierschicht (4), und
Bilden einer fünften Öffnung (4a), die eine Bodenoberfläche des konkaven Abschnittes (2a) freilegt, der direkt oberhalb der Sicherungsschicht (1) angeordnet ist, und einer sechsten Öffnung (4b), die selektiv die Oberfläche der Verbindungsanschlußschicht (3a) freilegt, durch Ätzen der zweiten Isolierschicht (4) unter Verwendung der Maskenschicht (7d) als Maske.
8. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 7,
bei dem die Öffnungsbreite der vierten Öffnung (13b) so angepaßt ist, daß sie kleiner als die Öffnungsbreite der zweiten Öffnung (9b) ist, und
der Schritt des Bildens der Maskenschicht (7e) den Schritt des Bildens der Maskenschicht (7e) derart, daß die Seitenwände der zweiten Öffnung überdeckt werden, aufweist.
DE19619737A 1995-11-29 1996-05-15 Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung Expired - Fee Related DE19619737C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7333903A JPH09153552A (ja) 1995-11-29 1995-11-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19619737A1 DE19619737A1 (de) 1997-06-05
DE19619737C2 true DE19619737C2 (de) 2003-11-06

Family

ID=18271247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19619737A Expired - Fee Related DE19619737C2 (de) 1995-11-29 1996-05-15 Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US5844295A (de)
JP (1) JPH09153552A (de)
KR (1) KR100225715B1 (de)
DE (1) DE19619737C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10343279A1 (de) * 2003-09-18 2005-04-21 Eupec Gmbh & Co Kg Elektrisches Leitungssystem

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020746A (en) * 1994-11-23 2000-02-01 Intel Corporation Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die
US5976980A (en) * 1994-11-23 1999-11-02 Intel Corporation Method and apparatus providing a mechanical probe structure in an integrated circuit die
US6153891A (en) * 1994-11-23 2000-11-28 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6054340A (en) * 1997-06-06 2000-04-25 Motorola, Inc. Method for forming a cavity capable of accessing deep fuse structures and device containing the same
JPH118305A (ja) * 1997-06-13 1999-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6309897B1 (en) 1997-09-30 2001-10-30 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US5904486A (en) * 1997-09-30 1999-05-18 Intel Corporation Method for performing a circuit edit through the back side of an integrated circuit die
US6365521B1 (en) * 1997-12-31 2002-04-02 Intel Corporation Passivation for tight metal geometry
US6159754A (en) 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
US6677226B1 (en) * 1998-05-11 2004-01-13 Motorola, Inc. Method for forming an integrated circuit having a bonding pad and a fuse
US6261937B1 (en) * 1998-06-24 2001-07-17 Siemens Aktiengesellschaft Method for forming a semiconductor fuse
US6259146B1 (en) * 1998-07-17 2001-07-10 Lsi Logic Corporation Self-aligned fuse structure and method with heat sink
US6413848B1 (en) 1998-07-17 2002-07-02 Lsi Logic Corporation Self-aligned fuse structure and method with dual-thickness dielectric
US6061264A (en) * 1998-07-17 2000-05-09 Lsi Logic Corporation Self-aligned fuse structure and method with anti-reflective coating
US6121074A (en) * 1998-11-05 2000-09-19 Siemens Aktiengesellschaft Fuse layout for improved fuse blow process window
JP3178438B2 (ja) * 1998-11-20 2001-06-18 日本電気株式会社 半導体装置及びその製造方法
US6008075A (en) * 1999-02-11 1999-12-28 Vanguard International Semiconductor Corporation Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing
US6235557B1 (en) * 1999-04-28 2001-05-22 Philips Semiconductors, Inc. Programmable fuse and method therefor
KR100564556B1 (ko) * 1999-09-08 2006-03-29 삼성전자주식회사 리던던시 셀을 포함하는 반도체 소자 및 그 제조방법
KR100594219B1 (ko) * 2000-06-21 2006-06-30 삼성전자주식회사 퓨즈를 포함하는 반도체 장치를 제조하는 방법
KR100475136B1 (ko) * 2000-12-04 2005-03-08 매그나칩 반도체 유한회사 반도체 소자의 콘택 영역 형성 방법
KR100413582B1 (ko) * 2001-06-28 2003-12-31 동부전자 주식회사 반도체소자용 패드레이어/퓨즈레이어의 형성방법
US6692995B2 (en) 2002-04-05 2004-02-17 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets
US6864124B2 (en) * 2002-06-05 2005-03-08 United Microelectronics Corp. Method of forming a fuse
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US6827868B2 (en) * 2002-11-27 2004-12-07 International Business Machines Corporation Thinning of fuse passivation after C4 formation
JP2004363217A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体装置
TW200531253A (en) * 2003-09-19 2005-09-16 Koninkl Philips Electronics Nv Fuse structure for maintaining passivation integrity
US7629234B2 (en) * 2004-06-18 2009-12-08 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots with joint velocity profiling
JP2007035941A (ja) * 2005-07-27 2007-02-08 Ricoh Co Ltd 半導体装置の製造方法
JP2013140871A (ja) * 2012-01-05 2013-07-18 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
US9496221B2 (en) * 2012-06-25 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming fuse pad and bond pad of integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0189598A1 (de) * 1984-12-27 1986-08-06 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelements
US4628590A (en) * 1983-09-21 1986-12-16 Hitachi, Ltd. Method of manufacture of a semiconductor device
US5241212A (en) * 1990-05-01 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit portion and a manufacturing method of the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
JPS6392040A (ja) * 1986-10-06 1988-04-22 Nec Corp 冗長ビツトを有する半導体記憶装置
JPH02215149A (ja) * 1989-02-16 1990-08-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH0383361A (ja) * 1989-08-28 1991-04-09 Matsushita Electron Corp 半導体装置
JP2695548B2 (ja) * 1991-09-04 1997-12-24 富士通株式会社 半導体装置
JP3255524B2 (ja) * 1993-12-28 2002-02-12 三菱電機株式会社 冗長回路を有する半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628590A (en) * 1983-09-21 1986-12-16 Hitachi, Ltd. Method of manufacture of a semiconductor device
EP0189598A1 (de) * 1984-12-27 1986-08-06 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelements
US5241212A (en) * 1990-05-01 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit portion and a manufacturing method of the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WOLF, S., TAUBER, R.N.: Silicon Processing for the VLSI Era, Lattice Press, Sunset Beach, California, 1986, S. 192, 199 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10343279A1 (de) * 2003-09-18 2005-04-21 Eupec Gmbh & Co Kg Elektrisches Leitungssystem
DE10343279B4 (de) * 2003-09-18 2007-02-15 Thomas Passe Elektrisches Leitungssystem

Also Published As

Publication number Publication date
KR100225715B1 (ko) 1999-10-15
KR970030679A (ko) 1997-06-26
US5844295A (en) 1998-12-01
JPH09153552A (ja) 1997-06-10
DE19619737A1 (de) 1997-06-05

Similar Documents

Publication Publication Date Title
DE19619737C2 (de) Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE19531691C2 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE60011190T2 (de) Gemischte Sicherungstechnologien
DE3634167C2 (de)
DE3127826A1 (de) Halbleiterspeicher
DE10310329A1 (de) Verfahren zur Herstellung von Sicherungsbox-Schutzringen für integrierte Schaltungsvorrichtungen und integrierte Schaltungsvorrichtung, die damit ausgestattet sind
DE10164049A1 (de) Passive Bauelementstruktur und zugehöriges integriertes Schaltkreisbauelement und Halbleiterbauelement
DE102005019702A1 (de) Schmelzsicherungsanordnung und Herstellungsverfahren
DE19638684A1 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4441183A1 (de) Zeilenredundanzschaltkreis und -Verfahren für eine Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder
EP0783182A2 (de) Schmelzsicherung in einer integrierten Halbleiterschaltung
DE69533537T2 (de) Schmelzstruktur für eine integrierte Schaltungsanordnung
DE2418906B2 (de) Verfahren zur Verbindung der in einer Halbleiterscheibe erzeugten Schaltungskreise
DE4128568C2 (de) Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis
DE19829472A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE19721310C2 (de) Verfahren zum Reparieren eines Halbleiterspeichers
DE69034109T2 (de) Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
DE3223619C2 (de) Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE19631133B4 (de) Halbleitervorrichtung mit einer Sicherungsschicht
DE10306949A1 (de) Halbleitereinrichtung
DE19600398C1 (de) Schmelzsicherung in einer integrierten Halbleiterschaltung, deren Verwendung in einer Speicherzelle (PROM) sowie Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee