DE4128568C2 - Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf ein Verdrahtungsverfahren, das in einem integrierten Halbleiterschaltkreis mit einer Vielzahl von Verdrahtungsschichten im­ plementiert werden soll, und insbesondere auf einen verdrahtungsmodifizierbaren, hochintegrierten Halbleiterchip und ein Verfahren zum automatischen Verdrahten des Halbleiterchips gemäß dem Oberbegriff des Anspruchs 1 bzw. des Anspruchs 2.

Das Verdrahtungsverfahren von Signaldrähten, welche eine große Möglichkeit für nötige Modifikationen von Signaldrähten aufweisen, bei denen es zulässig ist, unter Verwendung einer oberen Verdrahtungsschicht oder -schichten in einem hochinte­ grierten Halbleiterkreis (LSI-Chip) die Signaldrähte zu ändern für den Zweck, den Austausch von Drähten zur Modifikation oder Reparatur des darin befindlichen hochintegrierten Halbleiterschaltkreises (LSI) zu erleichtern.

Der logische Schaltkreis, welcher auf einem integrierten Halbleiterschaltkreischip angebracht ist, welches zum Anordnen einer logischen Einheit, wie z. B. einem Computerschaltkreis, verwendet wird, benötigt oft eine Modifikation der logischen Anordnung bei der Entwicklung des logischen Schaltkreises. Die Modifikation der auf einem LSI-Chip angebrachten logischen Anordnung wird durchgeführt durch Modifizieren von Verdrahtungsmustern von Aluminiumdrähten zwischen logischen Gattern, welche in zwei oder mehr Schichten auf eine Art verdrahtet sind, daß sie das Oberteil des LSI-Chips abdecken.

Dieser Typ der Modifikation der logischen Anordnung benötigt oft eine geringför­ mige Modifikation, wie z. B. lediglich die Modifikation eines Teils eines Signal­ drahtes. Um jedoch nur Verdrahtungsmuster zu ändern, benötigt man zu viel Zeit, um einen LSI-Chip wiederherzustellen. Für die Modifikation eines Teils eines Si­ gnaldrahtes wurde daher eine Technik entwickelt zum Abtrennen unnötiger Drähte durch Anwenden eines Lasers oder eines fokussierten Ionenstrahls auf den Oberteil des hergestellten LSI-Chips und Verbinden von Signaldrähten einer auf dem LSI- Chip angebrachten Verdrahtungsschicht mittels chemischer Bedampfung (auch als CVD bezeichnet) durch Laser oder mittels eines CVD-Verfahrens mit fokussiertem Ionenstrahl (siehe JP-A-62-229956).

Weiterhin, wie in JP-A-62-298134 beschrieben, wurde zu dem Zweck, die Modifi­ kation oder Reparatur der Verdrahtung auf einem LSI-Chip zu erleichtern, eine Technik vorgeschlagen, zum Bereitstellen eines Ersatzdrahtes zwischen den logi­ schen Gattern und Modifizieren oder Reparieren der Drahtverbindung unter Ver­ wendung des Ersatzdrahtes. Diese Technik ist so entworfen, daß eine leitende Schicht bereitgestellt wird, auf dem gleichen Schichtniveau wie der Oberschichter­ satzdraht an einem Unterschichtersatzdraht bei einem Kreuzungsteil zwischen einem Unterschichtersatzdraht und einem Oberschichtersatzdraht, und die leitende Schicht wird mit dem Unterschichtersatzdraht verbunden. Dieser Entwurf führt dazu, daß es möglich wird, ein flacheres Verbindungsloch zu bilden zum Modifizieren der Ver­ bindung zwischen dem Unterschichtersatzdraht und dem Oberschichtersatzdraht, wodurch die Zuverlässigkeit der Modifikation verbessert wird.

Der vorhergehende Stand der Technik hatte es jedoch nötig gemacht, Teile von allen Verdrahtungsmustern nach oben zu ziehen zu einer Oberschicht zum Erhöhen der Zuverlässigkeit der modifizierten oder reparierten Verdrahtung eines LSI-Chips. Da das LSI-Chip normal Chipanschlußpole bzw. Chipanschlüsse in der unteren Schicht der Verdrahtungsschichten bereitstellt, ist es notwendig, die Verdrahtungsmuster durch Durchgangslöcher auf einmal oder Schicht für Schicht von der unteren Schicht hochzuziehen.

Im Falle, wo das Verfahren des Herausführens der Verdrahtungsmuster durch die Durchgangslöcher verwendet wird, ist es für den derzeitigen Herstellungsprozeß des integrierten Halbleiterschaltkreises recht schwierig, das Durchgangsloch in dem Chip zu erzeugen, wobei es insbesondere schwieriger ist, wenn mehr Verdrahtungs­ schichten, wie z. B. vier Schichten, gebildet werden, was oft dazu führt, daß die Zu­ verlässigkeit und Ausbeute des integrierten Halbleiterschaltkreises gesenkt wird. Daher wurde im allgemeinen ein anderes Verfahren verwendet zum Herausführen von Signaldrähten zu der oberen Schicht, und zwar Schicht für Schicht von einer unteren Schicht.

Der Hauptgrund für das Erhöhen der Anzahl der Verdrahtungsschichten eines LSI- Chips besteht darin, die Verdrahtungskanäle gegen die auf eine kleine Fläche ge­ packten logischen Gatter zu sichern. Wenn jedoch Teile von allen Verdrahtungs­ mustern zu der oberen Schicht wie oben behauptet hinausgeführt werden, ist es im wesentlichen das gleiche wie einen Umweg einzuschlagen und verbraucht daher die Verdrahtungskanäle verschwenderisch. Es führt zu einem nachteiligen Hervorbrin­ gen eines unverdrahteten Zustandes von benötigten Drähten.

Die Modifikation des LSI's setzt nicht voraus, daß alle Signaldrähte abgeändert wer­ den sollen. Im Prinzip ist es nicht nötig, Taktsystemdrähte, wie z. B. Taktzufuhrsi­ gnalleitungen, zu modifizieren, da die Modifikation der Taktsystemdrähte zu einer Modifikation der Zeitabstimmung bzw. des Timing bei Signalverzögerungen zwi­ schen den logischen Gattern führt und keine ausreichende Leistung bringt. Unter den Signaldrähten gibt es solche Signaldrähte, die nicht abzuändern sind.

EP 0 314 376 A1 offenbart ein Verfahren zur Bildung eines Halbleiterschaltkreises mit mehreren Schichten auf einem Substrat, in dem Diffusionsgebiete gebildet sind. Dabei wird zunächst eine erste Verdrahtungsschicht gebildet, anschließend eine Iso­ lierschicht mit Kontaktierungsdurchgangslöchern vorgesehen und schließlich eine zweite Verdrahtungsschicht gebildet. Die gewünschten logischen Funktionen werden beim Auftragen der zweiten Verdrahtungsschicht realisiert.

Aus US 4,609,809 ist ein Verfahren zur Korrektur von Verdrahtungsstrukturen einer IC-Schaltung bekannt, wobei Signalleitungen von Verdrahtungsstrukturen in unteren und in oberen Verdrahtungsebenen modifizierbar sind.

US 4,900,695 offenbart einen Halbleiterschaltkreis-Chip mit den Merkmalen des Oberbegriffs von Anspruch 1.

Die Aufgabe der Erfindung ist es, einen verdrahtungsmodifizierbaren, hochinte­ grierten Halbleiterschaltkreis-Chip und ein Verfahren zum Verdrahten desselben anzugeben, womit Verdrahtungsänderungen leichter durchführbar sind.

Die Aufgabe wird gelöst durch eine Vorrichtung mit den Merkmalen von Anspruch 1 und ein Verfahren mit den Merkmalen von Anspruch 2.

Vorteilhaft kann mit der vorliegenden Erfindung ein Mehrschichtenverdrahtungsver­ fahren bereitgestellt werden zum Auslegen nicht nur einer Gruppe von Signaldrähten mit hoher benötigter Modifikationsmöglichkeit bzw. -wahrscheinlichkeit in einer oberen Verdrahtungsschicht eines integrierten Halbleiterschaltkreischips, um eine Verdrahtungsabänderung auf dem Chip zu erleichtern.

Um das obige Ziel auf eine bevorzugte Weise zu erzielen, weist ein Mehrschichten- Verdrahtungsverfahren zum Befestigen von Signaldrähten in einer Vielzahl von Schichten in einer Mehrschichtenform zwischen Schaltungszellen des integrierten Halbleiterschaltkreises mit mehrschichtigen Drähten die Schritte auf: Aufteilen der Signaldrähte in eine erste Gruppe von Signaldrähten mit niedriger Wahrscheinlich­ keit einer nötigen Modifikation und eine zweite Gruppe von Signaldrähten mit höhe­ rer Wahrscheinlichkeit einer nötigen Modifikation, Zuordnen der Signaldrähte der ersten Gruppe zu zumindest einer tieferen Schicht der Vielzahl von Verdrahtungs­ schichten und deren Verdrahten darin, und Zuordnen der Signaldrähte der zweiten Gruppe zu zumindest einer oberen Schicht der Vielzahl von Verdrahtungsschichten und deren Verdrahten darin.

In dem Fall, wo Signaldrähte zwischen den Chipanschlußpolen des Schaltkreisele­ mentes des integrierten Halbleiterschaltkreises zwei oder mehr Verdrahtungsschich­ ten zugeordnet sind und jede Verdrahtungsschicht zu jedem Signalverdrahtungstyp auf eine mehrschichtige Art zugeordnet ist, werden die Signaldrähte in die erste Gruppe von Signaldrähten mit geringer Wahrscheinlichkeit für eine nötige Modifi­ kation und die zweite Gruppe von Signaldrähten mit hoher Wahrscheinlichkeit einer notwendigen Modifikation klassifiziert. Die Chipanschlußpole der in der ersten Gruppe enthaltenen Signaldrähte und die unbenutzten Chipanschlußpole werden auf zumindest einer unteren Schicht der Verdrahtungsschichten ausgelegt und verdrahtet. Die Chipanschlußpole der in der zweiten Gruppe enthaltenen Signaldrähte werden an zumindest eine obere Schicht der Verdrahtungsschichten hinaus und hinaufge­ führt und werden darin verdrahtet.

In dem Fall, wo Signaldrähte zwischen den Schaltkreiselementen, die in dem inte­ grierten Halbleiterschaltkreis mit einer Vielzahl von Verdrahtungsschichten in einer mehrschichtigen Form bereitgestellt sind, den Verdrahtungsschichten zugeordnet sind, werden die Signaldrähte klassifiziert in eine erste Gruppe von Signaldrähten mit einer niedrigen Wahrscheinlichkeit nötiger Modifikation oder des abänderungs- verbotenen Typs und eine zweite Gruppe von Signaldrähten mit hoher Wahrschein­ lichkeit einer nötigen Modifikation oder abänderungserlaubten Typs. Die in der er­ sten Gruppe enthaltenen Signaldrähte werden zumindest einer tieferen Schicht der Verdrahtungsschichten zugeordnet, und werden darin verdrahtet. Die in der zweiten Gruppe enthaltenen Signaldrähte werden zumindest einer oberen Schicht der Ver­ drahtungsschichten zugeordnet, und werden darin verdrahtet.

Die in der zweiten abzuändernden Signaldrahtgruppe enthaltenen Signaldrähte wer­ den der oberen Schicht der Verdrahtungsschichten zugeordnet. Es ist daher möglich, die Signaldrähte abzuschneiden oder zu unterbrechen durch Anwenden eines Laser­ strahles und die Signaldrähte durch ein Laser-CVD-Verfahren mit der oberen Ver­ drahtungsschicht zu verbinden, was dazu führt, die Zuverlässigkeit der Verdrah­ tungsabänderung auf dem Chip zu erhöhen. Weiterhin, da die in der ersten Signal­ verdrahtungsgruppe von abänderungs-verbotenem Typ enthaltenen Signaldrähte der unteren Schicht der Verdrahtungsschichten zugeordnet sind, sind diese Signaldrähte keine Hindernisse gegenüber der Verdrahtungsfläche der oberen Verdrahtungs­ schicht, woraus sich eine effiziente Verwendung der Verdrahtungskanäle ergibt.

In dem Fall, wo Signaldrähte zwischen den Chipanschlußpolen der in dem inte­ grierten Halbleiterschaltkreis enthaltenen Schaltkreiselemente in einer Verdrah­ tungsmehrfachschicht auf eine Mehrschichtenart verbunden sind und einer entspre­ chenden Verdrahtungsschicht der Mehrfachschichten zugeordnet sind und zwar für jeden Typ des Verdrahtens, werden die Signaldrähte klassifiziert in die erste Gruppe von Signaldrähten mit niedriger Wahrscheinlichkeit einer nötigen Modifikation oder abänderungsverbotenen Typs und die zweite Gruppe von Signaldrähten mit hoher Wahrscheinlichkeit einer nötigen Modifikation oder abänderungserlaubten Typs und zwar auf jeder Verdrahtungsschicht für den entsprechenden Typ von Signalverdrah­ tung. Die in der ersten Gruppe enthaltenen Chipanschlußpole der Signaldrähte und die unbenutzten Chipanschlußpole werden auf der unteren Schicht der Verdrah­ tungsmehrfachschicht ausgebreitet und verdrahtet. Die in der zweiten Gruppe ent­ haltenen Chipanschlußpole der Signaldrähte werden an die obere Schicht der Ver­ drahtungsmehrfachschicht hinausgeführt und darin verdrahtet.

Daher, nachdem die Chipanschlußpole von Signaldrähten mit hoher Möglichkeit einer notwendigen Modifikation, welche in der zweiten Gruppe enthalten sind, zu der oberen Schicht der Verdrahtungsmehrfachschicht hinausgeführt worden sind und die Chipanschlußpole von Signaldrähten mit niedriger Wahrscheinlichkeit einer nö­ tigen Modifikation, welche in der ersten Gruppe und einem verfügbaren Chipan­ schlußpol enthalten sind, in der unteren Schicht gelassen worden sind, wird das Ver­ drahten an jeder Verdrahtungsschicht durchgeführt. Als ein Ergebnis des Verdrah­ tens an jeder Verdrahtungsschicht, da Signaldrähte mit einer hohen Wahrscheinlich­ keit einer nötigen Modifikation auf der oberen Schicht der Verdrahtungsschichten verdrahtet sind, ist es möglich, die Signaldrähte abzutrennen durch Anwenden eines Lasers oder Verbinden der Signaldrähte durch ein Laser-CVD-Verfahren mit der oberen Schicht der Verdrahtungsschichten, wodurch die Zuverlässigkeit der am Chip durchgeführten Verdrahtungsabänderung erhöht wird.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfin­ dung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung. Darin sind:

Fig. 1 ein partieller Querschnitt, welcher einen Mehrschichtenverdrahtungszu­ stand eines integrierten Halbleiterschaltkreischips zeigt, an dem ein Mehr­ schichtenverdrahtungsverfahren entsprechend einem Ausführungsbeispiel der Erfindung angewendet wird;

Fig. 2 eine Ansicht zum Erklären eines Hochziehungs-Verdrahtungspfades zum Hochziehen oder Hinausführen eines Chipanschlußpoles von der unteren Schicht zu der oberen Schicht in einer Verdrahtungsmehrfachschicht;

Fig. 3 ein Diagramm, welches schematisch die Implementierung der Verdrah­ tung zeigt, bei dem der Draht hochgezogen wird von einem Chipan­ schlußpol eines Schaltkreiselements zu der oberen Schicht durch ein fest­ stehendes Verdrahtungsmuster;

Fig. 4 und 5 Ansichten zum Erklären einer durch ein Laser-CVD-Verfahren oder dergleichen implementierten Technik zum Abändern oder Reparieren eines LSI's;

Fig. 6 ein Flußdiagramm, das den entsprechend dem Ausführungsbeispiel der vorliegenden Erfindung implementierten Prozeß zeigt;

Fig. 7 ein Diagramm, welches eine Eingabe/Ausgaberelation eines Prozesses illustriert, welcher entsprechend dem Ausführungsbeispiel der vorliegen­ den Erfindung implementiert wird;

Fig. 8 ein Flußdiagramm, das einen entsprechend einem anderen Ausführungs­ beispiel der vorliegenden Erfindung implementierten Prozeß zeigt.

Im nachfolgenden wird ein Ausführungsbeispiel der vorliegenden Erfindung be­ schrieben mit Bezug auf die Zeichnung.

Fig. 1 zeigt in teilweisem Querschnitt eine Mehrschichten-Verdrahtung in einem integrierten Halbleiterschaltkreischip entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung. Wie gezeigt, ist jedes der logischen Gatter 1, 2, 3 und 4 eines der in dem integrierten Halbleiterschaltkreis enthaltenen Schaltkreiselemente. An Chipanschlußpole 5, 6, 7 und 8 ist jeweils ein Signaldraht von jedem der logi­ schen Gatter angeschlossen. Die Verdrahtungsschichten 11, 12, 13, 14 und 15 sind so gebildet, daß sie den Oberteil der auf dem integrierten Halbleiterschaltkreischip (Substrat) gebildeten Schichten des logischen Gatters abdecken. Wie gezeigt, sind in diesem Ausführungsbeispiel fünf Verdrahtungsebenen ausgebildet.

In dem Ausführungsbeispiel stellt die Verdrahtungsschicht 11 nur Stiftpole bzw. Pin­ pole bereit, welche je einem logischen Gatter gewidmet sind und ohne darauf ange­ brachte Verdrahtung. Die Verdrahtungsschichten 12 und 14 stellen in einer x- Achsenrichtung ausgebildete Verdrahtungspfade bereit und die Schichten 13 und 14 stellen in einer y-Achsenrichtung ausgebildete Verdrahtungspfade bereit. Zwischen benachbarten Verdrahtungsschichten ist ein Durchgangsloch ausgebildet, welches dazu dient, nur die benachbarten Schichten zu verbinden.

Chipanschlußpole 21 und 22 sind das Ergebnis des Hochziehens der Chipanschluß­ pole 5 und 6 der logischen Gatter der unteren Schicht zu der oberen Schicht der Ver­ drahtungsschichten.

Mit Bezug auf Fig. 1 wird eine Implementierung beschrieben, wo fünf Verdrah­ tungsschichten auf dem integrierten Halbleiterschaltkreischip bereitgestellt sind. In dem Falle, wo Mehrschichten-Verdrahtung implementiert wird, werden die zu ver­ drahtenden Signaldrähte kategorisiert und unterteilt in Drähte, welche verdrah­ tungsmodifiziert werden können (d. h., Signaldrähte mit hoher Wahrscheinlichkeit einer nötigen Modifikation) und Drähte, welche nicht modifiziert werden sollten (d. h., Drähte mit einer niedrigen Wahrscheinlichkeit einer notwendigen Modifikati­ on). Der Einfachheit halber werden die erstgenannten und letzteren Drähte bezeich­ net als "zu modifizierende Drähte" bzw. "nicht zu modifizierende Drähte". Die an die zu modifizierenden Drähte angeschlossenen Chipanschlußpole werden dann von der unteren Schicht mit den darauf gebildeten logischen Gattern heraus auf die obere Schicht gezogen. Die Chipanschlußpole der nicht zu modifizierenden Drähte werden auf der unteren Schicht liegengelasssen. In diesem Zustand wird ein automatischer Verdrahtungsprozeß durchgeführt mittels eines Kanalzuordnungsverfahrens oder eines Labyrinthverfahrens. In diesem Prozeß wird das Verdrahten zwischen den Chi­ panschlußpolen der nicht zu modifizierenden Drähte auf der unteren Verdrahtungs­ schicht implementiert, und die zu modifizierenden Drähte werden zum Teil zu einer oberen Schicht herausgezogen, auf welcher diese Drähte verdrahtet werden. Als eine Folge wird es möglich, die Verdrahtungskanäle effizient zu nutzen, d. h. die kom­ plette Verdrahtung durchzuführen. Da die zu modifizierenden Drähte zum Teil auf die obere Schicht herausgezogen werden, wird eine leicht modifizierbare Verdrah­ tungsanordnung möglich gemacht. Anhand eines Beispiels wird ein Draht mit hoher Wahrscheinlichkeit zu einer notwendigen Modifikation als ein Signaldraht ange­ nommen, der den Chipanschlußpol 5 des logischen Gatters 1 und den Chipanschluß­ pol 6 des logischen Gatters 2 verbindet. Ein Draht mit niedriger Wahrscheinlichkeit zur nötigen Modifikation wird als ein Signaldraht angenommen, der den Chipan­ schlußpol 7 des logischen Gatters 3 und den Chipanschlußpol 8 des logischen Gat­ ters 4 verbindet. Der Draht mit niedriger Wahrscheinlichkeit zur nötigen Modifikati­ on ist z. B. ein Taktsystem-Signaldraht. Beim Implementieren der Mehrschichten- Verdrahtung werden die Signaldrähte zuerst kategorisiert und unterteilt in eine erste Gruppe von Drähten mit niedriger Wahrscheinlichkeit einer nötigen Modifikation und einer zweiten Gruppe von Drähten mit einer hohen Wahrscheinlichkeit zur not­ wendigen Modifikation. Als nächstes wird ein Draht 25 gebildet zum Hinausführen oder Hinaufziehen an die obere Schicht des Chipanschlußpols 5 des logischen Gat­ ters 1, welches an den Draht der zweiten Gruppe angeschlossen ist, und der Draht 25 wird an den entsprechenden Chipanschlußpol 21 geführt, welcher auf der fünften Schicht 15 ausgebildet ist. Ein Draht 26 ist ausgebildet, mit dem man den Chipan­ schlußpol 6 des an die zweite Drahtgruppe angeschlossenen logischen Gatters 2 zu der oberen Schicht hinaufzieht, und der Draht 26 wird an den entsprechenden Chi­ panschlußpol 22 geführt, welcher auf der fünften Schicht 15 ausgebildet ist.

Die Chipanschlußpole 7 und 8 werden auf der unteren Schicht, d. h. der ersten Schicht gelassen. Ein Signaldraht 23 zwischen den Chipanschlußpolen 7 und 8 wird automatisch entsprechend einem Verdrahtungsalgorithmus realisiert. Mit diesem Verdrahtungsalgorithmus wird der Signaldraht 23 nur in die erste bis dritte Schicht 11 bis 13 gelegt. Daher wird eine verschwenderische Verwendung der vierten und fünften Schichten 14, 15 vermeidbar.

Als nächstes wird ein Signaldraht ausgebildet zwischen dem Chipanschlußpol 5 des logischen Gatters 1 und dem Chipanschlußpol 6 des logischen Gatters 2. Es führt zum Ausbilden der Verdrahtungsverbindung zwischen dem von dem Chipanschluß­ pol 5 an die obere Schicht hochgezogenen Chipanschlußpol 21 und dem von dem Chipanschlußpol 6 der unteren Schicht hochgezogenen Chipanschlußpol 22. Die Verdrahtung zwischen dem Chipanschlußpol 21 und 22 wird automatisch durchge­ führt in Übereinstimmung mit dem Verdrahtungsalgorithmus. Mit diesem Verdrah­ tungsalgorithmus ist die resultierende Verdrahtung nur ein in den vierten und fünften Schichten 14, 15 ausgebildeter Draht 24. Daher ist der Draht 24 ein zum Teil in der fünften Schicht 15, d. h. der oberen Schicht ausgebildeter Signaldraht. Dieser in der oberen Schicht ausgebildete Teil des Signaldrahtes 24 ermöglicht es, den LSI auf dem integrierten Halbleiterschaltkreischip mit Leichtigkeit zu modifizieren.

Fig. 2 ist eine Ansicht, welche einen Hochziehungs-Verdrahtungspfad zeigt zum Hochziehen des Chipanschlußpols von der unteren Schicht zu der oberen Schicht.

Falls die fünf Schichten wie in Fig. 1 verwendet werden, wird der Verdrahtungspfad von dem Chipanschlußpol 31 zu der zweiten Schicht 12 durch ein Durchgangsloch 32 geführt, an dem Draht 33 in der zweiten Schicht entlanggeführt, geht hoch zu der dritten Schicht 13 durch ein Durchgangsloch 34, und wird an dem Draht 35 entlang­ geführt. Dann geht der Verdrahtungspfad hoch zu der vierten Schicht 14 durch ein Durchgangsloch 36 und wird an dem Draht 37 in der vierten Schicht entlanggeführt, geht hoch zu der fünften Schicht 14 durch ein Durchgangsloch 38, und wird an den Draht 39 der fünften Schicht 15 geführt. D. h. von der unteren Schicht zu der oberen Schicht wird der Chipanschlußpol Schicht um Schicht hochgezogen.

Der Hochziehungs-Verdrahtungspfad ist angeordnet unter Verwendung von in einer Programmbibliothek gehaltenen Verdrahtungsmustern, welches das Verdrahtungs­ verarbeiten leicht macht.

Fig. 3 zeigt schematisch eine Verdrahtungsimplementierung, bei der ein Chipan­ schlußpol eines Schaltkreiselementes an die obere Schicht entlang eines festen Ver­ drahtungsmusters hochgezogen ist. In dem Mehrschichten-Verdrahtungsverfahren ist der an den zu modifizierenden Signaldraht angeschlossene Chipanschlußpol so ent­ worfen, um an die obere Schicht hochgezogen zu werden, bevor der Verdrahtungs­ prozeß begonnen wird. Dieses Hochziehungs-Verdrahtungsmuster wird in einer Pro­ grammbibliothek gehalten und wird der Programmbibliothek entnommen, wenn das Hochziehungs-Verdrahten durchgeführt wird. Wie in Fig. 3 gezeigt, werden die Hochziehungsdrähte von Chipanschlußpolen 41, 42, 43 des logischen Gatters 40 geführt, d. h. ein auf der oberen Schicht ausgebildetes Schaltkreiselement wird auf die obere Schicht entlang desselben Verdrahtungsmusters expandiert. Diese Hoch­ ziehungsdrähte sind parallel zueinander, wodurch das Verdrahten leicht und effizient implementiert wird, ohne die Verdrahtungspfade zu kreuzen. Die Chipanschlußpole 41, 42, 43 werden zuerst an die Oberschicht hochgezogen, und dann wird das not­ wendige Verdrahten der Chipanschlußpole 41, 42, 43 in der vierten und fünften Schicht durchgeführt. Die verwendbaren Chipanschlußpole werden nicht entlang dem Verdrahtungsmuster an die obere Schicht hochgezogen. Dies bedeutet, daß die Verschwendung von Verdrahtungskanälen vermeidbar ist.

Beim Implementieren des Mehrschichten-Verdrahtungsprozesses werden die Chi­ panschlußpole an die obere Schicht hochgezogen, und dann werden die Chipan­ schlußpole aneinander angeschlossen. Es ist daher möglich, die Verdrahtung nur zwischen den Chipanschlußpolen in der fünften und der vierten Schicht zu spezifi­ zieren. Demzufolge können fast alle zu modifizierenden Drähte auf den oberen Schichten verdrahtet werden. Andererseits wird kein Hochziehungs- Verdrahtungsprozeß zu den Chipanschlußpolen der zu modifizierenden Signaldrähte durchgeführt, und demzufolge können nicht zu modifizierende Signaldrähte an den unteren Schichten verdrahtet werden. Für einen derartigen Verdrahtungsprozeß wird es möglich, den für zwei oder drei Schichten entworfenen bekannten Verdrahtung­ salgorithmus zu verwenden, welcher konventionell verwendet wurde. Die mögliche Verwendung des konventionellen Verdrahtungsalgorithmus hat einige Vorteile da­ hingehend, daß die Notwendigkeit eliminiert wird, neue, komplizierte Algorithmen zu verwenden, welche für eine Mehrfachschicht, wie z. B. vier oder fünf Schichten, entwickelt sind, daß der Verdrahtungsprozeß vereinfacht wird und die Verarbei­ tungsgeschwindigkeit erhöht wird.

In dem vorhergehenden Ausführungsbeispiel wird der Chipanschlußpol an die obere Schicht hinausgeführt, d. h. die fünfte Schicht, bevor das Verdrahten des zu modifi­ zierenden Signaldrahtes begonnen wird. Als eine Alternative ist es möglich, nach­ dem die Chipanschlußpole an die dritte Schicht hochgezogen worden sind, die dritte Schicht und ihre oberen Schichten, d. h. die vierte und die fünfte Schicht, als ihre verwendbaren Schichten zum Verbinden der Chipanschlußpole miteinander zu spezi­ fizieren. Zum Verbinden der Chipanschlußpole der nicht zu modifizierenden Si­ gnaldrähte ist es möglich, die erste bis dritte Schicht als die verwendbaren Schichten zu spezifizieren. Dieses alternative Beispiel hat den Vorteil, einen effizienteren Ver­ drahtungsprozeß bereitzustellen, da die in der vierten und fünften Schicht enthalte­ nen Hindernisse in ihrer Anzahl verringert sind, was darauf zurückgeht, daß die dritte Schicht als die Hochziehungsschicht der Chipanschlußpole spezifiziert worden ist.

Das vorhergehende Ausführungsbeispiel wird in Übereinstimmung mit dem Verar­ beitungsflußdiagramm von Fig. 6 beschrieben. Ein Verarbeitungsschritt vor Begin­ nen des automatischen Verdrahtens besteht darin, zu bestimmen, ob jeder Si­ gnaldraht (Schritt 601) zu modifizieren ist oder nicht (Schritt 602). Falls er bejaht wird (Schritt 603), wird der Stiftpol des relevanten Signaldrahtes an die obere Ver­ drahtungsschicht hochgezogen. Dieser Hochziehungsprozeß wird durchgeführt wie in Fig. 7 gezeigt. Um ein Beispiel einer Dreischichten-Verdrahtung heranzuziehen, wird eine Verbindungsinformationsdatei 701 zum Verbinden der Stiftpole der Si­ gnaldrähte als eine Eingabedatei vorbereitet. Diese Informationsdatei speichert als logische Verbindungsdaten die Information, welche beschreibt, daß die als SIGA- Signal bezeichnete Stiftverbindung aus einem Erstschichtstift von (100, 100) und einem weiteren Erstschichtstift von (200, 200) in dem x/y-Koordinatensystem be­ steht. Durch Hochziehen des Stifts von der ersten Schicht zu der dritten Schicht 702 ändert die Verbindungsinformationsdatei 703 zum Verbinden der Stiftpole der Si­ gnaldrähte die gespeicherte Information, zu der Information welche beschreibt, daß die Stiftkoordinate (110, 100) ist und (210, 200) an der dritten Schicht. Zusätzlich wird eine Datei 704 erzeugt als eine Verdrahtungsinformationsdatei zum Speichern der Verdrahtungsinformation zum gegenseitigen Verbinden der Stiftkoordinate vor dem Verarbeiten an die Stiftkoordinate nach dem Verarbeiten. Im Hinblick auf das SIGA-Signal dient die Datei 704 zum Erzeugen und Speichern der Koor­ dinaten (100, 100) und (200, 200) des Durchgangsloches, welches als Verbindung zwischen der ersten Schicht und der zweiten Schicht dient, der Koordinaten (100, 100) bis (110, 100) und (200, 200) bis (210, 200) auf der zweiten Schicht, und der Koordinaten (110, 100) und (210, 200) der Durchgangslöcher, welche als Verbindung zwischen der zweiten und der dritten Schicht dienen. Für die nicht zu modifizierenden Signaldrähte wird kein Hochziehungsverarbeiten durchgeführt. Diese Prozesse werden an allen Signalnamen durchgeführt, und dann wird das konventionelle automatische Verdrahtungsverarbeiten (Schritt 604) begonnen.

Fig. 8 zeigt Verarbeitungsschritte, die in einem anderen Ausführungsbeispiel der vorliegenden Erfindung implementiert sind. Vor Durchführen der auto­ matischen Verdrahtung wird bestimmt, ob von den Gruppen alle Signale (Schritt 801) hinzugehören bzw. zu welcher Gruppe die Signale gehören. Die Gewichtung jeder Gruppe wird dem entsprechenden Signal hinzugefügt, so daß es allen Signalen gestattet wird, in die entsprechenden Gruppen (Schritt 802) kategorisiert zu werden. Es wird angenommen, daß eine höhere Gewichtung den zu modifizierenden Signaldrähten zugefügt wird. Wenn der tatsächliche Verdrahtungspfad in dem automatischen Verdrahtungsprozeß zugeordnet ist, wird die Zuführung implementiert der Reihenfolge nach von einer höher gewichteten Signaldrahtgruppe einer höheren Schicht (Schritt 803) zu einer niedriger gewichteten Gruppe und einer niedrigeren Schicht. Durch Definieren des Verdrahtungspfades in der obigen Art und Weise wird die Verdrahtungsfläche von der oberen Schicht zu der unteren Schicht auf eine derartige Art und Weise begraben, daß eine zu modifizierende Signaldraht­ gruppe einer oberen Schicht zugeordnet wird und eine nicht zu modifizieren­ de Signaldrahtgruppe einer unteren Schicht zugeführt wird.

Die Beschreibung richtet sich auf die am Chip durchgeführte Verdrahtungs­ abänderungstechnik, die angibt, wie eine Logik in dem integrierten Halblei­ terschaltkreischip mit zwei oder mehr Verdrahtungsschichten geändert wird, wo die zu modifizierenden Drähte an einem Teil der oberen Schicht ver­ drahtet sind.

Die LSI-Modifikationstechnik ist eine Technik, bei welcher ein Teil eines auf einem integrierten Halbleiterschaltkreischip bereitgestellten Drahtes an den oberen Teil des Chips verbunden oder von dem oberen Teil des Chips abgetrennt wird mittels eines fokussierten Ionenstrahles oder eines Laser- CVD-Verfahrens nach Herstellen eines integrierten Halbleiterkreischips, um dadurch einen defekten Teil eines LSI's von Fehlern zu befreien oder zu korrigieren.

Unter Zuwendung an Fig. 4 und 5 wird die auf dem Laser-CVD-Verfahren beruhende LSI-Modifikationstechnik beschrieben.

Wie in Fig. 4 gezeigt, wird die LSI-Modifikation durchgeführt durch Ein­ wirken eines Laserstrahls oder eines fokussierten Ionenstrahls 51 auf das hergestellte integrierte Halbleiterschaltkreischip 50 von oben her. Es ist wünschenswert, daß die zu modifizierenden Punkte sich an der Oberschicht des integrierten Halbleiterschaltkreischip 50 befinden, mit dem Zweck, die Anzahl der Hindernisse zu verringern, wodurch die Arbeitsgenauigkeit erhöht und dadurch die Ausbeute verbessert wird.

Wie in Fig. 5 gezeigt und im Falle des Abtrennens des Modifikationspunk­ tes 61, welcher sich in einer Verdrahtungsschicht 62 befindet, welche um eine niedriger ist als die obere Verdrahtungsschicht 63, ist die obere Ver­ drahtungsschicht 63 ein Hindernis. Es ist daher notwendig, den Anteil 64 der oberen Verdrahtungsschicht 63 unmittelbar über dem Modifikationspunkt 61 zu entfernen durch Einwirken eines Laserstrahles. Nach Abtrennen der Anteile 64 und 61 ist es natürlich notwendig, den Anteil 64 wieder zu verbinden, welcher unerwünschterweise abgetrennt worden ist. Die LSI- Modifikation zum Verbinden muß durchgeführt werden. Für diesen Typ von LSI-Modifikation ist es z. B. möglich, einen modifizierten Signalpfad 65 als einen elektrischen Verbindungspfad bereitzustellen. Dieser modifizierte Signal­ verdrahtungspfad 65 wird gebildet mittels eines Laser-CVD-Verfahrens oder eines CVD-Verfahrens mit fokussierten Ionenstrahlen.

Im allgemeinen, wenn sich kein Hindernis des Signalverdrahtungsanteiles in der oberen Schicht befindet, wird das durch Anwenden eines Lasers gebilde­ te Loch 66 des Modifikationspunktes größer gemacht in seinem Durchmesser als das Loch tiefer wird, wenn die Verdrahtungsschicht auf der oberen Schicht als der Modifikationspunkt bearbeitet wird. Dies führt zu einem starken Begrenzen der Fläche des Modifikationspunktes zum Verringern der gegenteiligen Wirkung auf die Fläche um den Modifikationspunkt.

Im allgemeinen ist es daher wünschenswert, die LSI-Modifikation an dem Verdrahtungspunkt an der oberen Schicht zu implementieren. Im Falle der gegenseitigen Mehrschichten-Verbindung wird ein Teil des Verdrahtungs­ musters an die obere Schicht hochgezogen entsprechend dem automatischen Verdrahtungsalgorithmus. Wenn das Verdrahtungsmuster an die obere Schicht hochgezogen wird, wird das Verdrahtungsmuster Schicht für Schicht der Reihenfolge nach hochgezogen. In dem Fall, wo alle Verdrahtungsmuster an die obere Schicht hochgezogen werden, ergibt sich daher, daß alle Ver­ drahtungsmuster durch alle Schichten hindurchgehen, wodurch etwas Um­ ständliches entsteht. Es bedeutet, daß die Verdrahtungskanäle verschwendet werden. Zusätzlich führt der Mangel des Verdrahtungskanales zu dem unverdrahteten Zustand oder hindert jeden Draht daran, zu der oberen Schicht hochgezogen zu werden.

Für die LSI-Modifikation benötigen die Taktsystem- oder Abtastsystem- Verdrahtungsmuster eine Einstellung eines Verzögerungswertes und unter­ liegen den strengen elektrischen Zwangsbedingungen. Daher ist es möglich, daß die Modifikation zu einem Brechen bzw. Verletzen dieser Zwangsbedin­ gungen führt. In dem Falle, wo man Logik ändert, werden daher die Taktsystem- oder die Abtastsystem-Verdrahtungsmuster neu entworfen in einer Anfangsphase, ohne eine Modifikation derartiger Verdrahtungsmuster durchzuführen.

In dem hierin beschriebenen Mehrschichten-Verdrahtungsverfahren werden daher ein Satz von Signalverdrahtungsmustern, wie z. B. dem Taktsystem- und Abtastsystem-Verdrahtungsmuster, behandelt als eine erste Gruppe von Drähten mit niedriger Wahrscheinlichkeit einer nötigen Modifikation, und die anderen Signalverdrahtungsmuster werden als eine zweite Gruppe von Dräh­ ten behandelt mit hoher Wahrscheinlichkeit einer notwendigen Modifikation.

In dem Fall, wo der Verdrahtungsprozeß durchgeführt wird, wird die Verdrahtungsschicht, zu der die Chipanschlußpole hochgezogen werden, derart definiert, daß man den Kanal auf effektivste Weise nutzt unter dem Gesichtspunkt eines virtuellen Verdrahtungslängenverhältnisses eines Drahtes der zweiten Gruppe zu einem Draht der ersten Gruppe und dem Kanal von jeder Schicht.

Aus der obigen Beschreibung ist zu entnehmen, daß das vorliegende Aus­ führungsbeispiel ausgelegt ist, um nur Teile der zweiten Gruppe von Ver­ drahtungsmustern zu der oberen Schicht hochzuziehen, und im Prinzip die erste Gruppe von Verdrahtungsmustern intakt zu lassen. Die Anordnung führt dazu, Vorteile bereitzustellen, die das Hochziehen von Drähten effizien­ ter machen, wobei die Verdrahtungskanäle effektiv verwendet werden, das Verdrahten vervollständigt wird, wodurch das Hochziehen von Teilen der Drähte der zweiten Gruppe zu der oberen Schicht ermöglicht wird, und die Modifikation viel leichter gemacht wird. Diese Vorteile machen es möglich, automatisches Verdrahten zu implementieren, was in der Lage ist, die Verdrahtungskanäle effektiv zu nutzen. Das durch diese automatische Ver­ drahtung produzierte LSI stellt die folgenden Auswirkungen bereit: zuver­ lässiges Implementieren der Modifikation des LSI selbst, leichtes Bearbeiten des LSI und Verbessern der Ausbeute und Zuverlässigkeit.

In der Verdrahtungsoperation des integrierten Halbleiterschaltkreises mit einer mehrfachen Verdrahtungsschicht, wie oben erwähnt, ist es möglich, jede Schicht nach dem entsprechenden Verdrahtungstyp zu definieren, mit dem Zweck, die Verdrahtungskanäle effektiv zu nutzen. Daher werden keine notwendigen Drähte unverdrahtet gelassen, und die Modifikation des LSI wird ermöglicht, da alle zu modifizierenden Drähte zum Teil an die oberen Schichten gezogen werden.

Die vorliegende Erfindung wurde mit Bezug auf die vorhergehenden Aus­ führungsbeispiele beschrieben. Es versteht sich jedoch von selbst, daß die vorliegende Erfindung nicht auf diese Ausführungsbeispiele beschränkt ist und Zufügungen und Modifikationen der Ausführungsbeispiele im Rahmen der angehängten Ansprüche ermöglicht werden.

Aus der obigen Beschreibung ist zu entnehmen, daß das Mehrschichten- Verdrahtungsverfahren entsprechend der Erfindung in der Lage ist, automati­ sches Verdrahten eines Halbleiters mit vier oder mehr Verdrahtungsschichten leicht zu implementieren unter Verwendung eines Verdrahtungsalgorithmus für einige Verdrahtungsschichten. Da weiterhin die Teile der zu modifizie­ renden Verdrahtungsmuster zu der oberen Schicht hochgezogen werden, kann die Modifikation oder Reparatur des LSI leicht implementiert werden. Es führt zu einer Verbesserung der Zuverlässigkeit und der Ausbeute, wenn ein LSI abgeändert oder repariert und bearbeitet wird. In dem Verdrahtungs­ prozeß werden nur die zu modifizierenden Drähte zu der oberen Schicht hochgezogen. Daher kann die sich aus dem umständlichen Verdrahten beim Hochziehen der Drähte an die obere Schicht ergebende Verwendung der Verdrahtungskanäle auf ein Minimum reduziert werden, wodurch effektiv verhindert wird, daß notwendige Drähte unverdrahtet gelassen werden.

Claims (2)

1. Verdrahtungsmodifizierbarer, hochintegrierter Halbleiterschaltkreis-Chip mit zwei oder mehr Verdrahtungsebenen (11, 12, 13, 14, 15) und mit ersten Chipanschlußpolen (5, 6, 7, 8) in der untersten Verdrahtungs­ ebene (11) und mit zweiten Chipanschlußpolen (21, 22) in der obersten Verdrahtungsebene (15), wobei mindestens zwei voneinander unabhängige Verdrahtungsstrukturen vorhanden sind, von denen mindestens eine Verdrahtungsstruktur am fertigen Chip durch Beeinflussung von außen modifizierbar ist, dadurch gekennzeichnet,
daß Signalleitungen eines Satzes von Signalverdrahtungsstrukturen als nichtmodifizierbare Verdrahtungsstrukturen in den unteren Verdrahtungs­ ebenen (11, 12, 13) angebracht sind,
daß Signalleitungen der modifizierbaren Verdrahtungsstrukturen von den tieferliegenden unteren Verdrahtungsebenen (11, 12, 13, 14) über Durchgangslöcher (32, 34, 36, 38) bis zur obersten Verdrahtungsebene (15, 63) geführt sind,
wo die Signalleitungen der modifizierbaren Verdrahtungsstrukturen bedarfsweise an vorbestimmten Stellen durch Einwirken eines Laser­ strahles (51) unterbrochen oder durch ein Laser-CVD-Verfahren ver­ bunden werden können.

2. Verfahren zum automatischen Verdrahten des Halbleiterschaltkreis-Chips nach Anspruch 1, dadurch gekennzeichnet, daß die Koordinatenpunkte der ersten Chipanschlußpole (5, 6, 7, 8) und die Koordinatenpunkte der zweiten Chipanschlußpole (21, 22) in einer ersten (701) und in einer zweiten (703) Verbindungsinformationsdatei einer Datenverarbeitungs­ anlage gespeichert sind, daß aufgrund dieser Koordinatenangaben Durch­ gangslöcher (32, 34, 36, 38) von der untersten (11) zur obersten (15) Verdrahtungsebene geschaffen werden (702) und daß in einer Verdrah­ tungsinformationsdatei (704) für jede Verdrahtungsebene (Schichtenname 1, 2, 3) die Koordinatenanfangs- und -endpunkte gespeichert sind, zwischen denen eine Signalleitung hergestellt werden muß, und daß aufgrund der in den genannten Dateien (701, 703, 704) gespeicherten Koordinaten in einem automatisierten Prozeß vorgegebene durchgehende Leitungsverbindungen geschaffen werden zwischen bestimmten ersten Chipanschlußpolen in der untersten Verdrahtungsebene und bestimmten zweiten Chipanschlußpolen in der obersten Verdrahtungsebene über durch die Koordinatenpunkte definierte Durchgangslöcher (32, 34, 36, 38) und über durch die Koordinatenpunkte in ihrer Länge definierte Signalleitungsstrecken (33, 35, 37, 39).