JP2731288B2 - 多層配線方法 - Google Patents
多層配線方法Info
- Publication number
- JP2731288B2 JP2731288B2 JP2228770A JP22877090A JP2731288B2 JP 2731288 B2 JP2731288 B2 JP 2731288B2 JP 2228770 A JP2228770 A JP 2228770A JP 22877090 A JP22877090 A JP 22877090A JP 2731288 B2 JP2731288 B2 JP 2731288B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- signal
- repair
- repair target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
- H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層の配線層を有する半導体集積回路にお
ける配線技術に係り、特に、半導体集積回路チップ上で
配線の変更を行う半導体集積回路チップ（LSI）補修を
容易とするため、補修可能性の高い信号配線のみを上層
に引き上げて配線する多層配線方法に関するものであ
る。
ける配線技術に係り、特に、半導体集積回路チップ上で
配線の変更を行う半導体集積回路チップ（LSI）補修を
容易とするため、補修可能性の高い信号配線のみを上層
に引き上げて配線する多層配線方法に関するものであ
る。
計算機回路等の論理装置を構成するために用いられる
半導体集積回路チップ（LSI）の論理LSIは、開発途中に
おいて、しばしば論理構成の変更がなされる。LSIチッ
プの論理構成の変更は、半導体集積回路チップの上部を
覆うように多層配線層で配線している論理ゲート間のア
ルミニウム配線の配線パターン等を変更することによっ
て行われる。
半導体集積回路チップ（LSI）の論理LSIは、開発途中に
おいて、しばしば論理構成の変更がなされる。LSIチッ
プの論理構成の変更は、半導体集積回路チップの上部を
覆うように多層配線層で配線している論理ゲート間のア
ルミニウム配線の配線パターン等を変更することによっ
て行われる。
しかし、この種の論理構成の変更は、一部の信号配線
のみの接続変更など、僅かな変更であることが多く、配
線パターンの変更によって、LSIチップの製造プロセス
のやり直し補正を行うには多くの時間がかかる。したが
って、一部の配線の補修については、製造された半導体
集積回路チップを上部からレーザや集束インオビームな
どを照射して、不要な配線を接断し、また、レーザCVD
や集束インオビームCVDなどを用いて、半導体集積回路
チップの内の配線層の信号配線の接続を行う技術が開発
されている（特開昭62−229956号公報参照）。
のみの接続変更など、僅かな変更であることが多く、配
線パターンの変更によって、LSIチップの製造プロセス
のやり直し補正を行うには多くの時間がかかる。したが
って、一部の配線の補修については、製造された半導体
集積回路チップを上部からレーザや集束インオビームな
どを照射して、不要な配線を接断し、また、レーザCVD
や集束インオビームCVDなどを用いて、半導体集積回路
チップの内の配線層の信号配線の接続を行う技術が開発
されている（特開昭62−229956号公報参照）。
また、このように半導体装置のLSIチップの補修配線
を容易とするため、例えば、特開昭62−298134号公報の
記載に見られるように、予じめ論理ゲート間を接続する
配線の間に予備配線を設けておき、この予備配線を用い
て接続の修正を行う半導体装置の技術の提案がある。こ
こでは、下層の予備配線と上層の予備配線の交差部の近
傍の下層の予備配線上に上層の予備配線と同層の導電層
を設け、これを下層の予備配線に接続するようにしてい
る。これにより、下層の予備配線と上層の予備配線とを
接続する補修を行うための接続孔を浅くすることがで
き、補修の信頼性が向上する。
を容易とするため、例えば、特開昭62−298134号公報の
記載に見られるように、予じめ論理ゲート間を接続する
配線の間に予備配線を設けておき、この予備配線を用い
て接続の修正を行う半導体装置の技術の提案がある。こ
こでは、下層の予備配線と上層の予備配線の交差部の近
傍の下層の予備配線上に上層の予備配線と同層の導電層
を設け、これを下層の予備配線に接続するようにしてい
る。これにより、下層の予備配線と上層の予備配線とを
接続する補修を行うための接続孔を浅くすることがで
き、補修の信頼性が向上する。
ところで、上述の従来の技術のように、LSIチップの
補修配線を信頼性を高くして行おうとすると、全ての配
線パターンの一部を上層に引き上げておかなければなら
なくなる。通常、LSIチップの回路要素のセル端子は配
線層の最下位層にあるため、上層に引き上げるには、ス
ルーホールで一度に上に引き上げるか、下から順に一層
ずつ上に配線を引き上げる必要がある。
補修配線を信頼性を高くして行おうとすると、全ての配
線パターンの一部を上層に引き上げておかなければなら
なくなる。通常、LSIチップの回路要素のセル端子は配
線層の最下位層にあるため、上層に引き上げるには、ス
ルーホールで一度に上に引き上げるか、下から順に一層
ずつ上に配線を引き上げる必要がある。
スルーホールにより上層に引き上げる方法は、配線層
数が多い時、例えば、４層では、１層から４層までのス
ルーホールを作成することは、現在の半導体集積回路の
製造プロセスにおいては極めて難しく、信頼性、歩留ま
りの低下の恐れがある。したがって、一般的には、信号
配線を上層に引上げるには、下位層から一段ずつ上位層
に上がってくる方法が取られる。
数が多い時、例えば、４層では、１層から４層までのス
ルーホールを作成することは、現在の半導体集積回路の
製造プロセスにおいては極めて難しく、信頼性、歩留ま
りの低下の恐れがある。したがって、一般的には、信号
配線を上層に引上げるには、下位層から一段ずつ上位層
に上がってくる方法が取られる。
LSIチップの配線層が増される目的な主な理由は、小
さな面積につめ込まれた論理ゲートに対して、その配線
チャネルを十分に確保することにある。しかし、上述の
ように、全ての配線パターンの一部分を上層に引き上げ
るということは、配線を迂回しているのと同じことにな
り、配線チャネルの無駄な使用になって、必要な配線が
未配線となる要因を生ずるという問題がある。
さな面積につめ込まれた論理ゲートに対して、その配線
チャネルを十分に確保することにある。しかし、上述の
ように、全ての配線パターンの一部分を上層に引き上げ
るということは、配線を迂回しているのと同じことにな
り、配線チャネルの無駄な使用になって、必要な配線が
未配線となる要因を生ずるという問題がある。
LSI補修では全ての信号配線が補修対象となるわけで
はない。例えば、クロック供給信号線ななクロック系の
配線は、補修することにより、論理ゲート間の信号ディ
レイ等の関係でタイミングが変わって、十分な性能が得
られないので補修を行なわないとするのが原則である。
信号配線の中には、このような補修対象とならない信号
配線が存在する。
はない。例えば、クロック供給信号線ななクロック系の
配線は、補修することにより、論理ゲート間の信号ディ
レイ等の関係でタイミングが変わって、十分な性能が得
られないので補修を行なわないとするのが原則である。
信号配線の中には、このような補修対象とならない信号
配線が存在する。
本発明の目的は、半導体集積回路チップ上で配線の変
更を行う半導体集積回路チップ補修を容易にするため、
補修対象の信号配線群のみを上層に引き上げて配線する
多層配線方法を提供することにある。
更を行う半導体集積回路チップ補修を容易にするため、
補修対象の信号配線群のみを上層に引き上げて配線する
多層配線方法を提供することにある。
上記目的を達成するため、本発明の多層配線方法は、
多層の配線層を有する半導体集積回路の回路素子の間の
信号配線を多層の配線層を用いて行う多層配線方法にお
いて、信号配線を非補修対象配線群と補修対象配線群と
に分類し、非補修対象配線群の信号配線を多層配線層の
下層に割付けて配線し、補修対象配線群の信号配線を多
層配線層の上層に割付けて配線することを特徴とする。
多層の配線層を有する半導体集積回路の回路素子の間の
信号配線を多層の配線層を用いて行う多層配線方法にお
いて、信号配線を非補修対象配線群と補修対象配線群と
に分類し、非補修対象配線群の信号配線を多層配線層の
下層に割付けて配線し、補修対象配線群の信号配線を多
層配線層の上層に割付けて配線することを特徴とする。
また、半導体集積回路の回路素子のセル端子の間の信
号配線を多層の配線層を用いて行い、信号配線種別毎に
各配線層を割付けて多層配線を行う場合に、各信号配線
種別の配線層毎に、信号配線を非補修対象配線群と補修
対象配線群とに分類し、非補修対象配線群の信号配線の
セル端子は配線層の下層に置いて配線を行い、補修対象
配線群の信号配線のセル端子は配線層の上層まで引き出
した後に配線を行うことを特徴とする。
号配線を多層の配線層を用いて行い、信号配線種別毎に
各配線層を割付けて多層配線を行う場合に、各信号配線
種別の配線層毎に、信号配線を非補修対象配線群と補修
対象配線群とに分類し、非補修対象配線群の信号配線の
セル端子は配線層の下層に置いて配線を行い、補修対象
配線群の信号配線のセル端子は配線層の上層まで引き出
した後に配線を行うことを特徴とする。
多層の配線層を有する半導体集積回路の回路素子の間
の信号配線を多層の配線層を用いて行う多層配線を行う
場合、まず、信号配線を非補修対象配線群と補修対象配
線群とに分類する。膨類した後、非補修対象配線群の信
号配線は、多層配線層の下層に割付けて配線し、次に、
補修対象配線群の信号配線は、多層配線層の上層に割付
けて配線する。
の信号配線を多層の配線層を用いて行う多層配線を行う
場合、まず、信号配線を非補修対象配線群と補修対象配
線群とに分類する。膨類した後、非補修対象配線群の信
号配線は、多層配線層の下層に割付けて配線し、次に、
補修対象配線群の信号配線は、多層配線層の上層に割付
けて配線する。
これにより、LSI補修の対象配線となる補修対象配線
群の信号配線は、配線層の上層に割付けられて配線され
ているので、例えばレーザ照射による信号配線の切断，
またはレーザCVDによる信号配線の接続が、上層の配線
層で行えるので、補修の信頼性が高くなる。加えて、LS
I補修の対象とならない非補修対象配線群の信号配線
は、多層配線層の下層に割付けて配線すので、上層の配
線層の配線領域の障害物とならず、配線チャネルを有効
利用できる。
群の信号配線は、配線層の上層に割付けられて配線され
ているので、例えばレーザ照射による信号配線の切断，
またはレーザCVDによる信号配線の接続が、上層の配線
層で行えるので、補修の信頼性が高くなる。加えて、LS
I補修の対象とならない非補修対象配線群の信号配線
は、多層配線層の下層に割付けて配線すので、上層の配
線層の配線領域の障害物とならず、配線チャネルを有効
利用できる。
また、半導体集積回路の回路素子のセル端子の間の信
号配線を多層の配線層を用いて行い、信号配線種別毎に
各配線層を割付けて多層配線を行う場合には、各信号配
線種別の配線層毎に、信号配線を非補修対象配線群と補
修対象配線群とに分類する。そして、非補修対象配線群
の信号配線のセル端子は配線層の下層に置いて配線を行
い、補修対象配線群の信号配線のセル端子は配線層の上
層まで引き出した後に配線を行う。
号配線を多層の配線層を用いて行い、信号配線種別毎に
各配線層を割付けて多層配線を行う場合には、各信号配
線種別の配線層毎に、信号配線を非補修対象配線群と補
修対象配線群とに分類する。そして、非補修対象配線群
の信号配線のセル端子は配線層の下層に置いて配線を行
い、補修対象配線群の信号配線のセル端子は配線層の上
層まで引き出した後に配線を行う。
これにより、LSI補修の対象配線となる配線群の信号
配線のセル端子は、配線層の上層まで引き出された後、
また、LSI補修の対象配線とならない配線群の信号配線
のセル端子は、そのままの下層においた状態で、各々の
配線層の配線が行なわれる。この各々の配線層の配線の
結果、LSI補修の対象配線となる信号配線は、上層の配
線層で配線されるため、例えばレーザ照射による信号配
線の切断，またはレーザCVDによる信号配線の接続が、
上層の配線層で行えるので、補修の信頼性が高くなる。
配線のセル端子は、配線層の上層まで引き出された後、
また、LSI補修の対象配線とならない配線群の信号配線
のセル端子は、そのままの下層においた状態で、各々の
配線層の配線が行なわれる。この各々の配線層の配線の
結果、LSI補修の対象配線となる信号配線は、上層の配
線層で配線されるため、例えばレーザ照射による信号配
線の切断，またはレーザCVDによる信号配線の接続が、
上層の配線層で行えるので、補修の信頼性が高くなる。
以下、本発明の一実施例を図面を用いて具体的に説明
する。
する。
第１図は、本発明の一実施例にかかる多層配線方法の
一態様で実施した半導体集積回路チップの多層配線の状
態を説明する部分断面図である。第１図において、1,2,
3,4は半導体集積回路の回路要素の論理ゲート、5,6,7,8
は各論理ゲートの信号配線の接続端となるセル端子であ
る。11,12,13,14,15は半導体集積回路の基板の論理ゲー
ト形成層の上部を覆う形で形成される多層配線のための
多層の配線層であり、５層の配線層を示している。ま
た、21,22は、最下位層の論理ゲートのセル端子5,6を配
線層の最上位層まで引き出した（引き上げた）セル端子
である。
一態様で実施した半導体集積回路チップの多層配線の状
態を説明する部分断面図である。第１図において、1,2,
3,4は半導体集積回路の回路要素の論理ゲート、5,6,7,8
は各論理ゲートの信号配線の接続端となるセル端子であ
る。11,12,13,14,15は半導体集積回路の基板の論理ゲー
ト形成層の上部を覆う形で形成される多層配線のための
多層の配線層であり、５層の配線層を示している。ま
た、21,22は、最下位層の論理ゲートのセル端子5,6を配
線層の最上位層まで引き出した（引き上げた）セル端子
である。
第１図を参照して、多層配線を行う半導体集積回路チ
ップの配線層が５層である場合を例にして説明する。多
層配線を行う場合、まず、配線を行う信号配線を補修対
象配線と非補修対象配線に分類して分割する。次に、補
修対象配線に接続されるセル端子に対して、論理ゲート
の形成領域の最下位層から最上位層までセル端子を引き
出す引上げ配線を行う。非補修対象配線のセル端子は最
下位層のままとしておく。この状態としてから、チャネ
ル割り当て法や、迷路法での自動配線処理を行う。これ
により、非補修対象配線のセル端子の間の配線は、下層
の配線層において配線され、また、補修対象配線は必ず
１部分が最上層に引き出されて上層で配線されているこ
とになる。このため、非補修対象配線は下位の層を主に
配線することになって、配線チャネルを有効利用するこ
とができ、未配線部分が無くなる。また、補修対象配線
は必ず１部分が最上層に引き出された配線となっている
ため、補修の容易な配線構成とすることができる。
ップの配線層が５層である場合を例にして説明する。多
層配線を行う場合、まず、配線を行う信号配線を補修対
象配線と非補修対象配線に分類して分割する。次に、補
修対象配線に接続されるセル端子に対して、論理ゲート
の形成領域の最下位層から最上位層までセル端子を引き
出す引上げ配線を行う。非補修対象配線のセル端子は最
下位層のままとしておく。この状態としてから、チャネ
ル割り当て法や、迷路法での自動配線処理を行う。これ
により、非補修対象配線のセル端子の間の配線は、下層
の配線層において配線され、また、補修対象配線は必ず
１部分が最上層に引き出されて上層で配線されているこ
とになる。このため、非補修対象配線は下位の層を主に
配線することになって、配線チャネルを有効利用するこ
とができ、未配線部分が無くなる。また、補修対象配線
は必ず１部分が最上層に引き出された配線となっている
ため、補修の容易な配線構成とすることができる。
具体的には、論理ゲート１のセル端子５と論理ゲート
２のセル端子６との間を接続する信号配線が、補修可能
性の高い補修対象配線であり、また、論理ゲート３のセ
ル端子７と論理ゲート４のセル端子８との間を接続する
信号配線は、クロック系の信号配線などの原則として補
修しない非補修対象配線であるとする。このとき、多層
配線を行う場合、まず、信号配線を補修対象配線と非補
修対象配線に分類して分割する。次に、補修対象配線と
なる配線に接続される論理ゲート１のセル端子５と論理
ゲート２のセル端子６に対して、まず、セル端子５を最
上位層に引き上げる配線25を行い、第５層に対応のセル
端子21を設け、次にセル端子６を最位上層に引き上げる
配線26を行い、第５層に対応のセル端子22を設ける。
２のセル端子６との間を接続する信号配線が、補修可能
性の高い補修対象配線であり、また、論理ゲート３のセ
ル端子７と論理ゲート４のセル端子８との間を接続する
信号配線は、クロック系の信号配線などの原則として補
修しない非補修対象配線であるとする。このとき、多層
配線を行う場合、まず、信号配線を補修対象配線と非補
修対象配線に分類して分割する。次に、補修対象配線と
なる配線に接続される論理ゲート１のセル端子５と論理
ゲート２のセル端子６に対して、まず、セル端子５を最
上位層に引き上げる配線25を行い、第５層に対応のセル
端子21を設け、次にセル端子６を最位上層に引き上げる
配線26を行い、第５層に対応のセル端子22を設ける。
セル端子７とセル端子８とはそのまま下層の第１層に
置き、セル端子7,8の間の配線を配線アルゴリズムの自
動配線により配線処理を行う。これにより、セル端子7,
8の間の信号配線23は、第１層〜第３層のみを使用する
配線として配線され、第４層，第５層は使用されずに配
線される。このため、第４層，第５層の配線チャネルは
無駄使いされなくて済む。
置き、セル端子7,8の間の配線を配線アルゴリズムの自
動配線により配線処理を行う。これにより、セル端子7,
8の間の信号配線23は、第１層〜第３層のみを使用する
配線として配線され、第４層，第５層は使用されずに配
線される。このため、第４層，第５層の配線チャネルは
無駄使いされなくて済む。
次に、論理ゲート１のセル端子５と論理ゲート２のセ
ル端子６との間を接続する信号配線を行う。これは、セ
ル端子５から最上位層に引き上げられたセル端子21と、
セル端子６から最上位層に引き上げられたセル端子22と
の間の配線を行うことになり、配線処理が行われる。セ
ル端子21,22の間の配線を配線アルゴリズムの自動配線
処理で行うと、第４層および第５層の配線層を用いた配
線24となる。これにより、配線24は、最上位層の第５層
に一部の配線部分を有する信号配線となっており、この
配線部分を用いて、半導体集積回路チップのLSI補修が
容易に行える。
ル端子６との間を接続する信号配線を行う。これは、セ
ル端子５から最上位層に引き上げられたセル端子21と、
セル端子６から最上位層に引き上げられたセル端子22と
の間の配線を行うことになり、配線処理が行われる。セ
ル端子21,22の間の配線を配線アルゴリズムの自動配線
処理で行うと、第４層および第５層の配線層を用いた配
線24となる。これにより、配線24は、最上位層の第５層
に一部の配線部分を有する信号配線となっており、この
配線部分を用いて、半導体集積回路チップのLSI補修が
容易に行える。
第２図は、最下位層から最上位層にセル端子を引き上
げる引上げ配線経路の一例を説明する図である。５層配
線の場合には、第２図に示すように、セル端子31からス
ルーホール32で第２層に上がり、第２層の配線33を渡っ
て、スルーホール34で第３層に上がり、第３層の配線35
を渡る。次にスルーホール36により更に第４層に上が
り、第４層の配線37を渡り、次にスルーホール38による
第５層に上がり、第５層の配線39に接続される。このよ
うに、各々の配線層を一層ずつ順次に引き上げる配線経
路で、最下位層から最上位層に引き上げられる。
げる引上げ配線経路の一例を説明する図である。５層配
線の場合には、第２図に示すように、セル端子31からス
ルーホール32で第２層に上がり、第２層の配線33を渡っ
て、スルーホール34で第３層に上がり、第３層の配線35
を渡る。次にスルーホール36により更に第４層に上が
り、第４層の配線37を渡り、次にスルーホール38による
第５層に上がり、第５層の配線39に接続される。このよ
うに、各々の配線層を一層ずつ順次に引き上げる配線経
路で、最下位層から最上位層に引き上げられる。
この最下位層から最上位層に引き上げる配線経路は、
配線パターンをライブラリ化しておき、最下位層にある
セル端子を、最上位層に引き上げる引上げ配線として用
いる。このようにすれば、配線処理が容易に行える。
配線パターンをライブラリ化しておき、最下位層にある
セル端子を、最上位層に引き上げる引上げ配線として用
いる。このようにすれば、配線処理が容易に行える。
第３図は、回路要素のセル端子から固定の配線パター
ンを用いて最上位層に引上げ配線を行う配線例を示す図
である。ここでの多層配線方法によれば、補修対象配線
に接続されるセル端子は、配線処理の前に必ず最上位層
に引き上げる配線を行うので、この引上げ配線パターン
をライブラリ化しておき、引上げ配線を行う時はライブ
ラリの情報を展開して配線処理を行うようにする。第３
図に示すように、最下位層の回路要素の論理ゲート40の
セル端子41,42,43から引き出される引上げ配線は、同じ
配線パターンにより展開されて配線され、最上位層に引
き上げられる。この場合、各々の引上げ配線は平行とな
り、特に配線経路が交差することもなく、容易に能率よ
く配線が行える。各セル端子41,42,43は、第３図に示す
ように、一度最上位層に引き上げてから上層の配線層の
第４層および第５層を使用して必要な接続を行う。ま
た、未使用のセル端子は、最上位層に引き上げる配線パ
ターンの展開は行なわないので、配線チャネルの無駄に
はならない。
ンを用いて最上位層に引上げ配線を行う配線例を示す図
である。ここでの多層配線方法によれば、補修対象配線
に接続されるセル端子は、配線処理の前に必ず最上位層
に引き上げる配線を行うので、この引上げ配線パターン
をライブラリ化しておき、引上げ配線を行う時はライブ
ラリの情報を展開して配線処理を行うようにする。第３
図に示すように、最下位層の回路要素の論理ゲート40の
セル端子41,42,43から引き出される引上げ配線は、同じ
配線パターンにより展開されて配線され、最上位層に引
き上げられる。この場合、各々の引上げ配線は平行とな
り、特に配線経路が交差することもなく、容易に能率よ
く配線が行える。各セル端子41,42,43は、第３図に示す
ように、一度最上位層に引き上げてから上層の配線層の
第４層および第５層を使用して必要な接続を行う。ま
た、未使用のセル端子は、最上位層に引き上げる配線パ
ターンの展開は行なわないので、配線チャネルの無駄に
はならない。
多層配線処理において、セル端子の引上げ配線の処理
を予め行い、上層にセル端子があるようにしてから、各
セル端子の間の接続を行うので、各セル端子の間の配線
を例えば、第５層および第４層に限定することが容易で
ある。この結果、補修対象配線の配線は、大部分が上層
部分で行なわれる。また、非補修対象配線のセル端子に
対しては、引上げる配線処理は行なわないので、非補修
対象配線の配線は、下層部分で行なわれることになる。
このような配線処理は、また、従来から多く用いられて
いる２層または３層の配線アルゴリズムをそのまま適用
できるので、４層および５層といった多数層を扱う複雑
なアルゴリズムが不要となり、処理が単純化できる。ま
た、処理の高速化も可能である。
を予め行い、上層にセル端子があるようにしてから、各
セル端子の間の接続を行うので、各セル端子の間の配線
を例えば、第５層および第４層に限定することが容易で
ある。この結果、補修対象配線の配線は、大部分が上層
部分で行なわれる。また、非補修対象配線のセル端子に
対しては、引上げる配線処理は行なわないので、非補修
対象配線の配線は、下層部分で行なわれることになる。
このような配線処理は、また、従来から多く用いられて
いる２層または３層の配線アルゴリズムをそのまま適用
できるので、４層および５層といった多数層を扱う複雑
なアルゴリズムが不要となり、処理が単純化できる。ま
た、処理の高速化も可能である。
上述の実施例では、補修対象配線の配線は、セル端子
を最上位層の第５層まで引き上げてから配線処理を行っ
ているが、例えば、セル端子を第３層まで引き上げてお
き、このセル端子間の結線はセル端子層より上の層の第
３層，第４層，および第５層を使用すると限定して配線
処理を行い、非補修対象配線のセル端子の間の結線は、
第１層，第２層，および第３層を使用すると限定して配
線処理を行うようにしてもよい。この場合には、セル端
子の引上げ配線を第５層まで行なわないので、第４層お
よび第５層の障害物が少なくなり、配線処理が効率よく
行える利点がある。
を最上位層の第５層まで引き上げてから配線処理を行っ
ているが、例えば、セル端子を第３層まで引き上げてお
き、このセル端子間の結線はセル端子層より上の層の第
３層，第４層，および第５層を使用すると限定して配線
処理を行い、非補修対象配線のセル端子の間の結線は、
第１層，第２層，および第３層を使用すると限定して配
線処理を行うようにしてもよい。この場合には、セル端
子の引上げ配線を第５層まで行なわないので、第４層お
よび第５層の障害物が少なくなり、配線処理が効率よく
行える利点がある。
このような多層配線方法により、補修対象配線が最上
位層の１部を経由して配線が行なわれている多層配線層
を有する半導体集積回路チップに対して、論理変更を行
う場合などの補修技術について説明する。
位層の１部を経由して配線が行なわれている多層配線層
を有する半導体集積回路チップに対して、論理変更を行
う場合などの補修技術について説明する。
LSI補修技術は、半導体集積回路チップ製造後に、集
束イオンビーム，レーザCVD等を使用して、チップ上空
より半導体集積回路チップ内の配線の１部を切断した接
続したりして、不良箇所のデバッグや補正を行う技術で
ある。
束イオンビーム，レーザCVD等を使用して、チップ上空
より半導体集積回路チップ内の配線の１部を切断した接
続したりして、不良箇所のデバッグや補正を行う技術で
ある。
第４図および第５図は、レーザCVD等を用いたLSI補修
技術を説明する図である。
技術を説明する図である。
LSI補修は、第４図に示すように、製造された半導体
集積回路チップ50に対して、上空よりレーザビーム（集
束イオンビーム）51を照射して行うため、補修するポイ
ントは、半導体集積回路チップ50のチップ最上位層部に
あった方が傷害物も少なく、加工精度的にも正確であ
り、歩留りは向上する。
集積回路チップ50に対して、上空よりレーザビーム（集
束イオンビーム）51を照射して行うため、補修するポイ
ントは、半導体集積回路チップ50のチップ最上位層部に
あった方が傷害物も少なく、加工精度的にも正確であ
り、歩留りは向上する。
例えば、第５図に示すように、最上位層の配線層63か
ら１層下の配線層62における補修ポイント61を切断する
場合、最上位層の配線層63が傷害物となる。このため、
補修ポイント61の直上の傷害物となっている最上位層の
配線層63の部分64も同時にレーザ照射により切断する。
切断の後、不所望に接断した部分64に対しては再接続す
る必要があるため、接続するLSI補修を行う。これは、L
SI補修として、例えば、別途に設ける補修信号配線経路
65により電気的接続経路を確保する補修を行う。この別
途に設ける補修信号配線経路65はレーザCVD,集束イオン
ビームCVDなどを用いて形成する。
ら１層下の配線層62における補修ポイント61を切断する
場合、最上位層の配線層63が傷害物となる。このため、
補修ポイント61の直上の傷害物となっている最上位層の
配線層63の部分64も同時にレーザ照射により切断する。
切断の後、不所望に接断した部分64に対しては再接続す
る必要があるため、接続するLSI補修を行う。これは、L
SI補修として、例えば、別途に設ける補修信号配線経路
65により電気的接続経路を確保する補修を行う。この別
途に設ける補修信号配線経路65はレーザCVD,集束イオン
ビームCVDなどを用いて形成する。
ところで、一般的には最上位層に信号配線部分の障害
物がなくても、補修のためのレーザ照射によってあけら
れる補修ポイントの穴66の径は、補修ポイントの深くな
るほど、最上位層の配線層63を加工するときの径よりも
大きくなる。このため、周囲の信号配線への影響を少な
くするため補修ポイントが大きく限定される。
物がなくても、補修のためのレーザ照射によってあけら
れる補修ポイントの穴66の径は、補修ポイントの深くな
るほど、最上位層の配線層63を加工するときの径よりも
大きくなる。このため、周囲の信号配線への影響を少な
くするため補修ポイントが大きく限定される。
したがって、一般的にはLSI補修は、最上位層の配線
ポイントで実施されることが望ましく、多層配線は、自
動配線で配線パターンの一部分を上層に引き上げる処理
が行なわる。
ポイントで実施されることが望ましく、多層配線は、自
動配線で配線パターンの一部分を上層に引き上げる処理
が行なわる。
配線パターンを上層に引き上げる配線は、順次に上の
層に引き上げる配線が用いられるので、一律に全ての配
線パターンを最上位層に引き上げる配線を行うと、全て
の配線パターンが全層を使用して迂回配線を行っている
ことになる。このため、配線チャネルの無駄使いとな
り、また、配線チャネルが不足して未配線が発生した
り、最上位層へ引き出せない配線が生じてくる。
層に引き上げる配線が用いられるので、一律に全ての配
線パターンを最上位層に引き上げる配線を行うと、全て
の配線パターンが全層を使用して迂回配線を行っている
ことになる。このため、配線チャネルの無駄使いとな
り、また、配線チャネルが不足して未配線が発生した
り、最上位層へ引き出せない配線が生じてくる。
ところで、LSI補修を行う場合にも、例えば、クロッ
ク系とかスキャン系の配線パターンは、ディレイ値の調
整の他、電気的制約条件が厳しいため、補修によってこ
れら制約条件が守られなくなる恐れがある。したがっ
て、論理変更を行う場合にも、クロック系とかスキャン
系の配線パターンの補修は行なわず、初期の配線設計処
理の段階からやり直す。
ク系とかスキャン系の配線パターンは、ディレイ値の調
整の他、電気的制約条件が厳しいため、補修によってこ
れら制約条件が守られなくなる恐れがある。したがっ
て、論理変更を行う場合にも、クロック系とかスキャン
系の配線パターンの補修は行なわず、初期の配線設計処
理の段階からやり直す。
このため、ここでの多層配線方法では、クロック系と
かスキャン系の配線パターンのような信号配線パターン
の集合を非補修対象配線として扱い、他の信号配線を補
修対象配線として扱う。
かスキャン系の配線パターンのような信号配線パターン
の集合を非補修対象配線として扱い、他の信号配線を補
修対象配線として扱う。
また、配線処理を行う場合、使用する配線層の限定，
セル端子の層などは補修対象配線と非補修対象配線の仮
想配線長比率と各層のチャネルを考慮して、最も有効的
にチャネルを使用できる層を決定する。
セル端子の層などは補修対象配線と非補修対象配線の仮
想配線長比率と各層のチャネルを考慮して、最も有効的
にチャネルを使用できる層を決定する。
このように、本実施例によれば、補修対象となる配線
パターンの一部分のみを上層に引き上げ、補修対象とな
らない配線は無理に引き上げないことにより、配線を引
き上げによる無駄を極力少なくして、配線チャネルを有
効利用することができ、未配線を無くすことができ、全
ての補修対象配線の一部分を最上位層に引上げることが
でき、補修を容易に可能とすることができる。これによ
り、配線チャネルを有効利用した自動配線を行える。こ
の配線によって作らけたLSIの補修は、補修ポイントが
上層部にあるため、補修が必ず行え、加工も容易とな
り、信頼性の向上歩留りの向上の効果がある。
パターンの一部分のみを上層に引き上げ、補修対象とな
らない配線は無理に引き上げないことにより、配線を引
き上げによる無駄を極力少なくして、配線チャネルを有
効利用することができ、未配線を無くすことができ、全
ての補修対象配線の一部分を最上位層に引上げることが
でき、補修を容易に可能とすることができる。これによ
り、配線チャネルを有効利用した自動配線を行える。こ
の配線によって作らけたLSIの補修は、補修ポイントが
上層部にあるため、補修が必ず行え、加工も容易とな
り、信頼性の向上歩留りの向上の効果がある。
また、多層の配線層を有する半導体集積回路の配線に
おいて、配線種別に配線に使用する層を限定すること
で、配線チャネルの有効利用が行なえるため、未配線が
無くなる効果と、補修対象配線が全て上層に引き出され
ていることで補修が可能となる効果がある。
おいて、配線種別に配線に使用する層を限定すること
で、配線チャネルの有効利用が行なえるため、未配線が
無くなる効果と、補修対象配線が全て上層に引き出され
ていることで補修が可能となる効果がある。
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
以上、説明したように、本発明の多層配線方法によれ
ば、従来の２層,3層と言った少ない配線層の配線アルゴ
リズムを利用して４層以上の超多層配線層を有する半導
体の自動配線が容易に行える。また、補修対象となる配
線パターンの一部分が必ず最上位層に引き上げられてい
るため、LSI補修が容易に行え、補修加工時の信頼性、
歩留り向上が行えるという効果がある。配線処理を行う
場合に、更に上位層への引き上げ配線を補修対象のみと
限定することで、上位層引き上げによる配線迂回のチャ
ネル無駄使いを最少限にでき、未配線発生を防ぐ効果も
ある。
ば、従来の２層,3層と言った少ない配線層の配線アルゴ
リズムを利用して４層以上の超多層配線層を有する半導
体の自動配線が容易に行える。また、補修対象となる配
線パターンの一部分が必ず最上位層に引き上げられてい
るため、LSI補修が容易に行え、補修加工時の信頼性、
歩留り向上が行えるという効果がある。配線処理を行う
場合に、更に上位層への引き上げ配線を補修対象のみと
限定することで、上位層引き上げによる配線迂回のチャ
ネル無駄使いを最少限にでき、未配線発生を防ぐ効果も
ある。
第１図は、本発明の一実施例にかかる多層配線方法を一
態様で実施した半導体集積回路チップの多層配線の状態
を説明する部分断面図、 第２図は、最下位層から最上位層にセル端子を引き上げ
る引上げ配線経路の一例を説明する図、 第３図は、回路要素のセル端子から固定の配線パターン
を用いて最上位層に引上げ配線を行う配線例を示す図、 第４図および第５図は、レーザCVD等を用いたLSI補修技
術を説明する図である。 図中、1,2,3,4……半導体集積回路の回路要素の論理ゲ
ート、5,6,7,8……セル端子、11,12,13,14,15……配線
層、21,22……最上位層まで引き上げたセル端子、23,2
4,25,26……信号配線、31……セル端子、32,34,36,38…
…スルーホール、33,35,37,39……各層の配線、40……
最下位層の回路要素（論理ゲート）、41,42,43……セル
端子、50……半導体集積回路チップ、51……レーザビー
ム、61……補修ポイント、62,63……配線層、65……補
修信号配線経路。
態様で実施した半導体集積回路チップの多層配線の状態
を説明する部分断面図、 第２図は、最下位層から最上位層にセル端子を引き上げ
る引上げ配線経路の一例を説明する図、 第３図は、回路要素のセル端子から固定の配線パターン
を用いて最上位層に引上げ配線を行う配線例を示す図、 第４図および第５図は、レーザCVD等を用いたLSI補修技
術を説明する図である。 図中、1,2,3,4……半導体集積回路の回路要素の論理ゲ
ート、5,6,7,8……セル端子、11,12,13,14,15……配線
層、21,22……最上位層まで引き上げたセル端子、23,2
4,25,26……信号配線、31……セル端子、32,34,36,38…
…スルーホール、33,35,37,39……各層の配線、40……
最下位層の回路要素（論理ゲート）、41,42,43……セル
端子、50……半導体集積回路チップ、51……レーザビー
ム、61……補修ポイント、62,63……配線層、65……補
修信号配線経路。
Claims (4)
- 【請求項１】多層の配線層を有する半導体集積回路の回
路素子の間の信号配線を多層の配線層を用いて行う多層
配線方法において、信号配線を非補修対象配線群と補修
対象配線群とに分類し、非補修対象配線群の信号配線を
多層配線層の下層に割付けて配線し、補修対象配線群の
信号配線を多層配線層の上層に割付けて配線することを
特徴とする多層配線方法。 - 【請求項２】補修対象配線群の信号線は、信号遅延時間
許容範囲の大きな論理信号配線であり、非補修対象配線
群の信号線はクロック系およびスキャン系の信号を含む
信号遅延時間許容範囲の小さな論理信号配線であること
を特徴とする請求項１に記載の多層配線方法。 - 【請求項３】非補修対象配線群のセル端子は配線層の下
層に置いて配線を行い、補修対象配線群の信号配線のセ
ル端子は配線層の上層まで引き出した後に配線を行うこ
とを特徴とする請求項１に記載の多層配線方法。 - 【請求項４】補修対象配線群の信号配線のセル端子を配
線層の上層まで引き出す引上げ配線に対し、上層まで引
き上げる線路をライブラリ化しておき、セル端子の引上
げ配線はライブラリを展開した配線パターンにより形成
することを特徴とする請求項３に記載の多層配線方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228770A JP2731288B2 (ja) | 1990-08-28 | 1990-08-28 | 多層配線方法 |
| KR1019910010743A KR950007423B1 (ko) | 1990-08-28 | 1991-06-27 | 다층배선방법 |
| US07/749,269 US5196362A (en) | 1990-08-28 | 1991-08-23 | Multilayer wiring method of on-chip modification for an lsi |
| DE4128568A DE4128568C2 (de) | 1990-08-28 | 1991-08-28 | Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228770A JP2731288B2 (ja) | 1990-08-28 | 1990-08-28 | 多層配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107951A JPH04107951A (ja) | 1992-04-09 |
| JP2731288B2 true JP2731288B2 (ja) | 1998-03-25 |
Family
ID=16881571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2228770A Expired - Lifetime JP2731288B2 (ja) | 1990-08-28 | 1990-08-28 | 多層配線方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5196362A (ja) |
| JP (1) | JP2731288B2 (ja) |
| KR (1) | KR950007423B1 (ja) |
| DE (1) | DE4128568C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715174A (zh) * | 2012-10-08 | 2014-04-09 | 旺宏电子股份有限公司 | 集成电路连接器存取区域及其制造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121547A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体集積回路の配線処理方法 |
| US6159753A (en) * | 1996-12-20 | 2000-12-12 | Intel Corporation | Method and apparatus for editing an integrated circuit |
| US5731223A (en) * | 1996-09-24 | 1998-03-24 | Lsi Logic Corporation | Array of solder pads on an integrated circuit |
| US5691245A (en) * | 1996-10-28 | 1997-11-25 | He Holdings, Inc. | Methods of forming two-sided HDMI interconnect structures |
| US5904486A (en) * | 1997-09-30 | 1999-05-18 | Intel Corporation | Method for performing a circuit edit through the back side of an integrated circuit die |
| JP3382889B2 (ja) * | 1999-06-11 | 2003-03-04 | 山形日本電気株式会社 | 信号観測用電極配置方法及び装置 |
| US6292024B1 (en) | 1999-12-14 | 2001-09-18 | Philips Electronics North America Corporation | Integrated circuit with a serpentine conductor track for circuit selection |
| US6477690B1 (en) * | 2000-02-18 | 2002-11-05 | Hewlett-Packard Company | In-place repeater insertion methodology for over-the-block routed integrated circuits |
| EP1265164A3 (en) * | 2001-06-04 | 2009-07-29 | Broadcom Corporation | Method and apparatus for circuit design |
| FR2839386B1 (fr) * | 2002-05-02 | 2004-08-06 | St Microelectronics Sa | Memoire non volatile a lecture seule modifiable par redefinition d'un niveau de metal ou de vias |
| US6854179B2 (en) * | 2002-07-25 | 2005-02-15 | Agilent Technologies, Inc. | Modification of circuit features that are interior to a packaged integrated circuit |
| DE10250887B3 (de) * | 2002-10-31 | 2004-07-15 | Advanced Micro Devices, Inc., Sunnyvale | Schaltende Metallleitungskonfigurationen in Metallschichtstrukturen |
| JP2006049782A (ja) * | 2004-08-09 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置のレイアウト方法 |
| JP5966300B2 (ja) * | 2011-09-29 | 2016-08-10 | 富士通株式会社 | 配線支援方法及び装置 |
| US10586012B2 (en) | 2018-04-25 | 2020-03-10 | International Business Machines Corporation | Semiconductor process modeling to enable skip via in place and route flow |
| CN109946589B (zh) * | 2019-04-08 | 2022-12-27 | 京东方科技集团股份有限公司 | 一种检测显示面板电学不良的方法及装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4259367A (en) * | 1979-07-30 | 1981-03-31 | International Business Machines Corporation | Fine line repair technique |
| JPS5696849A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Large scale integrated circuit |
| JPS59168652A (ja) * | 1983-03-16 | 1984-09-22 | Hitachi Ltd | 素子修正方法及びその装置 |
| JPS60180139A (ja) * | 1984-02-27 | 1985-09-13 | Oki Electric Ind Co Ltd | 半導体装置の設計方法 |
| JPH0763064B2 (ja) * | 1986-03-31 | 1995-07-05 | 株式会社日立製作所 | Ｉｃ素子における配線接続方法 |
| JPS62298134A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置 |
| US4900695A (en) * | 1986-12-17 | 1990-02-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| JPS63278250A (ja) * | 1987-05-11 | 1988-11-15 | Toshiba Corp | 半導体装置 |
| DE3852692T2 (de) * | 1987-10-22 | 1995-08-03 | Matsushita Electronics Corp | Integriertes Schaltkreis-Bauelement vom Typ "Master Slice" und dessen Verwendung. |
| JP2728445B2 (ja) * | 1988-08-12 | 1998-03-18 | 株式会社日立製作所 | 半導体装置の製造方法およびそれに用いる配線パターン修正装置 |
| JPH02111067A (ja) * | 1988-10-20 | 1990-04-24 | Fujitsu Ltd | マスタスライス |
| JP2567952B2 (ja) * | 1989-09-05 | 1996-12-25 | 株式会社日立製作所 | Ｌｓｉ補修配線方法 |
-
1990
- 1990-08-28 JP JP2228770A patent/JP2731288B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-27 KR KR1019910010743A patent/KR950007423B1/ko not_active IP Right Cessation
- 1991-08-23 US US07/749,269 patent/US5196362A/en not_active Expired - Lifetime
- 1991-08-28 DE DE4128568A patent/DE4128568C2/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715174A (zh) * | 2012-10-08 | 2014-04-09 | 旺宏电子股份有限公司 | 集成电路连接器存取区域及其制造方法 |
| CN103715174B (zh) * | 2012-10-08 | 2016-05-11 | 旺宏电子股份有限公司 | 集成电路连接器存取区域及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5196362A (en) | 1993-03-23 |
| JPH04107951A (ja) | 1992-04-09 |
| DE4128568A1 (de) | 1992-03-05 |
| DE4128568C2 (de) | 2001-03-29 |
| KR950007423B1 (ko) | 1995-07-10 |
| KR920005316A (ko) | 1992-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731288B2 (ja) | 多層配線方法 | |
| US4716452A (en) | Semiconductor integrated circuit device constructed by polycell technique | |
| US6430735B2 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| JP2000332104A (ja) | 半導体装置およびその製造方法 | |
| US5972723A (en) | Enhanced thin film wiring net repair process | |
| JPH06124321A (ja) | 自動配線処理方法 | |
| JPH10261720A (ja) | 半導体装置およびその製造方法 | |
| JPH05181936A (ja) | 配線方法 | |
| US6310396B1 (en) | Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus | |
| JP2000082093A (ja) | 半導体装置のレイアウト設計方法、およびレイアウト設計プログラムを記録した記録媒体、並びに半導体装置 | |
| JP2995979B2 (ja) | Ｌｓｉの製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09116018A (ja) | 自動配置配線方法 | |
| JPH0567678A (ja) | 半導体集積回路配線方法 | |
| JPH01120843A (ja) | ウエーハスケール集積回路 | |
| JPH10308452A (ja) | 半導体集積回路装置、レイアウト設計装置、レイアウト設計方法およびその記録媒体 | |
| JPH06140513A (ja) | 半導体集積回路装置 | |
| JPH0547929A (ja) | 自動配置配線方法 | |
| JPH0671048B2 (ja) | 半導体集積回路の補修用配線構造およびその配線方法 | |
| JPH11214518A (ja) | 配置配線装置 | |
| US20030122264A1 (en) | Bond out chip and method for making same | |
| JPH03209830A (ja) | 半導体記憶回路装置 | |
| JP2001308272A (ja) | 半導体集積回路装置 | |
| JPH0669337A (ja) | 集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |