DE10250887B3 - Schaltende Metallleitungskonfigurationen in Metallschichtstrukturen - Google Patents

Schaltende Metallleitungskonfigurationen in Metallschichtstrukturen Download PDF

Info

Publication number
DE10250887B3
DE10250887B3 DE10250887A DE10250887A DE10250887B3 DE 10250887 B3 DE10250887 B3 DE 10250887B3 DE 10250887 A DE10250887 A DE 10250887A DE 10250887 A DE10250887 A DE 10250887A DE 10250887 B3 DE10250887 B3 DE 10250887B3
Authority
DE
Germany
Prior art keywords
metal layer
metal
signal
layers
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10250887A
Other languages
English (en)
Inventor
Siegfried Kay Hesse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10250887A priority Critical patent/DE10250887B3/de
Priority to US10/327,157 priority patent/US6798067B2/en
Application granted granted Critical
Publication of DE10250887B3 publication Critical patent/DE10250887B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer Metallschichtstruktur und eines entsprechenden integrierten Schaltungs-Chips angegeben, wobei der integrierte Schaltungs-Chip Metallschichten und Durchgangslöcher umfasst. Die Durchgangslöcher verbinden eine Metallleitung von einer Metallschicht elektrisch mit einer Metallleitung von einer anderen Metallschicht. Die Metalleitungen und Durchgangslöcher bilden einen Signalpfad, der einen ersten Anschluss elektrisch mit einem zweiten Anschluss verbindet. Die Metallleitungen in jeder Metallschicht sind in einer ersten vordefinierten Konfiguration verbunden. Für jede Metallschicht ist eine zweite vordefinierte Konfiguration vorgesehen, welche die Metallleitungen in der Metallschicht anordnet, um zusammen mit den Durchgangslöchern und den Metallleitungen in den anderen Metallschichten einen modifizierten Signalpfad zu bilden, der den ersten Anschluss elektrisch mit dem zweiten Anschluss verbindet. Die Technik ist insbesondere zum Speichern von Revisionsidentifikationsdaten nützlich.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Erfindungsfeld
  • Die vorliegende Erfindung betrifft allgemein Metallschichtstrukturen mit Durchgangslöchern und Anordnungen von Metallleitungen zum Verbinden von Metallschichten und insbesondere eine Technik zum Identifizieren einer Revision der Metallschichtstruktur.
  • Komplexe Halbleiterelemente und Hochgeschwindigkeitsschaltungen in moderner Elektronik verändern die Rolle der Verbindungssubstrate. Das Substrat ist nicht mehr nur ein Ersatz für Drähte. Das Verbindungssubstrat bietet neben der elektrischen Funktion einen Schaltsignalabgleich, eine Anschlussverwaltung und eine mechanische Unterstützung. Diese Eigenschaften sind erforderlich, um die Fortschritte in der Halbleitertechnik zu unterstützen. Die Chipkomplexität nimmt mit reduzierten Chipgrößen und reduzierten Kontaktabständen zu und stellt stets neue Herausforderungen für Montagetechniker und Leiterplattenhersteller. Die Montagetechniker sind mit Handhabungs-, Koplanaritäts- und Ausrichtungsproblemen konfrontiert. Die Leiterplattenhersteller müssen Probleme mit den Dimensionen, Layoutmasken und elektrischen Tests lösen. Diese hohen Anforderungen machen Aufbauten mit mehreren Schichten oder Verbindungen mit hoher Dichte nötig, um den Verdrahtungsbedarf für eng nebeneinander angeordnete Bauelemente zu unterstützen.
  • Mehrschichtige Strukturen umfassen beispielsweise vier bis acht Schichten, wobei eine mehrschichtige Struktur in unterschiedlichen Herstellungsschritten aufgebaut wird. Eine Basis der mehrschichtigen Struktur ist ein Substrat. Indem z.B. ein lichtempfindliches Polymer aufgetragen wird und das Substrat dann durch eine Layoutmaske, die das gewünschte Schaltmuster aufweist, mit ultraviolettem Licht belichtet wird, wird eine harte dielektrische Beschichtung auf dem Substrat mit einem Schaltungsmuster in der Form von Vertiefungen geschaffen. Ein leitendes Material wird aufgetragen, um die durch die Belichtung geschaffenen Vertiefungen und Löcher zu füllen. Die Schaltung wird dann getrocknet und gehärtet. Eine zweite Schicht aus einem lichtempfindlichen Dielektrikum kann dann aufgetragen und mit ultraviolettem Licht durch eine Layoutmaske mit einem Muster für Durchgangslöcher belichtet werden. Nach der Entwicklung werden die Durchgangslöcher wie zuvor mit leitenden Materialien gefüllt und gehärtet. Dann wird eine dritte Schicht aus einem lichtempfindlichen Dielektrikum aufgetragen. Diese Schicht wird belichtet, entwickelt, gefüllt und gehärtet, um den Schaltungsaufbau für die zweite Leiterschicht vorzusehen. Dieser Prozess kann sequentiell wiederholt werden, um eine mehrschichtige Struktur zu erzeugen.
  • Mittels der vorstehend beschriebenen Herstellungsschritte kann zum Beispiel eine wie in 1 gezeigte mehrschichtige Struktur erzeugt werden. Diese mehrschichtige Struktur umfasst mehrere Schichten aus einem dieleketrischen Material 110. Auf den dielektrischen Schichten sind Metallschichten 100 vorgesehen, die vertikal über Durchgangslöcher 120, 130 verbunden sind. Die Durchgangslöcher 120 können für die vertikale Verbindung eines elektronischen Elements 140 angeordnet sein, das in der mehrschichtigen Struktur eingebettet ist, wobei das elektronische Element 140 zum Beispiel mit der obersten Metallschicht verbunden wird.
  • Die Durchgangslöcher der in 1 gezeigten Struktur sind in Übereinstimmung mit den Anforderungen der eingebetteten elektronischen Elemente positioniert und können weiterhin eine Verbindung zu bestimmten Punkten auf einer obersten Metallschicht bilden, um mit Kontakten verbunden zu werden, oder können auf einer bestimmten Metallschicht ein definiertes elektrisches Potential vorsehen.
  • Wenn das Layout einer Metallschichtstruktur geändert werden muss, um beispielsweise Korrekturen der Metallleitungsanordnung zu implementieren, kann eine Identifikation der Metallschichtstruktur verwendet werden, um die vorgesehenen Änderungen zu verfolgen und die Revisionsnummer der Metallschichtstruktur zu identifizieren. Allgemein kann die Revisionsnummer eines integrierten Schaltungs-Chips mit Hilfe von Software gelesen werden, wobei zum Beispiel eine Software-Leseprozedur die implementierte Revisionsnummer liest und weiterhin für die Revisionsnummer spezifische Aktionen initiiert. Die Implementierung einer derartigen Revisionsidentifikationstechnik erfordert einen großen zusätzlichen Aufwand, um die Schichten der Metallschichtstruktur anzupassen.
  • DE 41 28 568 C2 beschreibt ein Mehrschichtverdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis. Der Halbleiterschaltkreis-Chip weist zwei oder mehr Verdrahtungsebenen auf. Ferner weist der Halbleiterschalt kreis-Chip erste Chipanschlusspole in einer untersten Verdrahtungsebene und zweite Chipanschlusspole in der obersten Verdrahtungsebene auf, wobei mindestens zwei voneinander unabhängige Verdrahtungsstrukturen vorhanden sind. Mindestens eine Verdrahtungsstruktur am fertigen Chip ist durch Beeinflussung von außen modifizierbar. Signalleitungen eines Satzes von Signalverdrahtungsstrukturen sind als nichtmodifizierbare Verdrahtungsstrukturen in den unteren Verdrahtungsebenen angebracht, wobei Signalleitungen der modifizierbaren Verdrahtungsstrukturen von den tieferliegenden unteren Verdrahtungsebenen über Durchgangslöcher bis zur obersten Verdrahtungsebene geführt sind. Die Signalleitungen der modifizierbaren Verdrahtungsstrukturen können bedarfsweise an vorbestimmten Stellen durch Einwirken eines Laser-Verfahrens unterbrochen oder verbunden werden.
  • Die herkömmlichen Techniken zum Vorsehen einer Identifikation für eine Metallschichtstruktur können kostenintensiv und unvorteilhaft sein, weil unter Umständen für jede Anpassung der Revisionsnummer zusätzliche Modifikationen der Schichtstruktur in der Layoutmaske für mehrere Schichten implementiert werden müssen. Das heißt, auch wenn die elektrischen Verbindungen von nur einer Metallschicht für die Korrektur von Layoutfehlern oder aus einem anderen Grund zu ändern sind, erfordern die herkömmlichen Techniken häufig, dass modifizierte Layoutmasken für weitere Metallschichten erzeugt werden, nur um die Revisionsnummer zu aktualisieren.
  • Ein weiterer Nachteil der herkömmlichen Techniken kann eine Verschwendung von Chipfläche sein. Die Anwendung der herkömmlichen Techniken hat also eine unnötig komplizierte und kostenintensive Herstellung zur Folge.
  • Es werden ein integrierter Schaltungs-Chip und ein Herstellungsverfahren mit verbesserten Verbindungseigenschaften angegeben, die insbesondere für eine Reduktion der Herstellungskosten geeignet sind, wenn Identifikationsmerkmale vorgesehen werden.
  • Gemäß Anspruch 1 ist ein integrierter Schaltungs-Chip vorgesehen, der eine Metallschichtstruktur aufweist, die wenigstens drei im wesentlichen horizontale Metallschichten und eine Vielzahl von im wesentlichen vertikalen Durchgangslöchern umfasst. Jede der Metallschichten umfasst wenigstens eine Metallleitung. Jedes der Durchgangslöcher verbindet eine Metallleitung einer Metallschicht elektrisch mit einer Metallleitung einer anderen Metallschicht. Der integrierte Schaltungs-Chip umfasst weiterhin einen ersten Anschluss, der in einer ersten Metallschicht angeordnet ist, sowie einen zweiten und einen dritten Anschluss, die in einer zweiten Metallschicht angeordnet sind. Die Metallleitungen und Durchgangslöcher bilden einen Signalpfad, der den ersten Anschluss elektrisch mit dem zweiten Anschluss verbindet. Die Metallleitungen in jeder Metallschicht sind in einer ersten von wenigstens zwei vordefinierte Konfigurationen angeordnet. Die wenigstens zwei vordefinierten Konfigurationen umfassen für jede Metallschicht eine zweite vordefinierte Konfiguration, welche die Metallleitungen in der Metallschicht anordnet, um zusammen mit den Durchgangslöchern und den Metallleitungen in den anderen Metallschichten einen modifizierten Signalpfad zu bilden, der den ersten Anschluss elektrisch mit dem dritten Anschluss verbindet.
  • Nach Anspruch 21 ist ein integrierter Schaltungs-Chip vorgesehen, der ein Revisionsidentifikationsregister, das Revisionsidentifikationsdaten speichert, und einen Ausgangsanschluss umfasst, der mit dem Revisionsidentifikationsregister verbunden ist, um die Revisionsidentifikationsdaten auszugeben. Das Revisionsidentifikationsregister weist eine Metallschichtstruktur auf, die wenigstens drei im wesentlichen horizontale Metallschichten und eine Vielzahl von im wesentlichen vertikalen Durchgangslöchern umfasst. Jede der Metallschichten umfasst wenigstens eine Metallleitung. Jedes der Durchgangslöcher verbindet eine Metallleitung von einer Metallschicht elektrisch mit einer Metallleitung einer anderen Metallschicht. Der integrierte Schaltungs-Chip umfasst weiterhin einen ersten Anschluss, der in einer ersten Metallschicht angeordnet ist, sowie einen zweiten und einen dritten Anschluss, die in einer zweiten Metallschicht angeordnet sind. Die Metallleitungen und die Durchgangslöcher bilden einen Signalpfad, der den ersten Anschluss elektrisch mit dem zweiten Anschluss verbindet. Die Metallleitungen in jeder Metallschicht sind in einer ersten von wenigstens zwei vordefinierten Konfigurationen angeordnet. Die wenigstens zwei vordefinierten Konfigurationen umfassen für jede Metallschicht eine zweite vordefinierte Konfiguration, welche die Metallleitungen in der Metallschicht anordnet, um zusammen mit den Durchgangslöchern und den Metallleitungen in den anderen Metallschichten einen modifizierten Signalpfad zu bilden, der den ersten Anschluss elektrisch mit dem dritten Anschluss verbindet.
  • Nach Ansspruch 22 ist ein Verfahren zum Herstellen einer Metallschichtstruktur vorgesehen, die wenigstens drei im wesentlichen horizontale Metallschichten und eine Vielzahl von im wesentlichen vertikalen Durchgangslöchern umfasst. Jede der Metallschichten umfasst wenigstens eine Metallleitung. Jedes der Durchgangslöcher verbindet eine Metallleitung von einer Metallschicht elektrisch mit einer Metallleitung einer anderen Metallschicht. Die Struktur umfasst weiterhin einen ersten Anschluss, der in einer ersten Metallschicht angeordnet ist, sowie einen zweiten und einen dritten Anschluss, die in einer zweiten Metallschicht angeordnet sind. Die Metallleitungen und die Durchgangslöcher bilden einen Signalpfad, der den ersten Anschluss elektrisch mit dem zweiten Anschluss verbindet. Die Metallleitungen in jeder Metallschicht sind in einer ersten von wenigstens zwei vordefinierten Konfigurationen angeordnet. Die wenigstens zwei vordefinierten Konfigurationen umfassen für jede Metallschicht eine zweite vordefinierte Konfiguration, welche die Metallleitungen in der Metallschicht anordnet, um zusammen mit den Durchgangslöchern und den Metallleitungen in den anderen Metallschichten einen modifizierten Signalpfad zu bilden, der den ersten Anschluss elektrisch mit dem dritten Anschluss verbindet. Das Verfahren umfasst das Auswählen einer Metallschicht der Struktur, das Bestimmen der vordefinierten Konfiguration von Metallleitungen in der ausgewählten Metallschicht, das Auswählen einer anderen vordefinierten Konfiguration, das Vorbereiten einer Layoutmaske für die ausgewählte Metallschicht in Übereinstimmung mit der ausgewählten vordefinierten Konfiguration und das Strukturieren einer Struktur unter Verwendung der Layoutmaske.
  • Kurzbeschreibung der Zeichnungen
  • Die beigefügten Zeichnungen sind Bestandteil der vorliegenden Beschreibung und dienen dazu, die Prinzipien der Erfindung zu verdeutlichen. Die Zeichnungen beschränken die Erfindung nicht auf die dargestellten und beschriebenen Beispiele für den Aufbau und die Verwendung der Erfindung. Weitere Merkmale und Vorteile werden durch die folgende ausführliche Beschreibung mit Bezug auf die beigefügten Zeichnungen verdeutlicht.
  • 1 ist eine Querschnittansicht einer herkömmlichen Struktur mit mehreren Metallschichten.
  • 2 ist eine Ansicht von oben auf eine Struktur mit drei Metallschichten, die Durchgangslöcher und Metallleitungen umfasst, die gemäß einer Ausführungsform in Übereinstimmung mit zwei vordefinierten Konfigurationen für jede Metallschicht angeordnet sind.
  • 3 zeigt eine perspektivische Ansicht der in 2 gezeigten Struktur.
  • 4 zeigt eine Struktur mit vier Metallschichten, die Durchgangslöcher und Metallleitungen umfasst, die gemäß einer anderen Ausführungsform in Übereinstimmung mit zwei vordefinierten Konfigurationen für jede Metallschicht angeordnet sind.
  • 5 zeigt eine Struktur mit drei Metallschichten, die Durchgangslöcher und Metallleitungen umfasst, die gemäß einer vierten Ausführungsform in Übereinstimmung mit drei vordefinierten Konfigurationen für jede Metallschicht angeordnet sind.
  • 6 zeigt eine Struktur mit drei Metallschichten, die Durchgangslöcher und Metallleitungen umfasst, die gemäß einer weiteren Ausführungsform in Übereinstimmung mit vier vordefinierten Konfigurationen für jede Metallschicht angeordnet sind.
  • 7 ist eine Ansicht von oben auf eine Struktur zum Codieren eines 4-Bit-Binärcodes gemäß einer weiteren Ausführungsform.
  • 8 ist ein Flussdiagramm, das einen Strukturherstellungsprozess gemäß einer weiteren Ausführungsform zeigt.
  • 9 ist eine Ansicht von oben auf eine Struktur mit drei Metallschichten, die eine größere Anzahl von Durchgangslöchern und Metallleitungen gemäß einer weiteren Ausführungsform aufweist.
  • Die beispielhaften Ausführungsformen der vorliegenden Erfindung werden im Folgenden mit Bezug auf die Zeichnungen beschrieben, wobei identische Elemente und Strukturen durch gleiche Bezugszeichen angegeben werden.
  • Im Folgenden wird auf die Zeichnungen und insbesondere auf 2 Bezug genommen, die eine Metallschichtstruktur gemäß einer Ausführungsform in einer Ansicht von oben zeigt. Die Struktur umfasst drei horizontale Metallschichten: eine obere Metallschicht, eine mittlere Metallschicht und eine untere Metallschicht. Die Struktur umfasst eine Vielzahl von vertikalen Durchgangslöchern 200, 210, 215, 220, Metallleitungen 235, 240, 245, 250, 260, 265, 270, 275, 280, 285 und drei Anschlüsse 205, 225, 230.
  • Die Anschlüsse sind Signalquellen oder Signalsenken, können aber auch andere Verbindungen zu elektrischen Elementen wie etwa Verbindungszellen, Leistungsgitterverbindungen oder Pullup/Pulldown-Transistoren sein. In anderen Ausführungsformen können wenigstens einige der Anschlüsse schwebend gelassen werden.
  • Die Durchgangslöcher verbinden vertikal eine Metallleitung einer Metallschicht mit einer Metallleitung einer anderen Metallschicht. Jede der Metallschichten umfasst eine Anordnung von Metallleitungen, die über Durchgangslöcher verbunden sind, wobei die Metallleitungen in Übereinstimmung mit einer ersten oder einer zweiten Konfiguration für jede Metallschicht angeordnet sind. In jeder Schicht ist die erste Konfiguration auf der linken Seite von 2 dargestellt, während die zweite Konfiguration jeweils rechts in der Figur gezeigt ist. Die Auswahl von entweder der ersten oder der zweiten Konfiguration jeder Metallschicht bildet einen Signalpfad von dem oberen Anschluss 205 in der oberen Metallschicht entweder zu dem Anschluss 225 oder zu dem Anschluss 230, die beide in der unteren Metallschicht angeordnet sind.
  • Wenn ein Signalpfad in der Struktur von dem Anschluss 205 zu dem Anschluss 230 in Übereinstimmung mit den entsprechenden zweiten vordefinierten Konfigurationen vorgesehen wird, dann werden die Metallleitungen 240, 245 und 270 verwendet. Wenn nur eine Anordnung der Metallleitungen in einer Metallschicht von der zweiten Konfiguration zu der ersten Konfiguration wechselt, dann wird ein anderer Signalpfad mit den verbleibenden Metallleitungen und Durchgangslöchern gebildet, um den Anschluss 205 mit dem zweiten Anschluss 225 in der unteren Metallschicht zu verbinden.
  • Dieser Aufbau aus Durchgangslöchern und Metallleitungen kann verwendet werden, um eine von mehreren Signalquellen mit beispielsweise einer Signalsenke zu verbinden. Dementsprechend kann der oben genannte Anschluss 205 eine Signalsenke sein, während die Anschlüsse 225 und 230 Signalquellen sind.
  • Es ist zu beachten, dass der Aufbau aus Durchgangslöchern und Metallleitungen von 2 auch verwendet werden kann, um eine Signalquelle mit einer von mehreren Signalsenken zu verbinden.
  • 3 stellt die Metallschichtstruktur von 2 perspektivisch dar, wobei sie einen Signalpfad zeigt, der den Anschluss 230 mit dem Anschluss 205 unter Verwendung der zweiten Konfiguration der Metallleitungen in der oberen Metallschicht und der entsprechenden ersten Konfigurationen in der mittleren und unteren Metallschicht verbindet. Die gezeigte Schichtstruktur nimmt weiterhin in vorteilhafter Weise weniger Chipfläche ein, weil das Durchgangsloch 200 dieselben horizontalen Koordinaten wie der Anschluss 230 in der unteren Metallschicht aufweist, sodass sie vertikal übereinander angeordnet sind.
  • 4 zeigt die Schichtstruktur von 2 mit einer zusätzlichen mittleren Schicht. Das heißt, dass die Struktur aus vier Metallschichten im wesentlichen denselben Aufbau aufweist wie in 2, wobei jedoch eine obere und eine untere mittlere Schicht vorgesehen sind.
  • Wie gezeigt, weisen die obere und die untere mittlere Schicht beide denselben Aufbau auf. Entsprechend können Strukturen mit fünf oder mehr Schichten, d.h. mit weiteren mittleren Metallschichten, erzeugt werden, wobei jede weitere mittlere Metallschicht denselben in 4 gezeigten Aufbau aufweist.
  • Es ist weiterhin zu beachten, dass die Struktur mit vier Schichten von 4 einen Signalpfad umfasst, der den Anschluss 205 mit einem der Anschlüsse 430 oder 435 verbindet. Die gestrichelt wiedergegebenen Metallleitungen geben eine zweite vordefinierte Konfiguration für jede Metallschicht wieder. Indem eine zweite Konfiguration für wenigstens eine der Metallschichten gewählt wird, kann eine Kombination aus ersten und zweiten Konfigurationen gewählt werden, die eine Möglichkeit für die Verbindung des Anschlusses 205 mit dem jeweils anderen Anschluss bietet. Durch das Wechseln der Konfiguration in einer beliebigen Schicht kann also der Signalpfad geschaltet werden.
  • Die Tatsache, dass der Aufbau von 2 weniger Chipfläche einnimmt, gilt auch für die gezeigte Struktur mit vier Schichten. Weiterhin ist deutlich, dass aus diesem Grund nicht nur ein Durchgangsloch und ein Anschluss, sondern auch zwei (oder mehr) Durchgangslöcher 200 und 400, oder 210 und 405, übereinander angeordnet werden können.
  • 5 zeigt eine Struktur mit drei Schichten gemäß einer anderen Ausführungsform. Die Struktur mit drei Schichten umfasst drei Anordnungen aus Metallleitungen in Überein stimmung mit drei vordefinierten Konfigurationen, wobei jede Konfiguration in der Figur mit einer jeweils anderen Darstellung für die entsprechenden Leitungen gezeigt ist.
  • Ähnlich wie bei den zuvor gezeigten Metallschichtstrukturen weist die vorliegende Schichtstruktur einen bestehenden Signalpfad auf, der den Anschluss 500 mit einem der Anschlüsse 550, 555 und 560 verbindet. Die Verwendung von anderen Metallleitungen, die in Übereinstimmung mit den anderen vordefinierten Konfigurationen angeordnet sind, resultiert in einem anderen Signalpfad, der den Anschluss 500 mit einem anderen Anschluss in der unteren Metallschicht verbindet.
  • 6 zeigt eine Struktur mit drei Schichten gemäß einer anderen Ausführungsform, die vier Anordnungen von Metallleitungen in Übereinstimmung mit vier vordefinierten Konfigurationen pro Schicht umfasst.
  • Der in 6 gezeigte Aufbau von Metallleitungen ist dem von 5 ähnlich, wobei sich die vorliegende Schichtstruktur jedoch in der Anzahl der vordefinierten Konfigurationen unterscheidet. Das Strukturbeispiel mit drei Schichten von 6 und die Struktur mit drei Schichten von 5 zeigen, dass die Anzahl der vordefinierten Konfigurationen beliebig erweitert werden kann.
  • Wie bereits in 4 gezeigt, kann weiterhin die Metallschichtstruktur von 4 und 6 durch die Anzahl der Metallschichten erweitert werden. Auf diese Weise können Ausführungsformen mit einer beliebigen Anzahl von Metallschichten und einer beliebigen Anzahl von Konfigurationen geschaffen werden.
  • Im Folgenden wird auf 7 Bezug genommen, die eine Metallschichtstruktur gemäß einer weiteren Ausführungsform zeigt, wobei die aktuelle Metallschichtstruktur ein System von vier Anschlüssen aufweist, die in einer oberen Metallschicht der Metallschichtstruktur angeordnet sind. In der Figur sind die Anschlüsse 700, 725, 750 und 775 von oben gezeigt. Jeder der Anschlüsse kann eine Signalsenke sein, wobei die Anschlüsse 700, 725, 750 und 775 im Folgenden jeweils als Signalsenken bezeichnet werden.
  • Die Signalsenken werden verwendet, um ein 4-Bit-Revisionsregister zu codieren, das durch die Metallschichtstruktur implementiert wird, um eine Identifikation der Revision der Metallschichtstruktur vorzusehen. Jede der gezeigten Signalsenken ist elektrisch von den anderen getrennt, wobei sie weiterhin mit einem Anschluss in der unteren Metallschicht der Struktur verbunden ist. Für jede Senke in der oberen Metallschicht sind zwei Anschlüsse in der unteren Metallschicht vorgesehen, die als Signalquellen dienen.
  • Wie oben genannt, ist jede Senke mit einer von zwei vorgesehen Signalquellen, nämlich einer ersten oder einer zweiten Signalquelle in der unteren Metallschicht verbunden. Die Verbindung jeder Senke mit der ersten oder zweiten Signalquelle wird realisiert, indem ein Signalpfad für jede Senke gebildet wird, der entsprechende Durchgangslöcher und Metallleitungen umfasst, wobei die Metallleitungen in Übereinstimmung mit einer ersten oder zweiten vordefinierten Konfiguration angeordnet sind.
  • Die erste und zweite Signalquelle geben ein erstes und ein zweites Signal aus, wobei das erste Signal einen Spannungswert aufweist, der einen hohen logischen Pegel wiedergibt, während das zweite Signal einen niedrigen logischen Pegel aufweist. Die in 7 gezeigte Anzahl der Senken definiert die Anzahl von Bits, die für die Revisionsidentifikation zu codieren sind. Die vorliegende Ausführungsform der Metallschichtstruktur umfasst eine Vier-Bit-Codierung, sodass jedes Signalsenke der oberen Metallschicht entweder mit dem hohen logischen Pegel oder dem niedrigen logischen Pegel zu der entsprechenden Signalquelle verbunden ist. Dies muss während der Entwurfsphase der Metallschichtstruktur bewerkstelligt werden, indem die Layoutmaske jeder Metallschicht vorbereitet wird, um wie oben genannt die entsprechenden Signalpfade vorzusehen.
  • Im Folgenden kann angenommen werden, dass eine bestehende Metallschichtstruktur in Übereinstimmung mit den oben beschriebenen Anforderungen hergestellt wurde, wobei weiterhin nur eine Schicht dieser Metallschichtstruktur korrigiert werden muss. Die Metallschichtstruktur des gezeigten Bitcodesystems lässt die Anpassung der Revisionsidentifikation des Chips zu, indem eine oder mehrere Konfigurationen in nur der zu korrigierenden Schicht geschaltet wird. Es müssen also nicht mehr zusätzliche Layoutmasken erzeugt werden, nur um die Revisionsnummer zu aktualisieren.
  • Es ist zu beachten, dass die Anzahl der vier Strukturen von 7 nur zur Erläuterung gewählt ist, während in anderen Ausführungsformen eine beliebige andere Anzahl von Strukturen, d.h. eine andere Bitbreite gewählt werden kann.
  • Weiterhin ist zu beachten, dass die Anzahl der Metallschichten für alle Ausführungsformen nur zur Erläuterung gewählt ist, wobei insbesondere die Ausführungsform von 7 mit vier Strukturen nicht auf diese Anzahl von Metallschichten beschränkt ist.
  • Das Flussdiagramm von 8 zeigt einen Strukturherstellungsprozess gemäß einer anderen Ausführungsform. Auf der Basis der Tatsache, dass eine Metallschichtstruktur in Übereinstimmung mit den oben beschriebenen Anordnungen von Durchgangslöchern und vordefinierten Konfigurationen von Metallleitungen hergestellt wurde, und auf der Basis der Annahme, dass eine Korrektur der Verbindungen in der Metallschichtstruktur durchgeführt werden muss, umfasst der erste Schritt 800 des Prozesses die Auswahl einer Metallschicht, die korrigiert werden muss. In Übereinstimmung mit der Anzahl der vorgesehenen Bits für die Codierung der Revisionsidentifikation muss die vordefinierte Konfiguration in der ausgewählten Metallschicht in Schritt 810 bestimmt werden. Wenn mehr als eine Struktur vorhanden ist (wie in der Anordnung von 7), kann der Schritt 810 für jede der Strukturen durchgeführt werden.
  • Der folgende Schritt des Strukturherstellungsprozesses ist der Schritt 830, der eine Vorbereitung von Layoutmasken für die ausgewählte Metallschicht umfasst, wobei für das Beispiel der Codierung von Bits der Signalpfad jeder Signalsenke zu einer Signalquelle betrachtet werden muss. Die Vorbereitung einer Layoutmaske umfasst eine Anpassung der Layoutmaske für die Implementierung der Korrektur des Schaltungsaufbaus der Metallschicht. Um die durchgeführte Korrektur und Anpassung der Revisionsidentifikation zu implementieren, wird die Metallschichtstruktur schließlich unter Verwendung einer vorbereiteten Layoutmaske strukturiert (Schritt 840).
  • 9 zeigt eine Struktur mit drei Metallschichten gemäß einer weiteren Ausführungsform. Die Figur zeigt eine Erweiterung der Anzahl von Anschlüssen, wobei die Anschlüsse 960-975 Signalquellen und die Anschlüsse 900-915 Signalsenken sind.
  • Ähnlich wie in den oben beschriebenen Ausführungsformen, umfasst die vorliegende Struktur mit drei Metallschichten eine untere, eine mittlere und eine obere Metallschicht. Die untere und die mittlere Metallschicht umfassen Metallleitungen, die durch unterschiedliche Linienarten wiedergegeben sind, und die Metallschichten sind miteinander über Durchgangslöcher 940-955 verbunden. Wie gezeigt, sind die Durchgangslöcher 940-955 angeordnet, um eine erste Matrix mit Reihen und Spalten aus Durchgangslöchern zu bilden, wobei jede Spalte durch die mit 940-955 angegebenen Durchgangslöcher gebildet wird. Für jede Spalte der ersten Matrix wird nur eine der unterschiedlich gezeichneten Metallleitungen verwendet, um ein Durchgangsloch der Spalte mit einer verwandten Signalquelle 960-975 zu verbinden, wobei nur eine Verbindung für jede Reihe der ersten Matrix gestattet ist.
  • Weitere Durchgangslöcher 920-935 sind vorgesehen, um die mittlere Metallschicht mit der oberen Metallschicht zu verbinden. Die Durchgangslöcher 920-935 sind angeordnet, um eine zweite Matrix aus Reihen und Spalten von Durchgangslöchern zu bilden, wobei jede Spalte in der zweiten Matrix durch die mit 920-935 angegebenen Durchgangslöcher gebildet wird.
  • Die unterschiedlich gezeichneten Metallleitungen der zweiten Matrix werden verwendet, um ein einzelnes Durchgangsloch jeder Spalte mit einer entsprechenden Signalsenke 900-915 der oberen Schicht zu verbinden, wobei nur eine Verbindung für jede Spalte der zweiten Matrix zulässig ist. Die verbleibenden Metallleitungen in der mittleren Schicht sind vorgesehen, um die erste Matrix von Durchgangslöchern mit der zweiten Matrix von Durchgangslöchern zu verbinden, um in der unteren Metallschicht erzeugte Signale zu der oberen Metallschicht auszugeben.
  • Jedes durch die Signalquellen 960-975 der unteren Metallschicht erzeugte Signal wird dann zu einer Signalsenke 900-915 der oberen Metallschicht ausgegeben, wobei der oben beschriebene Aufbau aus Durchgangslöchern und Metallleitungen eine Vielzahl von möglichen unterschiedlichen Anordnungen von den Signalquellen 960-975 zu den Signalsenken 900-915 vorsieht.
  • In mehreren der oben beschriebenen Ausführungsformen ist die Anzahl der vordefinierten Konfigurationen gleich der Anzahl von Signalquellen für jede Metallschicht. In anderen Ausführungsformen kann die Anzahl der vordefinierten Konfigurationen größer als die Anzahl der Signalquellen sein, z.B. gleich der faktoriellen Anzahl der Signalquellen für jede Metallschicht.
  • Aus der vorstehenden Beschreibung wird deutlich, dass alle beschriebenen Ausführungsformen aufgrund der flexiblen und reversiblen Signalzuweisung der Signalpfade in vorteilhafter Weise eine universelle Layoutanordnung vorsehen können. Weiterhin können die Anordnungen den Vorteil bieten, dass die Elemente aufgrund der vertikalen Anordnung nur eine geringe Chipfläche einnehmen.
  • Die oben beschriebene Technik bietet im Vergleich zu einer herkömmlichen Metallschichtstruktur den Vorteil, dass nur die Struktur einer Layoutmaske geändert werden muss, sodass die oben beschriebene Technik die Herstellungskosten reduziert.
  • Außerdem vereinfacht die Tatsache, dass keine zusätzlich Anpassung des Revisionsregisters in anderen Schichten erforderlich ist, die Herstellung. Es kann nämlich eine Revisionsidentifikation in einer beliebigen veränderten Metallmaske geändert werden, sodass keine zusätzlichen Masken nur für die Aktualisierung dieser Identifikation erzeugt werden müssen. Die Anordnungen können also den Vorteil aufweisen, dass die Anzahl der Masken für Metallspins reduziert werden kann.
  • Weiterhin können die Anordnungen den zusätzlichen Vorteil aufweisen, dass eine zusätzliche Flexibilität über die Durchgangslochverbindungen durch Metallschichten vorgesehen werden kann, die in jeder Schicht „entfernt" werden können, um das Signal von der Quelle zu trennen.
  • Aus dem vorstehenden wird deutlich, dass eine zusätzliche Flexibilität hinzugefügt werden kann, indem die Anzahl von nicht nur den Metallschichten, sondern auch der Anschlüsse, d.h. der Senken oder Quellen, erhöht wird.
  • Die Erfindung wurde mit Bezug auf entsprechend aufgebaute physikalische Ausführungsformen beschrieben, wobei dem Fachmann deutlich sein sollte, dass verschiedene Modifikationen, Variationen und Verbesserungen der vorliegenden Erfindung gemäß den vorstehend genannten Lehren und den beigefügten Ansprüchen realisiert werden können, ohne dass dadurch der Erfindungsumfang verlassen wird. Außerdem wurden allgemein dem Fachmann bekannte Detail nicht eigens beschrieen, um die Erfindung nicht unnötig zu verundeutlichen. Es ist also zu beachten, dass die Erfindung nicht auf die spezifischen gezeigten Ausführungsformen beschränkt ist, sondern nur durch den Inhalt der beigefügten Ansprüche begrenzt wird.

Claims (43)

  1. Integrierter Schaltungs-Chip mit einer Metallschichtstruktur, die wenigstens drei im wesentlichen horizontale Metallschichten und eine Vielzahl von im wesentlichen vertikalen Durchgangslöchern (200, 210, 215, 220, 400, 405, 505, 510, 515, 535, 540, 545, 605, 610, 615, 620, 645, 650, 655, 660, 705, 710, 730, 735, 755, 760, 780, 785) umfasst, wobei jede der Metallschichten wenigstens eine Metallleitung (235, 240, 245, 250, 260, 265, 270, 275, 280, 285, 410, 415, 420, 425, 440, 445, 450, 455, 520, 525, 530, 625, 630, 635, 640, 715, 720, 740, 745, 765, 770, 790, 795) umfasst, wobei jedes der Durchgangslöcher eine Metallleitung von einer Metallschicht elektrisch mit einer Metallleitung von einer anderen Metallschicht verbindet, wobei der integrierte Schaltungs-Chip weiterhin einen ersten Anschluss (205, 500, 600, 700, 725, 750, 775) in einer ersten Metallschicht sowie einen zweiten und einen dritten Anschluss (225, 230, 430, 435, 550, 555, 560, 665, 670, 675, 680) in einer zweiten Metallschicht umfasst, wobei die Metallleitungen und Durchgangslöcher einen Signalpfad bilden, der den ersten Anschluss elektrisch mit dem zweiten Anschluss verbindet, wobei die Metallleitungen in jeder Metallschicht in einer ersten von wenigstens zwei vordefinierten Konfigurationen angeordnet sind, wobei die wenigstens zwei vordefinierten Konfigurationen für jede Metallschicht eine zweite vordefinierte Konfiguration umfassen, welche die Metallleitungen in der Metallschicht anordnet, um zusammen mit den Durchgangslöchern und den Metallleitungen in den anderen Metallschichten einen modifizierten Signalpfad zu bilden, der den ersten Anschluss elektrisch mit dem dritten Anschluss verbindet.
  2. Integrierter Schaltungs-Chip nach Anspruch 1, wobei der erste Anschluss eine Signalsenke ist und der zweite und dritte Anschluss Signalquellen sind.
  3. Integrierter Schaltungs-Chip nach Anspruch 1, wobei der erste Anschluss eine Signalquelle ist und der zweite und dritte Anschluss Signalsenken sind.
  4. Integrierter Schaltungs-Chip nach Anspruch 1, wobei der erste Anschluss eine Signalsenke ist, der zweite Anschluss eine Signalquelle ist und der dritte Anschluss keine Verbindung zu einem Punkt mit stabilem elektrischen Potential aufweist, sodass das Potential des dritten Anschlusses schwebend ist.
  5. Integrierter Schaltungs-Chip nach Anspruch 1, wobei für jede Metallschicht die Metallleitungen in jeder Konfiguration unterschiedlich angeordnet sind.
  6. Integrierter Schaltungs-Chip nach Anspruch 1, wobei die wenigstens drei im wesentlichen horizontalen Metallschichten eine obere Metallschicht, wenigstens zwei mittlere Metallschichten und eine untere Metallschicht umfassen.
  7. Integrierter Schaltungs-Chip nach Anspruch 6, wobei die vordefinierten Konfigurationen, die zu einer ersten der mittleren Schichten zugewiesen sind, dieselben sind wie die vordefinierten Konfigurationen, die zu einer zweiten der mittleren Schichten zugewiesen sind.
  8. Integrierter Schaltungs-Chip nach Anspruch 1, wobei wenigstens zwei der Durchgangslöcher vertikal übereinander angeordnet sind.
  9. Integrierter Schaltungs-Chip nach Anspruch 1, wobei entweder der erste Anschluss oder der zweite und dritte Anschluss Signalquellen sind und wobei die anderen Anschlüsse Signalsenken sind, und wobei die Anzahl der vordefinierten Konfigurationen für jede Metallschicht gleich oder größer als die Anzahl der Signalquellen ist.
  10. Integrierter Schaltungs-Chip nach Anspruch 9, wobei die Anzahl der vordefinierten Konfigurationen für jede Metallschicht gleich der faktoriellen Anzahl der Signalquellen ist.
  11. Integrierter Schaltungs-Chip nach Anspruch 9, wobei die Anzahl der Signalsenken gleich eins ist.
  12. Integrierter Schaltungs-Chip nach Anspruch 9, wobei die Anzahl der Signalquellen gleich zwei ist.
  13. Integrierter Schaltungs-Chip nach Anspruch 12, wobei eine der Signalquellen ein erstes Signal ausgibt und die andere der Signalquellen ein zweites Signal ausgibt, wobei das erste Signal einen Spannungswert aufweist, der einen hohen logischen Pegel wiedergibt, während das zweite Signal einen Spannungswert aufweist, der einen niedrigen logischen Pegel wiedergibt.
  14. Integrierter Schaltungs-Chip nach Anspruch 1, wobei wenigstens drei Metallschichten eine obere Metallschicht, wenigstens eine mittlere Metallschicht und eine untere Metallschicht umfassen, wobei die erste Metallschicht die obere Metallschicht ist und die zweite Metallschicht die untere Metallschicht ist.
  15. Integrierter Schaltungs-Chip nach Anspruch 1, wobei die wenigstens drei Metallschichten eine obere Metallschicht, wenigstens eine mittlere Metallschicht und eine untere Metallschicht umfassen, wobei die erste Metallschicht die untere Metallschicht ist und die zweite Metallschicht die obere Metallschicht ist.
  16. Integrierter Schaltungs-Chip nach Anspruch 15, wobei die Anordnungen der Metallleitungen in den ersten und zweiten vordefinierten Konfigurationen der wenigstens einen mittleren Schicht zueinander um 90 Grad gedreht sind.
  17. Integrierter Schaltungs-Chip nach Anspruch 1, wobei die Anordnungen der Metallleitungen (245-285, 410-425, 440-455, 520-530, 625-640) in den ersten und zweiten vordefinierten Konfigurationen von wenigstens einer Metallschicht zueinander um 90 Grad gedreht sind.
  18. Integrierter Schaltungs-Chip nach Anspruch 1, wobei die Anordnungen von Metallschichten (235, 240; 520, 530; 625, 635; 630, 640; 715, 720; 740, 745; 765, 770; 790, 795) in den ersten und zweiten vordefinierten Konfigurationen von wenigstens einer Metallschicht zueinander um 180 Grad gedreht sind.
  19. Integrierter Schaltungs-Chip nach Anspruch 1, die eine weitere Metallschichtstruktur aus Metallschichten mit Metallleitungen und Durchgangslöchern umfasst, wobei beide Metallschichtstrukturen elektrisch voneinander getrennt sind.
  20. Integrierter Schaltungs-Chip nach Anspruch 19, wobei beide Metallschichtstrukturen jeweils denselben Aufbau von Metallleitungen für jede der Schichten umfassen.
  21. Integrierter Schaltungs-Chip mit einem Revisionsidentifikationsregister (700-795) zum Speichern von Revisionsidentifikationsdaten und einem Ausgangsanschluss, der mit dem Revisionsidentifikationsregister verbunden ist, um die Revisionsidentifikationsdaten auszugeben, wobei das Revisionsidentifikationsregister eine Metallschichtstruktur mit wenigstens drei im wesentlichen horizontalen Metallschichten und einer Vielzahl von im wesentlichen vertikalen Durchgangslöchern (200, 210, 215, 220, 400, 405, 505, 510, 515, 535, 540, 545, 605, 610, 615, 620, 645, 650, 655, 660, 705, 710, 730, 735, 755, 760, 780, 785) umfasst, wobei jede der Metallschichten wenigstens eine Metallleitung (235, 240, 245, 250, 260, 265, 270, 275, 280, 285, 410, 415, 420, 425, 440, 445, 450, 455, 520, 525, 530, 625, 630, 635, 640, 715, 720, 740, 745, 765, 770, 790, 795) umfasst, wobei jedes der Durchgangslöcher eine Metallleitung von einer Metallschicht elektrisch mit einer Metallleitung von einer anderen Metallschicht verbindet, wobei der integrierte Schaltungs-Chip weiterhin einen ersten Anschluss (205, 500, 600, 700; 725, 750, 775) in einer ersten Metallschicht sowie einen zweiten und einen dritten Anschluss (225, 230, 430, 435, 550, 555, 560, 665, 670, 675, 680) in einer zweiten Metallschicht umfasst, wobei die Metallleitungen und Durchgangslöcher einen Signalpfad bilden, der den ersten Anschluss elektrisch mit dem zweiten Anschluss verbindet, wobei die Metallleitungen in jeder Metallschicht in einer ersten von wenigstens zwei vordefinierten Konfigurationen angeordnet sind, wobei die wenigstens zwei vordefinierten Konfigurationen für jede Metallschicht eine zweite vordefinierte Konfiguration umfassen, welche die Metallleitungen in der Metallschicht anordnet, um zusammen mit den Durchgangslöchern und den Metallleitungen in den anderen Metallschichten einen modifizierten Signalpfad zu bilden, der den ersten Anschluss elektrisch mit dem dritten Anschluss verbindet.
  22. Verfahren zum Herstellen einer Metallschichtstruktur mit wenigstens drei im wesentlichen horizontalen Metallschichten und einer Vielzahl von im wesentlichen vertikalen Durchgangslöchern, wobei jede der Metallschichten wenigstens eine Metallleitung umfasst, wobei jedes der Durchgangslöcher eine Metallleitung von einer Metallschicht elektrisch mit einer Metallleitung von einer anderen Metallschicht verbindet, wobei die Struktur weiterhin einen ersten Anschluss in einer ersten Metallschicht sowie einen zweiten und einen dritten Anschluss in einer zweiten Metallschicht umfasst, wobei die Metallleitungen und Durchgangslöcher einen Signalpfad bilden, der den ersten Anschluss elektrisch mit dem zweiten Anschluss verbindet, wobei die Metallleitungen in jeder Metallschicht in einer ersten von wenigstens zwei vordefinierten Konfigurationen angeordnet sind, wobei die wenigstens zwei vordefinierten Konfigurationen für jede Metallschicht eine zweite vordefinierte Konfiguration umfassen, welche die Metallleitungen in der Metallschicht anordnet, um zusammen mit den Durchgangslöchern und den Metallleitungen in den anderen Metallschichten einen modifizierten Signalpfad zu bilden, der den ersten Anschluss elektrisch mit dem dritten Anschluss verbindet, wobei das Verfahren folgende Schritte umfasst: Auswählen (800) einer Metallschicht der Struktur, Bestimmen (810) der vordefinierten Konfiguration der Metallleitungen in der ausgewählten Metallschicht, Auswählen (820) einer anderen vordefinierten Konfiguration, Vorbereiten (830) einer Layoutmaske für die ausgewählte Metallschicht in Übereinstimmung mit der ausgewählten vordefinierten Konfiguration, und Strukturieren (840) einer Struktur unter Verwendung der Layoutmaske.
  23. Verfahren nach Anspruch 22, wobei der erste Anschluss eine Signalsenke ist und der zweite und der dritte Anschluss Signalquellen sind.
  24. Verfahren nach Anspruch 22, wobei der erste Anschluss eine Signalquelle ist und der zweite und der dritte Anschluss Signalsenken sind.
  25. Verfahren nach Anspruch 22, wobei wenigstens einer der Anschlüsse eine Verbindung zu einem Punkt mit stabilem elektrischen Potential aufweist, sodass das Potential des Anschlusses schwebend ist.
  26. Verfahren nach Anspruch 22, wobei für jede Metallschicht die Metallleitungen in jeder Konfiguration unterschiedlich angeordnet sind.
  27. Verfahren nach Anspruch 22, wobei die wenigstens drei im wesentlichen horizontalen Metallschichten eine obere Metallschicht, wenigstens zwei mittlere Metallschichten und eine untere Metallschicht umfassen.
  28. Verfahren nach Anspruch 27, wobei die vordefinierten Konfigurationen, die zu einer ersten der mittleren Schichten zugewiesen sind, identisch mit den vordefinierten Konfigurationen sind, die zu einer zweiten der mittleren Schichten zugewiesen sind.
  29. Verfahren nach Anspruch 22, wobei wenigstens zwei der Durchgangslöcher vertikal übereinander angeordnet sind.
  30. Verfahren nach Anspruch 22, wobei entweder der erste Anschluss oder der zweite und der dritte Anschluss Signalquellen sind, während die jeweils anderen Anschlüsse Signalsenken sind, wobei die Anzahl der vordefinierten Konfigurationen für jede Metallschicht gleich oder größer als die Anzahl der Signalquellen ist.
  31. Verfahren nach Anspruch 30, wobei die Anzahl der vordefinierten Konfigurationen für jede Metallschicht gleich der faktoriellen Anzahl der Signalquellen ist.
  32. Verfahren nach Anspruch 30, wobei die Anzahl der Signalsenken gleich eins ist.
  33. Verfahren nach Anspruch 30, wobei die Anzahl der Signalquellen gleich zwei ist.
  34. Verfahren nach Anspruch 33, wobei eine der Signalquellen ein erstes Signal ausgibt und die andere der Signalquellen ein zweites Signal ausgibt, wobei das erste Signal einen Spannungswert aufweist, der einen hohen logischen Pegel wiedergibt, während das andere Signal einen Spannungspegel aufweist, der einen niedrigen logischen Pegel wiedergibt.
  35. Verfahren nach Anspruch 22, wobei die wenigstens drei Metallschichten eine obere Metallschicht, wenigstens eine mittlere Metallschicht und eine untere Metallschicht umfassen, wobei die erste Metallschicht die obere Metallschicht ist und wobei die zweite Metallschicht die untere Metallschicht ist.
  36. Verfahren nach Anspruch 22, wobei die wenigstens drei Metallschichten eine obere Metallschicht, wenigstens eine mittlere Metallschicht und eine untere Metallschicht umfassen, wobei die erste Metallschicht die untere Metallschicht ist und wobei die zweite Metallschicht die obere Metallschicht ist.
  37. Verfahren nach Anspruch 36, wobei die Anordnungen von Metallleitungen in den ersten und zweiten vordefinierten Konfigurationen der wenigstens einen mittleren Schicht um 90 Grad zueinander gedreht sind.
  38. Verfahren nach Anspruch 22, wobei die Anordnungen von Metallleitungen (245-285, 410-425, 440-455, 520-530, 625-640) in den ersten und zweiten vordefinierten Konfigurationen wenigstens einer der Metallschichten um 90 Grad zueinander gedreht sind.
  39. Verfahren nach Anspruch 22, wobei die Anordnungen von Metallleitungen (235, 240; 520, 530; 625, 635; 630, 640; 715, 720; 740, 745; 765, 770; 790, 795) in den ersten und zweiten vordefinierten Konfigurationen von wenigstens einer der Metallschichten um 180 Grad zueinander gedreht sind.
  40. Verfahren nach Anspruch 22, das für die Herstellung von wenigstens einer zusätzlichen Metallschichtstruktur aus Metallschichten mit Metallleitungen und Durchgangs löchern ausgebildet wird, wobei die Metallschichtstruktur und die wenigstens eine zusätzliche Metallschichtstruktur elektrisch voneinander getrennt sind.
  41. Verfahren nach Anspruch 40, das weiterhin umfasst: Bestimmen der vordefinierten Konfiguration von Metallleitungen in der ausgewählten Metallschicht in der wenigstens einen zusätzlichen Metallschichtstruktur.
  42. Verfahren nach Anspruch 41, das weiterhin umfasst: Auswählen einer anderen vordefinierten Konfiguration für die wenigstens eine zusätzliche Metallschichtstruktur.
  43. Verfahren nach Anspruch 42, das weiterhin umfasst: Vorbereiten der Layoutmaske für die ausgewählte Metallschicht in Übereinstimmung mit der ausgewählten vordefinierten Konfiguration für die wenigstens eine zusätzliche Metallschichtstruktur.
DE10250887A 2002-10-31 2002-10-31 Schaltende Metallleitungskonfigurationen in Metallschichtstrukturen Expired - Fee Related DE10250887B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10250887A DE10250887B3 (de) 2002-10-31 2002-10-31 Schaltende Metallleitungskonfigurationen in Metallschichtstrukturen
US10/327,157 US6798067B2 (en) 2002-10-31 2002-12-20 Switching metal line configurations in metal layer structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250887A DE10250887B3 (de) 2002-10-31 2002-10-31 Schaltende Metallleitungskonfigurationen in Metallschichtstrukturen

Publications (1)

Publication Number Publication Date
DE10250887B3 true DE10250887B3 (de) 2004-07-15

Family

ID=32115060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250887A Expired - Fee Related DE10250887B3 (de) 2002-10-31 2002-10-31 Schaltende Metallleitungskonfigurationen in Metallschichtstrukturen

Country Status (2)

Country Link
US (1) US6798067B2 (de)
DE (1) DE10250887B3 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120884B2 (en) * 2000-12-29 2006-10-10 Cypress Semiconductor Corporation Mask revision ID code circuit
US20040188720A1 (en) * 2003-03-25 2004-09-30 Chew Kenneth S. Bit-cell and method for programming
CN106158825B (zh) * 2015-04-27 2018-12-04 上海复旦微电子集团股份有限公司 一种芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4128568C2 (de) * 1990-08-28 2001-03-29 Hitachi Ltd Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4302625A (en) * 1980-06-30 1981-11-24 International Business Machines Corp. Multi-layer ceramic substrate
US6341417B1 (en) * 1999-09-23 2002-01-29 International Business Machines Corporation Pre-patterned substrate layers for being personalized as needed

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4128568C2 (de) * 1990-08-28 2001-03-29 Hitachi Ltd Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis

Also Published As

Publication number Publication date
US20040087132A1 (en) 2004-05-06
US6798067B2 (en) 2004-09-28

Similar Documents

Publication Publication Date Title
DE60224735T2 (de) Verfahren zur Herstellung einer Prüfkarte
DE102006042775B3 (de) Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
DE112009000383B4 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE19721967C2 (de) Speicherbaustein
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE60208310T2 (de) Dreidimensionaler grosser Speicher mit wahlfreiem Zugriff
DE60207572T2 (de) Verfahren zum herstellen einer nadelkarte
DE102005047989B4 (de) Halbleiterspeichervorrichtungen mit versetzten aktiven Regionen
US7394156B2 (en) Semiconductor integrated circuit device and method of producing the same
DE10138958B4 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE102006009561A1 (de) Stapel aus Chips mit einer flexiblen Verbindung
EP0759174A1 (de) Adaptersystem für baugruppen-platinen, zu verwenden in einer prüfeinrichtung
DE10147365A1 (de) Halbleitervorrichtung, Verfahren für ihre Herstellung und Verfahren für ihren Entwurf
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE102005033715A1 (de) Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren
DE102009052546A1 (de) Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren
DE69034109T2 (de) Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
DE10250887B3 (de) Schaltende Metallleitungskonfigurationen in Metallschichtstrukturen
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE60308089T2 (de) Verfahren und Anordnung zum Einhalten eines Abstandes zwischen Kontakten
DE2851608C2 (de)
DE102018112828A1 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
EP0166027A2 (de) In C-MOS-Technik realisierte Basiszelle
DE69637280T2 (de) Dünnfilm-herstellungstechnik für implantierbare elektroden
WO2002018960A2 (de) Vorrichtung und verfahren zur kennzeichnung der version bei integrierten schaltkreisen und verwendung zur steuerung von betriebsabläufen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee