DE69034109T2 - Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren - Google Patents

Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren Download PDF

Info

Publication number
DE69034109T2
DE69034109T2 DE69034109T DE69034109T DE69034109T2 DE 69034109 T2 DE69034109 T2 DE 69034109T2 DE 69034109 T DE69034109 T DE 69034109T DE 69034109 T DE69034109 T DE 69034109T DE 69034109 T2 DE69034109 T2 DE 69034109T2
Authority
DE
Germany
Prior art keywords
wiring
dummy
connection
wirings
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69034109T
Other languages
English (en)
Other versions
DE69034109D1 (de
Inventor
Satoshi Minato-ku Wada
Shinichi Minato-ku Wakabayashi
Masayo Minato-ku Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69034109D1 publication Critical patent/DE69034109D1/de
Application granted granted Critical
Publication of DE69034109T2 publication Critical patent/DE69034109T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleiter-IC-Schaltungsanordnung mit Dummy-Verdrahtungen und ein Verfahren zum Herstellen der selbigen, von denen beide für eine integrierte Halbleiterschaltung eines Mehrschichttyps eingesetzt werden, die durch ein automatisches Array-Verbindungssystem zu bilden ist, wie etwa eine Standardzellenstruktur und eine Gate-Array-Struktur.
  • Dummy-Verdrahtungen wurden konventionell eingesetzt:
    • (1) um eine Unebenheit (eine Stufe) auf der Oberfläche einer integrierten Halbleiterschaltung, die aus einer unterschiedlichen Verdrahtungsdichte in einer jeweiligen Zone in der gleichen Verbindungsschicht resultiert, zu verhindern oder um eine Gegenmaßnahme die gegen einen "Ladeeffekt" anzubieten, der in dem Fall erzeugt wird, wenn ein einzelner Draht, der in einer breiteren Verbindungszone vorgesehen ist, wegen durch Ätzen verursachter Korrosion auseinander gebrochen ist -- siehe veröffentlichte nichtgeprüfte japanische Patentanmeldung 60-119749; und
    • (2) um eine falsch verbundene Leitung oder Schicht zu korrigieren, in welchem Fall die Dummy-Verdrahtungen in einer gegebenen Verbindungsschicht nur zur Korrektur angeordnet werden, und wenn eine hergestellte Halbleitervorrichtung fehlerhaft ist, eingesetzt werden, um eine fehlerhafte Stelle oder Stellen zu korrigieren - veröffentlichte nichtgeprüfte japanische Patentveröffentlichung 59-198796, 61-125045 und 62-206855.
  • 1 ist ein Grundriss, der ein IC-Muster mit konventionellen Dummy-Verdrahtungen zeigt. In 1 zeigt Bezugszeichen 1 eine erste Verbindungsschicht; 2 eine zweite Verbindungsschicht; 3 eine Verbindung durch ein Loch oder ein Kontaktloch; 4 Dummy-Verdrahtungen; 5 ein Array von Zellen (es wird angenommen, dass sie durch ein Standard-Zellensystem gebildet werden); 6 einen internen Energiequellenanschluss VDD; 7 einen internen Energiequellenanschluss VSS; und 8 Zwischenzellenverdrahtungen.
  • Die konventionellen Dummy-Verdrahtungen haben sich in dem Fall, wo sie eingesetzt werden, um eine Unebenheit (eine Stufe) auf der Oberfläche von integrierten Schaltungen zu verhindern, und um eine Gegenmaßnahme gegen einen Ladeeffekt zu bieten oder um eine Verdrahtung oder einen Verbindungsfehler, wenn vorhanden, zu korrigieren, als unwirksam erwiesen. Um eine derartige unebene Oberfläche zu verhindern und um eine Gegenmaßnahme gegen einen derartigen Ladeeffekt vorzusehen, werden Dummy-Verdrahtungen 4 derart verwendet, dass sie, wie in 1 gezeigt, eine richtige Breite haben, um dem Zweck zu dienen, für den sie ausgebildet werden. Die Dummy-Verdrahtungen können in den konventionellen Halbleitervorrichtungen insbesondere teils wegen einer "nicht fixierten" Breite und teils wegen ihrer eigenen begrenzten Verwendung nicht verwendet werden. Wenn sie anfangs in eine Halbleiter-IC-Anordnung eingebaut werden, um einen Verbindungsfehler zu korrigieren, erweisen sie sich manchmal für einen derartigen Zweck wie in dem zuvor erwähnten Fall als fruchtlos.
  • GB-A-2 156 581 zeigt einen DRAM mit zusätzlichen Wortleitungen an einem Ende des Speicherzellen-Arrays, um zu verhindern, dass die erste aktive Wortleitung während der Herstellung beschädigt wird. Es wird ein festes Potenzial an die zusätzlichen Leitungen angelegt, um zu verhindern, dass sie nicht geerdet sind. EP-A-210 397 zeigt Leiterabschnitte, die ursprünglich mit Energieleitungen verbunden sind, die als Signalisierungsleiter in einem Standardzellen-Layout für LSI-Schaltungen verfügbar gemacht werden.
  • Es ist ein Ziel der vorliegenden Erfindung, eine integrierte Halbleiterschaltungsanordnung vorzusehen, die unter Verwendung von Dummy-Verdrahtungen einfach eine Schwankung einer inneren Energiequellenspannung verhindern kann und außerdem einfach eine falsche Verbindungsleitung korrigieren oder eine ungeeignete Signalverzögerungszeit korrigieren kann.
  • Ein anderes Ziel der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen der zuvor erwähnten integrierten Halbleiterschaltungsanordnung vorzusehen.
  • Gemäß der vorliegenden Erfindung wird eine integrierte Halbleiterschaltungsanordnung vorgesehen, wie in Anspruch 1 dargelegt. Bevorzugte Merkmale werden im abhängigen Anspruch 2 dargelegt.
  • Gemäß der vorliegenden Erfindung werden Dummy-Verdrahtungen zum Beispiel in einer integrierten Halbleiterschaltung eines Mehrschichttyps angeordnet und mit einer Leitung eines inneren Energiequellenpotenzials VSS verbunden. Es wird eine Kapazität zwischen den Dummy-Verdrahtungen und dem Substrat der integrierten Schaltung vorgesehen, wodurch eine Schwankung der inneren Energiequellenspannung verhindert und eine stabile Spannung an eine angeschlossene innere Schaltung bereitgestellt wird. Die Dummy-Verdrahtungen sind in dem gleichen Abstand und Breite wie jene, in denen Zwischenzellenverdrahtungen angeordnet sind, angeordnet, und wenn eine integrierte Halbleiterschaltung als fehlerhaft befunden wird, werden die Anschlussleitungen der inneren Energiequelle abgeschnitten, um eine falsche Verbindungsschicht oder eine ungeeignete Signalverzögerungszeit zu korrigieren. Somit ist es möglich, einen Herstellungsschritt der integrierten Halbleiterschaltung zu verkürzen.
  • Diese Erfindung kann aus der folgenden detaillierten Beschreibung vollständiger verstanden werden, wenn sie in Verbindung mit den begleitenden Zeichnungen genommen wird, in denen:
  • 1 ein Grundriss ist, der ein konventionelles Halbleiterschaltungsmuster zeigt;
  • 2 ein Grundriss ist, der ein Muster einer integrierten Halbleiterschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 3 eine Querschnittsansicht ist, die schematisch die Halbleiterschaltungsanordnung von 1 zeigt;
  • 4 ein Grundriss ist, der ein Muster einer integrierten Halbleiterschaltung gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt;
  • 5 ein Grundriss ist, der ein Muster einer Halbleiteranordnung gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt; und
  • 6 ein Flussdiagramm zum Herstellen einer Halbleiteranordnung durch ein automatisches Array-Verbindungssystem ist.
  • Die Ausführungsform der vorliegenden Erfindung wird nachstehend unter Bezug auf die begleitenden Zeichnungen erläutert.
  • 2 und 3 sind ein Grundriss bzw. eine Querschnittsansicht, die einen Hauptabschnitt der vorliegenden Erfindung zeigen. In diesen Figuren werden die gleichen Bezugszeichen eingesetzt, um einen Teil oder ein Element entsprechend dem in 1 gezeigten zu bezeichnen. In der in 1 gezeigten Ausführungsform zeigt Bezugszeichen 1 eine erste Verbindungsschicht; 2 eine zweite Verbindungsschicht; 3 ein Verbindungsdurchgangsloch oder ein Kontaktloch; 4 Dummy-Verdrahtungen; 5 ein Zellen-Array (es wird angenommen, dass eine integrierte Schaltung durch ein Standardzellen-System ausgebildet wird); 6 einen Anschluss einer inneren Energiequelle VDD; 7 einen Anschluss einer inneren Energiequelle VSS; und 8 Zwischenzellenverdrahtungen.
  • Diese (1 bis 8) werden in einem n-leitenden Halbleitersubstrat 31 eines Chips 20 zum Ausbilden einer integrierten Halbleiterschaltung ausgebildet. Bezugszeichen 32 zeigt einen Isolationsfilm, mit dem die Teile oder Elemente (1 bis 8) über dem Substrat 31 umgeben sind. Die erste Verbindungsschicht 1 rechts in 3 setzt sich zum Beispiel aus einer ersten Verdrahtung aus Aluminium zusammen und ist über das Kontaktloch in dem Isolationsfilm 32 mit einer Diffusionsregion eines N+-Typs 33 verbunden, die in dem Oberflächenteil des n-leitenden Substrats 31 ausgebildet wird. Die zweite Verbindungsschicht 2 rechts in 3 setzt sich zum Beispiel aus einer zweiten Verdrahtung aus Aluminium zusammen und führt ein Substratpotenzial VDD an die erste Verbindungsschicht 1 über das Kontaktloch 3 in dem Isolationsfilm 22 zu. Die zweite Verbindungsschicht 2, wie in der Mitte in 3 gezeigt, führt ein Potenzial VSS an die erste Verbindungsschicht 1 zu. Eine Dummy-Verdrahtung 4, wie in der Mitte in 3 gezeigt, ist durch die Verbindungsschicht 2 mit einer Dummy-Verdrahtung 4 links in 3 (siehe 2) verbunden, und es wird eine Kapazität C durch diese Dummy-Verdrahtungen 4, Substrat 31 und ihren umgebenden Isolationsfilm 32 geschaffen. Die vorliegende Erfindung wird dadurch gekennzeichnet, dass die Dummy-Verdrahtungen 4 in dem gleichen Abstand und Verbindungsbreite wie jene von Zwischenzellenverdrahtungen 8 vorgesehen werden, ohne mit den Verdrahtungen 8 elektrisch verbunden zu sein. 2 zeigt ein Beispiel, in dem die Dummy-Verdrahtungen 4 verwendet werden, um eine innere Energieversorgungsspannung durch die Kapazität C zu stabilisieren. In der vorliegenden Ausführungsform werden alle so vorgesehenen Dummy-Verdrahtungen 4 mit dem inneren Energiequellenanschluss VSS im Gegensatz zu dem inneren Energiequellenanschluss VDD verbunden. Die Verbindung zwischen den Dummy-Verdrahtungen 4 und dem inneren Energiequellenanschluss 7 wird durch eine spezielle Zelle 5-1 nur für ihre eigene Verbindung erreicht. Zu der Zeit des Layouts kann zumindest eine derartige Zelle (5-1) richtig an einem jeweiligen Zellen-Array 5-2 angeordnet werden. In dem Fall, wo eine hergestellte Halbleiterschaltung fehlerhaft ist, wird eine zugehörige Dummy-Verdrahtung 4 zur Energiequellenspannungsstabilisierung von der Leitung der inneren Energiequelle VSS 7 zur Verbindungskorrektur elektrisch abgeschnitten.
  • Die Verwendung der Dummy-Verdrahtung zur Verbindungskorrektur wird nachstehend in Bezug auf 4 erläutert. In der Nachbarschaft einer Stelle, für die eine Korrektur durchzuführen ist, wird eine Dummy-Verdrahtung 4 (dargestellt durch 4-1 in 4), deren eine Länge zur Korrektur angepasst ist, ausgewählt, gefolgt durch Entfernen des umgebenden Isolationsfilms 32 an der oberen Stelle (siehe 3) und dem Abschneiden der Dummy-Verdrahtung 4-1 an einer Schnittstelle 11-1, z. B. durch einen Laserstrahl. Dabei wird ein Kontaktloch 3-1 an der Dummy-Verdrahtung 4-1 ausgebildet und es wird eine zusätzliche Verdrahtung 12 unter Verwendung eines Aluminiumverdampfungsverfahrens ausgebildet, was die Verdrahtung 4-1 mit der Verdrahtung 2 und deshalb die Dummy-Verdrahtung 4-1 mit der Zellenverdrahtung 13 verbindet. Danach wird eine falsch verbundene Verdrahtung 8-1 an einer Schnittstelle 11-2 elektrisch isoliert, z. B. durch einen Laserstrahl. Wenn zu dieser Zeit eine Verdrahtung einer größeren Länge erforderlich ist, kann stattdessen eine Vielzahl von Dummy-Verdrahtungen zur Verbindungskorrektur verwendet werden. Jene Dummy-Verdrahtungen 4 mit Ausnahme derjenigen Verdrahtungen, die zur Korrektur eingesetzt werden, verbleiben mit der Leitung der inneren Energiequelle VSS im Gegensatz zu der Leitung der inneren Energiequelle VDD verbunden.
  • Die Dummy-Verdrahtung kann auch zur Signalverzögerungskorrektur der inneren Schaltung durch elektrisches Abschneiden der Dummy-Verdrahtung von der Leitung einer inneren Energiequelle verwendet werden. 5 zeigt ein Beispiel zur Verwendung einer Dummy-Verdrahtung zur Verzögerungskorrektur. Eine Dummy-Verdrahtung 4 (dargestellt durch 4-2 in 5) einer Länge, die zur Verzögerungskorrektur angepasst ist, wird nahe einem Ausgang 21 einer Logikschaltung ausgewählt, deren Verzögerungszeit zum Beispiel zu verändern ist. Diese Dummy-Verdrahtung wird von der Leitung einer inneren Energiequelle an einer Schnittstelle 11 elektrisch abgeschnitten, was eine Verdrahtung 4-2 zur Verzögerungskorrektur vorsieht. Danach wird die Verzögerungskorrekturverdrahtung 4-2 mit einem Ausgang 21 der Logikschaltung durch eine zusätzliche Verdrahtung 22 über ein Kontaktloch 3-2, das vor der Ausbildung der zusätzlichen Verdrahtung vorgesehen wurde, verbunden. Diese Verbindungsschritte können wie in dem in 4 gezeigten Fall ausgeführt werden. Die Korrektur einer Verzögerungszeit wird durch Zuweisen einer richtigen Länge an die zu verbindende Dummy-Verdrahtung 4-2 erreicht. Jene Dummy-Verdrahtungen 4 mit Ausnahme derjenigen, die für einen Verzögerungszweck eingesetzt werden, verbleiben alle mit der Leitung des inneren Energieversorgungsanschlusses VSS im Gegensatz zu der Leitung des inneren Energieversorgungsanschlusses VDD verbunden.
  • Als ein Beispiel wird ein Verfahren zum Erhalten der Anordnungen von 2 bis 5 durch ein Standardzellen-System nachstehend detaillierter erläutert.
  • Schritt S1 führt einen IC-Entwurf durch, der ein Muster umfasst, wie in 6 gezeigt. Ein automatisches Verbindungs-Layout wird in Schritt S2 unter Verwendung von z. B. einem Layout-CAD durchgeführt. In dem Verbindungs-Layout in Schritt S2 ist eine Zelle 5-1 nur für eine Energiequellenverbindung enthalten, aber Dummy-Verdrahtungen 4 sind nicht enthalten. In Schritt S3 werden Dummy-Verdrahtungen an einem nicht belegten geeigneten Bereich in dem Verbindungs-Layout vorgesehen. Die Dummy-Verdrahtung 4 wird mit einer Leitung eines inneren Energiequelleanschlusses 2 in Schritt S4 verbunden. Das automatische Verbindungs-Layout ist in Schritt S5 abgeschlossen. In Schritt S6 wird eine tatsächliche Anordnung (eine integrierte Schaltung, die die in 2 gezeigte Anordnung umfasst) basierend auf einem resultierenden Verbindungsmuster-Layout in Schritt S5 vorbereitet. In Schritt S7 wird die somit hergestellte Anordnung auf ihren Zustand getestet. Schritt S9 wird abgebrochen, wenn in Schritt S8 bestimmt wird, dass die Anordnung nicht fehlerhaft ist. Wenn als ein Ergebnis eines Tests die Anordnung in Schritt S10 als fehlerhaft bestimmt wird und die Schadhaftigkeit als durch eine falsch verbundene Verdrahtung verursacht befunden wird, wird in Schritt S11 eine Verbindungskorrektur unter Verwendung einer Dummy-Verdrahtung 4 vorgenommen. Wenn andererseits die Anordnung als fehlerhaft wegen einer Unrichtigkeit einer Verzögerungszeit in der beteiligten integrierten Schaltung bestimmt wird, wird in Schritt S12 eine Verbindungskorrektur unter Verwendung der Dummy-Verdrahtung 4 ausgeführt. Nachdem die Korrektur in Schritt S11 oder S12 vorgenommen wurde, kehrt die Steuerung zu Schritt S7 zurück, um erneut einen Test durchzuführen. Die Korrekturoperation wird in einer geschlossenen Schleife, die Schritte S7 -> S10 -> S11 oder S12 -> S7 umfasst, durchgeführt, bis in Schritt S8 keine Schadhaftigkeit gefunden wird.
  • Gemäß dem vorliegenden Verfahren wird die Dummy-Verdrahtung 4 mit der Leitung eines Anschlusses der inneren Energiequelle VSS, die im Potenzial dem Substrat des Chips 20 entgegengesetzt ist, verbunden, wie z. B. in 2 und 3 gezeigt. Dabei wird eine Kapazität C zwischen dem IC-Substrat 31 und der Dummy-Verdrahtung 4 geschaffen und mit dem Anschluss einer inneren Energieversorgung 7 verbunden. Es ist deshalb möglich, eine Spannungsschwankung des Anschlusses einer inneren Energiequelle zu verhindern und einer inneren Schaltung eine stabile Spannung zuzuführen. Die Dummy-Verdrahtungen 4 werden in derselben Rate und Breite wie jene, in denen Zwischenzellenverdrahtungen 8 angeordnet sind, ausgebildet, was es möglich macht, eine Verbindungskorrektur ebenso wie eine Korrektur der Verzögerungszeit zu bewirken. Zur Verbindungskorrektur wird, wie in 4 gezeigt, die Dummy-Verdrahtung 4-1, die mit dem Anschluss einer inneren Energiequelle 7 verbunden ist, elektrisch von dem Anschluss einer inneren Energiequelle 7 abgeschnitten. Es ist deshalb möglich, die zuvor erwähnten Korrekturoperationen innerhalb einer kurzen Zeitdauer leicht vorzunehmen. Jene Dummy-Verdrahtungen, die zur Korrektur nicht verwendet werden, werden mit dem Anschluss einer inneren Energiequelle VSS verbunden, dazu dienend, ein Energiequellenpotenzial zu stabilisieren. Zur Korrektur einer Verzögerungszeit ist es, wie in 5 gezeigt, im Stand der Technik notwendig, eine Zelle oder Zellen an eine zugehörige Anordnung neu hinzuzufügen, einen Layout-Entwurf neu zu starten und Maskenbildungsdaten noch einmal vorzubereiten. Gemäß der vorliegenden Erfindung jedoch ist es nur notwendig, die Dummy-Verdrahtung 4-2, Kontaktloch 3-2 und eine zusätzliche Verdrahtung 22 vorzusehen, wie oben dargelegt. Es ist somit möglich, eine Korrektur einer Verzögerungszeit einfach vorzunehmen ohne der Anordnung eine neue Zelle oder Zellen hinzuzufügen, nur jene Verbindungsschichten nochmals zu korrigieren, die Korrektur erfordern, sogar im Sinne von Maskenvorbereitungsdaten, und die einbezogenen Operationsschritte zu verkürzen. Diese Dummy-Verdrahtungen, die zur Korrektur nicht verwendet werden, werden zur Stabilisierung des Potenzials einer inneren Energiequelle verwendet, da sie mit dem Anschluss einer inneren Energiequelle verbunden sind.
  • Da die Dummy-Verdrahtungen wie oben dargelegt vorgesehen sind, kann gemäß der vorliegenden Erfindung eine Verdrahtungsdichte in der gleichen Verbindungsschicht gleichmäßiger gemacht werden als die, in der Zwischenzellenverdrahtungen allein in dieser Verbindungsschicht vorgesehen sind, was ein Ausmaß einer Stufe (Unebenheit) auf der Oberfläche der integrierten Schaltung, die aus einem Unterschied in einer Verdrahtungsdichte resultiert, reduziert. Das Vorhandensein der so angeordneten Dummy-Verdrahtungen 4 stellt eine gleichmäßige Verdrahtungsdichte gegen einen "Ladeeffekt" sicher, der in dem Fall erzeugt wird, wo wenn z. B. eine einzelne Verdrahtung allein in einem breiteren Verbindungsbereich vorgesehen ist, sie wegen einer Korrosion, die in einem Ätzschritt entwickelt wird, auseinander gebrochen wird. In 3 stellt eine unterbrochene Linie 41 einen Schichtoberflächenzustand einer integrierten Schaltung dar, in der keine Dummy-Verdrahtungen 4 vorgesehen sind, und eine durchgehende Linie 42 stellt einen Schichtoberflächenzustand der integrierten Schaltung dar, in der Dummy-Verdrahtungen verbunden sind. Aus 3 wird zu sehen sein, dass die Oberfläche 42 der integrierten Schaltung weniger gestuft ist als die Oberfläche 41 der integrierten Schaltung.
  • Die vorliegende Erfindung ist nicht nur auf die zuvor erwähnte Ausführungsform begrenzt. Es können verschiedene Änderungen und Modifikationen der vorliegenden Erfindung vorgenommen werden, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Obwohl die vorliegende Erfindung als auf die integrierte Schaltung unter Verwendung des zuvor erwähnten Standardzellen-Systems angewendet erläutert wurde, kann sie auch zum Beispiel auf eine integrierte Schaltung unter Verwendung eines automatischen Array-Verbindungssystems, wie etwa ein Gate-Array-System, das eine Basiszelle verwendet, angewendet werden. In der Anordnung, wie in 4 und 5 gezeigt, wird die Verdrahtung mit einer richtigen Verbindungsleitung oder Schicht verbunden durch Zurückätzen des Isolierfilms 32, das Abschneiden der Verbindungsleitung durch einen Laserstrahl, Ausbildung eines Kontaktlochs, Ausbildung einer zusätzlichen Verbindungsleitung (12, 22) durch ein Aluminiumverdampfungsverfahren etc. Wenn jedoch die schadhafte Stelle oder Stellen durch eine derartige Korrektur bestätigt werden können, ist es nur notwendig, vorangehende Daten durch Ändern von Maskenvorbereitungsdaten auf dieselbe Weise zu korrigieren, wie in dem Fall, wo wenn eine Anordnung erneut vorbereitet werden muss, eine Korrektur vorgenommen wird mit einer zugehörigen Dummy-Verdrahtung gegen die Maskenvorbereitungsdaten vor einer Korrektur. Es ist somit möglich, einen einbezogenen Operationsprozess zu verkürzen.
  • Bezugszeichen in den Ansprüchen sind für ein besseres Verstehen gedacht und sollen den Bereich nicht begrenzen.

Claims (2)

  1. Integrierte Halbleiterschaltungsanordnung, umfassend: einen integrierten Halbleiterschaltungs-Chip (20) einschließlich eines Halbleitersubstrats (31), an das ein erstes Energiequellenpotential (VDD) angelegt ist; mindestens zwei Zellen-Arrays (5), von denen sich jedes in Longitudinalrichtung erstreckt und jedes eine Vielzahl von Zellen hat, die an einer Hauptfläche des Halbleitersubstrats angeordnet sind; eine Vielzahl von Zwischenzellenverdrahtungen (8) in einer Region zwischen den mindestens zwei Zellen-Arrays, wobei sich die Zwischenzellenverdrahtungen in der Longitudinalrichtung erstrecken; eine Vielzahl von Dummy-Verdrahtungen (4) in einem Raumabschnitt der Region zwischen den mindestens zwei Zellen-Arrays, der definiert ist in der Region zwischen den mindestens zwei Zellen-Arrays durch die Zwischenzellenverdrahtungen, wobei Verdrahtungen der Vielzahl von Dummy-Verdrahtungen verbunden sind mit einem inneren Energiequellenanschluss (7) mit einem zweiten Energiequellenpotential (VSS), das sich von dem ersten Energiequellenpotential unterscheidet; einer Isolationsschicht (32), die zwischen den Dummy-Verdrahtungen (4) und dem Substrat (31) derart vorgesehen ist, dass eine Kapazität (C) gebildet wird von den mit dem zweiten Energiequellenpotential verbundenen Dummy-Verdrahtungen (4), dem Substrat (31) und ihrer umgebenden Isolationsschicht (32); und eine Verbindungsschicht (2), die mit dem zweiten Energiepotential und den Dummy-Verdrahtungen über ein Kontaktloch (3) verbunden ist, wobei die Verbindungsschicht quer zu den Dummy-Verdrahtungen ist; wobei die mit dem zweiten Energiequellenpotential verbundenen Dummy-Verdrahtungen Mittel vorsehen zum Stabilisieren des zweiten Energiequellenpotentials und die Gesamtform der Anordnung der Vielzahl von Dummy-Verdrahtungen in Übereinstimmung ist mit der Form des Raumabschnitts, der von den Zwischenzellenverdrahtungen definiert ist.
  2. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Dummy-Verdrahtungen (4) und der zweite Energiequellenanschluss (7) durch Drähte in einer spezifischen Zelle (5-1) verbunden sind, die für diesen Zweck bestimmt ist und wobei die spezifische Zelle in das Zellen-Array (5-2) der integrierten Halbleiterschaltung inkorporiert ist.
DE69034109T 1989-07-21 1990-07-20 Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren Expired - Lifetime DE69034109T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18931289 1989-07-21
JP1189312A JP2507618B2 (ja) 1989-07-21 1989-07-21 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
DE69034109D1 DE69034109D1 (de) 2003-11-20
DE69034109T2 true DE69034109T2 (de) 2004-07-29

Family

ID=16239245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69034109T Expired - Lifetime DE69034109T2 (de) 1989-07-21 1990-07-20 Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren

Country Status (5)

Country Link
US (1) US5160995A (de)
EP (1) EP0409256B1 (de)
JP (1) JP2507618B2 (de)
KR (1) KR930009023B1 (de)
DE (1) DE69034109T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396100A (en) * 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
JPH0851159A (ja) * 1994-08-05 1996-02-20 Mitsubishi Electric Corp 半導体集積回路
JP3180612B2 (ja) * 1995-03-27 2001-06-25 ヤマハ株式会社 半導体集積回路
US5814847A (en) * 1996-02-02 1998-09-29 National Semiconductor Corp. General purpose assembly programmable multi-chip package substrate
JP3159108B2 (ja) * 1997-03-27 2001-04-23 ヤマハ株式会社 半導体装置とその製造方法
US5917230A (en) * 1997-04-09 1999-06-29 United Memories, Inc. Filter capacitor construction
DE19825607C2 (de) * 1998-06-08 2000-08-10 Siemens Ag Integrierte Halbleiterschaltung mit Füllstrukturen
JP4598470B2 (ja) * 1998-07-03 2010-12-15 パナソニック株式会社 半導体装置
US6346427B1 (en) 1999-08-18 2002-02-12 Utmc Microelectronic Systems Inc. Parameter adjustment in a MOS integrated circuit
US6323113B1 (en) * 1999-12-10 2001-11-27 Philips Electronics North America Corporation Intelligent gate-level fill methods for reducing global pattern density effects
WO2005117115A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chips with useful lines and dummy lines
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
US11239154B2 (en) * 2015-01-20 2022-02-01 Taiwan Semiconductor Manufacturing Company Ltd. Fishbone structure enhancing spacing with adjacent conductive line in power network
US10523188B2 (en) 2016-02-23 2019-12-31 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852346B2 (ja) * 1977-02-18 1983-11-22 株式会社東芝 半導体装置
JPS59198796A (ja) * 1983-04-26 1984-11-10 日本電気株式会社 高密度多層配線基板
JPS60119749A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 多層配線部材
JPH0658947B2 (ja) * 1984-02-24 1994-08-03 株式会社日立製作所 半導体メモリ装置の製法
JPS61125045A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置
JPS6218732A (ja) * 1985-07-15 1987-01-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路とその個性化方法
JPS62206855A (ja) * 1986-03-06 1987-09-11 Nec Corp 半導体装置の配線構造
JPS6387744A (ja) * 1986-09-30 1988-04-19 Nec Corp 半導体集積回路
JPS63304496A (ja) * 1987-06-03 1988-12-12 Mitsubishi Electric Corp 半導体記憶装置
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
EP0409256A3 (en) 1992-10-14
US5160995A (en) 1992-11-03
DE69034109D1 (de) 2003-11-20
EP0409256B1 (de) 2003-10-15
KR930009023B1 (ko) 1993-09-18
KR910003801A (ko) 1991-02-28
JPH0353547A (ja) 1991-03-07
JP2507618B2 (ja) 1996-06-12
EP0409256A2 (de) 1991-01-23

Similar Documents

Publication Publication Date Title
DE69034109T2 (de) Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
DE19721967C2 (de) Speicherbaustein
DE2843144C2 (de)
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE60224735T2 (de) Verfahren zur Herstellung einer Prüfkarte
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE69233297T2 (de) Packung für elektronische Schaltung
DE3427423C2 (de) Integrierter Halbleiterspeicher
DE60207572T2 (de) Verfahren zum herstellen einer nadelkarte
DE60011190T2 (de) Gemischte Sicherungstechnologien
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE2920564A1 (de) Duennfilm-leitungen fuer elektronische schaltkreise
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE4444584B4 (de) Halbleiterwafer zum Durchführen eines Burn-In-Tests
DE2418906B2 (de) Verfahren zur Verbindung der in einer Halbleiterscheibe erzeugten Schaltungskreise
DE102005033715A1 (de) Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren
EP1986237A2 (de) Verfahren zur Erzeugung eines Layouts, Verwendung eines Transistorlayouts und Halbleiterschaltung
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
DE69733513T2 (de) Integrierte Schaltung mit einem Kondensator
DE10238051B4 (de) Integrierte Flip-Chip-Halbleiterschaltung
DE4321211C2 (de) Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in")
DE10131675A1 (de) Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition