DE10131675A1 - Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers - Google Patents

Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers

Info

Publication number
DE10131675A1
DE10131675A1 DE10131675A DE10131675A DE10131675A1 DE 10131675 A1 DE10131675 A1 DE 10131675A1 DE 10131675 A DE10131675 A DE 10131675A DE 10131675 A DE10131675 A DE 10131675A DE 10131675 A1 DE10131675 A1 DE 10131675A1
Authority
DE
Germany
Prior art keywords
ring oscillator
conductor track
storage capacitor
value
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10131675A
Other languages
English (en)
Other versions
DE10131675B4 (de
Inventor
Juergen Lindolf
Martin Popp
Bernhard Sell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10131675A priority Critical patent/DE10131675B4/de
Priority to US10/186,599 priority patent/US6600680B2/en
Publication of DE10131675A1 publication Critical patent/DE10131675A1/de
Application granted granted Critical
Publication of DE10131675B4 publication Critical patent/DE10131675B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012Marginal testing, e.g. race, voltage or current testing of timing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Abstract

Es wird ein Ringoszillator (55) bereitgestellt, der eine Vielzahl von Invertern (5, 20, 35) umfaßt. zwischen zwei Invertern ist eine Leiterbahn (50) angeordnet, an die ein zu messender Speicherkondensator (80) mit seinem zugehörigen Zuleitungswiderstand (85) mittels einer Leiterbahn (186) angekoppelt ist, beziehungsweise mittels eines Transistors (185) ankoppelbar, beziehungsweise abkoppelbar ist. Mittels einer mit dem Ringoszillator (55) verschalteten Meßeinrichtung (100) ist ein Wert für die Oszillationsfrequenz des Ringoszillators (55) ermittelbar, auf dessen Grundlage ein Wert für die Zeitkonstante des Speicherkondensators (80) ermittelbar ist.

Description

  • Die vorliegende Anmeldung betrifft eine Schaltungsanordnung und ein Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers.
  • Halbleiterspeicher weisen Speicherzellen auf, die beispielsweise jeweils einen Speicherkondensator und einen Auswahltransistor umfassen. Die Zeitdauer zum Speichern beziehungsweise zum Auslesen einer Information in die Speicherzelle wird unter anderem von der Zeitkonstante des Speicherkondensators bestimmt. Die Zeitkonstante hängt dabei von der Speicherkapazität des Speicherkondensators und dem Zuleitungswiderstand des Speicherkondensators ab. Der Speicherkondensator kann dabei als ein mit einem Widerstand verschalteter Kondensator angesehen werden.
  • Die Zeitkonstante beziehungsweise die Verzögerungszeit bei der Signalübertragung eines mit einem Widerstand verschalteten Kondensators wird beispielsweise als RC-Zeitkonstante bezeichnet. Mit der vorliegenden Erfindung können unter anderem RC-Zeitkonstanten einer Speicherzelle eines Halbleiterspeichers bestimmt werden. Um beispielsweise die RC- Zeitkonstanten einer Speicherzelle, die einen Grabenkondensator als Speicherkondensator der Speicherzelle aufweist, zu bestimmen, ist es von Vorteil, den Standardprozeß zur Herstellung eines DRAM möglichst nahe dem im Produkt verwendeten Herstellungsprozeß zu gestalten, so daß die als Teststruktur hergestellte Anordnung zur Ermittlung der RC-Zeitkonstante einer im Produkt angeordneten Speicherzelle entspricht.
  • Ist beispielsweise die RC-Zeitkonstante eines Grabenkondensators zu ermitteln, so wird die Kapazität C weitestgehend von der Kapazität des Grabenkondensators gebildet. Der Widerstand R umfaßt unter anderem den Widerstand der leitfähigen Grabenfüllung des Grabenkondensators sowie beispielsweise den Widerstand eines in dem Graben angeordneten vergrabenen Kontakts und den Widerstand eines mit dem Grabenkondensator verbundenen und auf Durchlaß geschalteten Auswahltransistors.
  • Zur Bestimmung der Verzögerungszeit eines mit einem Widerstand verschalteten Kondensators einer Speicherzelle ist beispielsweise aus dem Stand der Technik bekannt, daß ein stark von der runden Form eines Bohrlochs abweichender Grabenkondensator, der eine schlitzförmige Form im Substrat annimmt und gegenüber einem im Produkt in einer Speicherzelle verwendeten Grabenkondensator somit stark abgewandelte geometrische Formen aufweist, zur Bestimmung einer Verzögerungszeit verwendet werden kann. Hierbei ist problematisch, daß eine Struktur zur Ermittlung einer Verzögerungszeit verwendet wird, die von einem im Produkt verwendeten Speicherkondensator sehr stark abweicht. Somit ist eine produktrelevante Messung der RC-Zeitkonstante des im Produkt verwendeten Speicherkondensators mit dieser Struktur nicht zuverlässig möglich.
  • Es ist die Aufgabe der Erfindung, eine Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers anzugeben, mit denen die Zeitkonstante des Speicherkondensators ermittelbar ist.
  • Bezüglich der Schaltungsanordnung wird die Aufgabe gelöst durch eine Schaltungsanordnung zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers, umfassend:
    • - einen Ringoszillator, der mindestens drei in Serie verschaltete Inverter aufweist;
    • - eine Leiterbahn, die ein erstes Segment und ein zweites Segment aufweist und zwei Inverter des Ringoszillators miteinander verschaltet;
    • - einen Speicherkondensator und einen Zuleitungswiderstand, der einen ersten Widerstandsanschluß und einen zweiten Widerstandsanschluß aufweist, wobei der erste Widerstandsanschluß mit dem Speicherkondensator und der zweite Widerstandsanschluß zwischen dem ersten Segment und dem zweiten Segment mit der Leiterbahn verbunden ist;
    • - eine Meßeinrichtung, die mit dem Ringoszillator verschaltet ist und mit der ein Wert für die Oszillationsfrequenz des Ringoszillators ermittelbar ist, eine Einrichtung, durch die auf Grundlage des Werts der Oszillationsfrequenz ein Wert für die Zeitkonstante des Speicherkondensators ermittelbar ist.
  • Der Speicherkondensator ist über den Zuleitungswiderstand mit der Leiterbahn verbunden, die zwischen zwei Invertern des Ringoszillators angeordnet ist. Hierdurch wird die Gesamtkapazität der Leiterbahn vergrößert, wodurch die Schwingfrequenz des Ringoszillators reduziert wird. Aus der Reduzierung der Schwingfrequenz ist die Zeitkonstante des Speicherkondensators und des Zuleitungswiderstands ermittelbar.
  • Eine Ausgestaltung der erfindungsgemäßen Schaltungsanordnung sieht vor, daß die Meßeinrichtung einen Frequenzteiler umfaßt. Ein Frequenzteiler weist den Vorteil auf, daß er eine eventuell sehr hohe Oszillationsfrequenz des Ringoszillators auf eine wesentlich niedrigere Frequenz herunterteilt, die in einer nachfolgenden Schaltung aufgrund der geringeren Frequenz auf vereinfachte Weise mit wesentlich niedrigerem apparativem Aufwand ermittelbar ist.
  • Eine weitere Ausgestaltung der erfindungsgemäßen Schaltungsanordnung sieht vor, daß
    • - ein zweiter Ringoszillator, der mindestens drei in Serie verschaltete Inverter umfaßt, als Referenzschwingkreis angeordnet ist und
    • - ein Mischer mit einem ersten Mischereingang, einem zweiten Mischereingang und einem Mischerausgang mit dem Ringoszillator und dem zweiten Ringoszillator verschaltet ist,
    • - wobei der erste Ringoszillator mit dem ersten Mischereingang und der zweite Ringoszillator mit dem zweiten Mischereingang verbunden ist und der Mischerausgang zur Bestimmung eines Wertes für die Differenz einer ersten Frequenz des ersten Ringoszillators und einer zweiten Frequenz des zweiten Ringoszillators mit der Meßeinrichtung verbunden ist.
  • Der Mischer ermöglicht die Erzeugung eines Signals, welches die Differenz der Frequenz des ersten Ringoszillators und des zweiten Ringoszillators charakterisiert. Hierdurch ist die direkte Bestimmung einer Differenzfrequenz ermöglicht. Der zweite Ringoszillator wird als Referenzschwingkreis verwendet, so daß er beispielsweise nicht die zu messenden Speicherkondensatoren umfaßt, die lediglich bei dem ersten Ringoszillator an die Leiterbahn angekoppelt sind.
  • Eine weitere Ausgestaltung der erfindungsgemäßen Schaltungsanordnung sieht vor, daß ein Transistor so verschaltet ist, daß der Zuleitungswiderstand und der Speicherkondensator mittels des Transistors an die Leiterbahn ankoppelbar und abkoppelbar sind. Der Transistor ermöglicht die gezielte Zuschaltung des zu messenden Speicherkondensators, umfassend den Zuleitungswiderstand. Über einen Gate-Anschluß kann die Leitfähigkeit und somit der elektrische Widerstand der steuerbaren Strecke des Transistors gesteuert werden. Wird die steuerbare Strecke so eingestellt, daß sie einen hohen Widerstand aufweist, so ist der Speicherkondensator praktisch von der Leiterbahn abgekoppelt. Wird die steuerbare Strecke hingegen sehr niederohmig eingestellt, so ist der Speicherkondensator an die Leiterbahn angekoppelt und wirkt sich dämpfend auf die Schwingfrequenz des Ringoszillators aus.
  • Eine weitere Ausgestaltung der Schaltungsanordnung sieht vor, daß eine Vielzahl von Speicherkondensatoren von Speicherzellen eines Speicherzellenfeldes eines Halbleiterspeichers mit der Leiterbahn verschaltet sind. Dies ist vorteilhaft, da üblicherweise die Speicherkapazität eines Speicherkondensators eines Halbleiterspeichers sehr klein ausgebildet ist, so daß die parallele Ankopplung von einer Vielzahl von Speicherkondensatoren an die Leiterbahn eine um ein Vielfaches größere Frequenzveränderung der Oszillationsfrequenz des Ringoszillators bewirkt. Die um ein Vielfaches vergrößerte Frequenzänderung des Ringoszillators ist mit geringerem Meßaufwand, mit geringerer Störanfälligkeit und erhöhter Präzision meßbar.
  • Eine weitere vorteilhafte Ausgestaltung der erfindungsgemäßen Schaltungsanordnung sieht vor, daß die Schaltungsanordnung auf einem Substrat angeordnet ist, auf dem eine Wortleitung zur Steuerung des Transistors und die Leiterbahn angeordnet sind, wobei die Wortleitung zumindest abschnittsweise parallel zu der Leiterbahn verläuft. Durch diese Führung der Leiterbahn, an der jeweils die Vielzahl von mit Widerständen verschaltete Kondensatoren angeschlossen ist, wird die zeitverzögernde Wirkung der Vielzahl von Speicherkondensatoren zur Beeinflussung der Oszillationsfrequenz eines Ringoszillators miteinander kombiniert. Durch die spezielle Führung der Leiterbahn wird eine mäanderartige Struktur auf dem Substrat angeordnet.
  • Bezüglich des Verfahrens wird die Aufgabe gelöst durch ein Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers mit den Schritten:
    • - Bereitstellen einer Schaltungsanordnung, die einen Ringoszillator mit mindestens drei in Serie verschalteten Invertern umfaßt,
    • - die eine Leiterbahn mit einem ersten Segment und einem zweiten Segment umfaßt, wobei die Leiterbahn zwei Inverter des Ringoszillators miteinander verschaltet,
    • - die einen Speicherkondensator und einen Zuleitungswiderstand umfaßt, wobei der Zuleitungswiderstand den Speicherkondensator zwischen dem ersten Segment und dem zweiten Segment mit der Leiterbahn verbindet und
    • - die eine Meßeinrichtung umfaßt, die mit dem Ringoszillator verschaltet ist;
    • - Ermitteln eines Wertes für die Oszillationsfrequenz des Ringoszillators mittels der Meßeinrichtung, wobei aus dem Wert für die Oszillationsfrequenz ein Wert für die Zeitkonstante des Speicherkondensators ermittelt wird.
  • Das erfindungsgemäße Verfahren ermöglicht die Ermittlung der Zeitkonstante des Speicherkondensators.
  • Ein weiterer Verfahrensschritt sieht vor, daß
    • - der Zuleitungswiderstand und der Speicherkondensator mittels eines Transistors mit der Leiterbahn verschaltet sind und mittels des Transistors an die Leiterbahn ankoppelbar und abkoppelbar sind, wobei
    • - für den mittels des Transistors von der Leiterbahn abgekoppelten Betrieb des Ringoszillators ein erster Wert für eine erste Oszillationsfrequenz des Ringoszillators ermittelt wird und
    • - für den mittels des Transistors an die Leiterbahn angekoppelten Betrieb des Ringoszillators ein zweiter Wert für eine zweite Oszillationsfrequenz des Ringoszillators ermittelt wird und
    • - auf Grundlage des ersten Wertes und des zweiten Wertes die Zeitkonstante des Speicherkondensators ermittelt wird.
  • Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß
    • - ein zweiter Ringoszillator, der mindestens drei in Serie verschaltete Inverter umfaßt, als Referenzschwingkreis bereitgestellt wird,
    • - ein Mischer mit einem ersten Mischereingang und einem zweiten Mischereingang und einem Mischerausgang bereitgestellt wird, wobei der erste Ringoszillator mit dem ersten Mischereingang verschaltet ist und der zweite Ringoszillator mit dem zweiten Mischereingang verschaltet ist, und
    • - der Mischer einen Wert für die Differenz der ersten Oszillationsfrequenz des ersten Ringoszillators und der zweiten Oszillationsfrequenz des zweiten Ringoszillators bildet und an die Meßeinrichtung übermittelt und
    • - auf Grundlage des Wertes für die Differenz der Frequenzen die Zeitkonstante des Speicherkondensators ermittelt wird.
  • Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen und Figuren näher erläutert.
  • In den Figuren zeigen:
  • Fig. 1 einen ersten Ringoszillator, der zur Ermittlung der Signalverzögerungszeit eines Speicherkondensators verwendbar ist;
  • Fig. 2 einen ersten Ringoszillator, der den zu vermessenden Speicherkondensator aufweist und einen zweiten Ringoszillator, der als Referenz-Ringoszillator verwendbar ist;
  • Fig. 3 die Draufsicht auf ein Speicherzellenfeld eines Halbleiterspeichers mit Grabenkondensatoren, aktiven Gebieten, Wortleitungen und einer Leiterbahn, an der benachbarte Grabenkondensatoren angeschlossen sind;
  • Fig. 4 eine weitere Draufsicht auf eine Substratoberfläche, bei der die zu vermessenden Elemente mittels Transistoren an die Leiterbahn ankoppelbar sind;
  • Fig. 5 eine Ausgestaltung einer Verzögerungsstrecke, wie sie in dem Referenzschwingkreis verwendbar ist, so daß ein Unterschied zwischen einer Verzögerungsstrecke mit Grabenkondensatoren und einer Verzögerungsstrecke ohne Grabenkondensatoren ermittelbar ist.
  • In Fig. 1 ist ein erster Inverter 5 mit einem ersten Eingang 10 und einem ersten Ausgang 15 dargestellt. Weiterhin ist ein zweiter Inverter 20 mit einem zweiten Eingang 25 und einem zweiten Ausgang 30 dargestellt. Zusätzlich ist ein dritter Inverter 35 mit einem dritten Eingang 40 und einem dritten Ausgang 45 angeordnet, wobei der erste Ausgang 15 mittels einer Leiterbahn 50 mit dem zweiten Eingang 25 verbunden ist und der zweite Ausgang 30 mit dem dritten Eingang 40 verbunden ist und der dritte Ausgang 45 mit dem ersten Eingang 10 verbunden ist, so daß die beschriebene Anordnung einen Ringoszillator 55 bildet.
  • Ein Ringoszillator umfaßt üblicherweise eine ungerade Anzahl von Invertern, die hintereinander geschaltet sind, wobei der Ausgang des letzten Inverters mit dem Eingang des ersten Inverters verschaltet ist. Durch die ungerade Anzahl von Invertern gibt es für die Ringoszillatorschaltung nur einen indifferent stabilen und keinen stabilen Zustand, der bei der Auslenkung in eine stabile Ruhelage zurückkehrt, so daß die Schaltung oszilliert.
  • Die Leiterbahn 50 weist ein erstes Segment 60 und ein zweites Segment 65 auf. Das erste Segment 60 ist beispielsweise durch einen ersten elektrischen Widerstand 70 charakterisiert. Das zweite Segment 65 ist durch einen zweiten elektrischen Widerstand 75 charakterisiert. Ein Kondensator 80 ist mittels eines Zuleitungswiderstands 85 mit der Leiterbahn 50 verbunden. Dabei weist der Zuleitungswiderstand 85 einen ersten Widerstandsanschluß 90 und einen zweiten Widerstandsanschluß 95 auf. Der erste Widerstandsanschluß 90 ist mit dem Kondensator 80 verbunden, und der zweite Widerstandsanschluß 95 ist zwischen dem ersten Segment 60 und dem zweiten Segment 65 mit der Leiterbahn 50 verbunden.
  • Eine Meßeinrichtung 100 ist mit dem dritten Ausgang 45 verbunden. Die Meßeinrichtung umfaßt beispielsweise einen Frequenzteiler 105, welcher dazu geeignet ist, die Oszillationsfrequenz des Ringoszillators herunterzuteilen, so daß diese mit geringerem Aufwand ermittelbar ist. Weiterhin umfaßt die Meßeinrichtung 100 Funktionen zur Bestimmung der Oszillationsfrequenz des Ringoszillators 55.
  • Zusätzlich ist ein Transistor 185 angeordnet, der einen ersten Transistoranschluß 190, einen zweiten Transistoranschluß 195 und einen Gate-Anschluß 200 aufweist. Zusätzlich weist der Transistor 185 eine steuerbare Strecke 205 auf, die zwischen dem ersten Transistoranschluß 190 und dem zweiten Transistoranschluß 195 angeordnet ist und mittels des Gate- Anschlusses 200 steuerbar ist. Der erste Transistoranschluß 190 ist mit dem zweiten Widerstandsanschluß 95 verbunden, und der zweite Transistoranschluß 195 ist zwischen dem ersten Segment 60 und dem zweiten Segment 65 mit der Leiterbahn 50 verbunden. Hierdurch ist das zu messende Objekt umfassend den Kondensator 80 und den Zuleitungswiderstand 85 mittels des Transistors 185 mit der Leiterbahn 50 verbunden.
  • Der Transistor ist mittels einer geeigneten Gate-Spannung, die an den Gate-Anschluß 200 angelegt wird, in einen hochohmigen und einen niederohmigen Zustand versetzbar. Zusätzlich ist beispielsweise zwischen dem zweiten Inverter 20 und dem dritten Inverter 35 ein Kondensator mit einem Zuleitungswiderstand über eine leitende Verbindung 186 an die leitende Verbindung zwischen dem zweiten Inverter 20 und dem dritten Inverter 35 angeschlossen. Alternativ kann auch dieser Anschluß als steuerbarer Transistor ausgebildet sein.
  • Ein Verfahren zur Bestimmung der Signalverzögerungszeit des mit dem Widerstand 85 verschalteten Kondensators 80 sieht vor, daß die Oszillationsfrequenz des Ringoszillators mittels der Meßeinrichtung 100 ermittelt wird. Aus der Oszillationsfrequenz ist nachfolgend die Signalverzögerungszeit des Widerstandes 85 und des Kondensators 80 ermittelbar.
  • Eine Verfahrensvariante sieht vor, daß der Zuleitungswiderstand 85 und der Kondensator 80 mittels des Transistors 185 von der Leiterbahn 50 abgekoppelt werden, indem der Transistor 185 in einen hochohmigen Schaltzustand versetzt wird. In diesem Schaltzustand wird eine Referenzfrequenz des Ringoszillators 55 ermittelt. Anschließend wird der Transistor 185 in einen niederohmigen Zustand versetzt, so daß der Widerstand 85 und der Kondensator 80 an die Leiterbahn 50 angekoppelt sind. Nun wird mittels einer weiteren Frequenzmessung die Oszillationsfrequenz zur Bestimmung der Signalverzögerungszeit des Kondensators 80 und des Zuleitungswiderstandes 85 ermittelt.
  • Beispielsweise ist aus der Differenz der Referenzfrequenz und der Oszillationsfrequenz die zusätzlich durch den Widerstand und den Kondensator verursachte Signalverzögerungszeit ermittelbar.
  • Weiterhin ist eine Vielzahl von Speicherkondensatoren 210 und eine Vielzahl von Speicherzellen 215 eines Speicherzellenfeldes 220 eines Speichers 225 dargestellt. Diese sind ebenfalls mittels einer leitenden Verbindung oder mittels Transistoren an die Leiterbahn 50 ankoppelbar.
  • In Fig. 2 ist der Ringoszillator 55 aus Fig. 1 dargestellt. Zusätzlich ist ein vierter Inverter 110 mit einem vierten Eingang 115 und einem vierten Ausgang 120 sowie ein fünfter Inverter 125 mit einem fünften Eingang 130 und einem fünften Ausgang 135 und ein sechster Inverter 140 mit einem sechsten Eingang 145 und einem sechsten Ausgang 150 angeordnet. Der vierte Ausgang 120 ist mit dem fünften Eingang 130, der fünfte Ausgang 135 ist mit dem sechsten Eingang 145 und der sechste Ausgang 150 ist mit dem vierten Eingang 115 verbunden. Hierdurch ist ein zweiter Ringoszillator 155 als Referenz- Ringoszillator 160 gebildet.
  • Zusätzlich ist ein Mischer 165 mit einem ersten Mischereingang 170, einem zweiten Mischereingang 175 und einem Mischerausgang 180 angeordnet. Der erste Mischereingang 170 ist mit dem ersten Ringoszillator 55 verbunden, und der zweite Mischereingang 175 ist mit dem zweiten Ringoszillator 155 verbunden. Der Mischerausgang 180 ist mit der Meßeinrichtung 100 verbunden, die beispielsweise einen Frequenzteiler 105 und eine Schaltungsanordnung 101 zur Ermittlung einer Frequenz umfaßt, die eine Ermittlung der Signalverzögerungszeit des Widerstands 85 und des Kondensators 80 ermöglicht.
  • Ein Verfahren zur Bestimmung der Signalverzögerungszeit des Kondensators 80 und des Widerstands 85 sieht vor, daß die Schwingungsfrequenz des Referenz-Ringoszillators 160 und die Schwingungsfrequenz des Ringoszillators 55, an den der zu messende Widerstand 85 und die zu messende Kapazität 80 angeschlossen sind, dem Mischer zugeführt werden, der diese miteinander vergleicht und eine Differenzfrequenz erzeugt, aus der die Signalverzögerungszeit des Widerstandes und des Kondensators ermittelbar ist.
  • In Fig. 2 ist die Schaltungsanordnung 250 zwischen dem ersten Inverter 5 und dem zweiten Inverter 20 angeordnet. Die Schaltungsanordnung 250 wird mit Bezug auf die Fig. 3 und 4 näher erläutert. Die weitere Leiterbahn 270 wird in Zusammenhang mit Fig. 5 näher beschrieben.
  • In Fig. 3 ist die Leiterbahn 50 dargestellt, die zwischen dem ersten Inverter 5 und dem zweiten Inverter 20 angeordnet ist. Die Leiterbahn 50 ist auf einer Substratoberfläche 235 eines Substrats 230 angeordnet. Die Substratoberfläche 235 weist eine erste Ausdehnungsrichtung X und eine senkrecht zur ersten Ausdehnungsrichtung angeordnete zweite Ausdehnungsrichtung Y auf. Die Leiterbahn 50 verläuft über ein aktives Gebiet 265, an dem ein Grabenkondensator 255 angeschlossen ist. Entgegen einem üblichen Layout für ein DRAM- Speicherzellenfeld ist die Wortleitung 245 in diesem Ausführungsbeispiel nicht zwischen dem Bitleitungskontakt 260 und dem Grabenkondensator 255 angeordnet, sondern verläuft oberhalb des Grabenkondensators 255 und ist mittels einer Isolationsschicht von dem Grabenkondensator 255 isoliert. Bei einer nachfolgenden Implantation wird folglich zwischen dem Grabenkondensator 255 und dem Bitleitungskontakt 260 kein Transistor, sondern ein durchgehend dotiertes Gebiet gebildet, welches den Grabenkondensator direkt an die Leiterbahn 50 anschließt. Bezüglich der ersten Ausdehnungsrichtung X sind benachbarte Grabenkondensatoren an benachbarten aktiven Gebieten an die Leiterbahn 50 angeschlossen. Die Leiterbahn 50 weist ein Verbindungselement auf, welches in Richtung der zweiten Ausdehnungsrichtung Y verläuft. Parallel zu der ersten Ausdehnungsrichtung X, in entgegengesetzter Ausdehnungsrichtung zur ersten Ausdehnungsrichtung X, verläuft die Leiterbahn 50 erneut über aktive Gebiete und kontaktiert somit weitere Grabenkondensatoren 255 mit der Leiterbahn 50. Der Widerstand 85, über den der Grabenkondensator 255 mit der Leiterbahn 50 verbunden ist, ist beispielsweise durch eine in dem Grabenkondensator angeordnete leitende Grabenfüllung sowie das durchgehend dotierte Gebiet im aktiven Gebiet 265 gebildet.
  • Ein weiteres Ausführungsbeispiel sieht vor, daß nicht Grabenkondensatoren, sondern Stacked-Kondensatoren an der Position 255 angeordnet sind.
  • Beispielsweise ist die in Fig. 3 dargestellte Schaltungsanordnung zwischen den zweiten Inverter 20 und den dritten Inverter 35 geschaltet, wobei das dotierte Gebiet zwischen dem Grabenkondensator 255 und dem Bitleitungskontakt 260 die leitende Verbindung 186 bildet.
  • In Fig. 4 ist die Draufsicht auf ein Speicherzellenfeld dargestellt, wobei ein aktives Gebiet 265 an einen Grabenkondensator 255 angeschlossen ist. Das aktive Gebiet 265 ist zusätzlich mittels eines Bitleitungskontakts 260 an die Leiterbahn 50 angeschlossen. Im Gegensatz zu Fig. 3 ist zwischen dem Bitleitungskontakt 260 und dem Grabenkondensator 255 die Wortleitung 245 angeordnet. Die Wortleitung 245 ist dazu geeignet, den Gate-Anschluß 200 des Transistors 185 anzusteuern. Somit ist der Grabenkondensator 255 mittels der Wortleitung 245 an die Leiterbahn 50 elektrisch ankoppelbar beziehungsweise abkoppelbar. Die Leiterbahn 50 verläuft ebenfalls wie in Fig. 3 mäanderförmig auf der Oberfläche 235 des Substrats 230, wobei bezüglich der ersten Ausdehnungsrichtung x benachbarte aktive Gebiete 265 an die Leiterbahn 50 angeschlossen sind und die Leiterbahn 50 ein Verbindungselement 240 entlang der zweiten Ausdehnungsrichtung Y aufweist, welches ein weiteres Segment der Leiterbahn 50, das antiparallel zur ersten Ausdehnungsrichtung X verläuft und ebenfalls benachbarte aktive Gebiete 265 kontaktiert, miteinander verbindet.
  • Die in Fig. 4 dargestellte Schaltungsanordnung ist beispielsweise als weitere Schaltungsanordnung 250 in Fig. 2 dargestellt.
  • In Fig. 5 ist eine weitere Ausgestaltung eines Speicherzellenfeldes dargestellt. Im Gegensatz zu Fig. 4 sind allerdings keine Kondensatoren ausgebildet, so daß die in Fig. 5 dargestellte Leiterbahn 270 beispielsweise als Leiterbahn zwischen dem vierten Inverter 110 und dem fünften Inverter 120 angeordnet werden kann, um die Schwingungsfrequenz des Referenz-Ringoszillators 160 zu beeinflussen.
  • Wenn der Zuleitungswiderstand einen kleinen Widerstandswert aufweist, so ist der Kondensator 80 sehr gut an die Leiterbahn 50 angekoppelt, so daß er zu einer langen Signallaufzeit und großen Dämpfung führt, die eine große Frequenzveränderung in dem Ringoszillator bewirkt. Weist der Zuleitungswiderstand zum Beispiel den Widerstandswert 0 auf, so bildet der Widerstand des ersten Segments 60 zusammen mit dem Kondensator 80 einen klassischen Tiefpaß. Weist der Zuleitungswiderstand einen von 0 verschiedenen Widerstandswert auf, so wird der Kondensator 80 mit steigendem Widerstandswert des Zuleitungswiderstands in immer geringerem Maße an die Leiterbahn 50 angekoppelt.
  • Für einen schnellen DRAM-Chip, bei dem die in einem Speicherkondensator 80 gespeicherte Ladung möglichst schnell zu einem Leseverstärker zu transportieren ist, wirkt sich ein großer Wert für den Zuleitungswiderstand 85 bremsend auf den Ladungstransport vom Kondensator 80 zu einem Leseverstärker aus.
  • In der vorliegenden Anmeldung sind Teststrukturen beschrieben, die einen Ringoszillator enthalten, um auf einem Speicherchip ein oszillierendes Signal zu erzeugen, welches beispielsweise mit einer Frequenz von 200 MHz schwingen kann. Der Ringoszillator besteht aus einer Serie von hintereinander geschalteten CMOS-Invertern. Die Inverter und die Meßeinrichtung 100 können beispielsweise im sogenannten Sägerahmen (Kerf) des Chips angeordnet werden.
  • Um eine Schwingung zu ermöglichen, ist in einem Ringoszillatorkreis eine ungerade Anzahl von CMOS-Invertern erforderlich. Zwischen die einzelnen Inverter kann ein zu messendes RC-Verzögerungsglied als Verbindungselement integriert werden. Durch die Veränderung der Signallaufzeit, die das RC- Verzögerungsglied verursacht, wird die Frequenz des Ringoszillators beeinflußt. Üblicherweise wird durch das Zuschalten einer Kapazität an die Verbindungsleitung zwischen zwei Invertern die Schwingungsfrequenz des Ringoszillators vermindert. Bei Frequenzen im Bereich von einigen Megahertz kann das Schwingungssignal direkt mit Meßspitzen an einem Charakterisierungsmeßplatz gemessen werden. Für höhere Frequenzen kann wahlweise ein Frequenzteiler vorgesehen werden, der die auftretenden Frequenzen auf ein meßbares Niveau reduziert.
  • Eine Steigerung der Meßgenauigkeit kann weiterhin darüber erreicht werden, daß zwei Ringoszillatoren angeordnet werden, wobei bei dem ersten Ringoszillator das zu messende RC-Glied integriert ist und der zweite Ringoszillator das zu messende RC-Glied nicht aufweist und somit als Referenz-Ringoszillator verwendbar ist. Mit Hilfe eines Mischers können die beiden Schwingungssignale zusammengeführt werden, so daß der Mischer an seinem Ausgang die Differenz der beiden Schwingungen als Differenzfrequenz ausgibt. Somit kann bei sehr kleinen Frequenzunterschieden zwischen dem Ringoszillator und dem Referenz-Ringoszillator ein Ausgangssignal gemessen werden. Es ist folglich zu erwarten, daß Frequenzunterschiede zwischen dem Ringoszillator und dem Referenz-Ringoszillator im Promillebereich nachgewiesen werden können. Für das Beispiel eines Grabenkondensators als RC-Glied kann aus diesen Messungen auch der Reihenwiderstand der Kondensatorelektrode gemessen werden, sofern die Kapazität mit einer unabhängigen Messung bestimmt wird. Dies ist zum Beispiel mit einer statischen Kapazitätsmessung möglich.
  • Durch die Ankopplung der Grabenkondensatoren mittels eines Dotiergebiets beziehungsweise mittels eines Transistors sind die parasitären Größen der Zuleitungswiderstände und Kapazitäten - wie Metallbahnen und Kontaktlochfüllungen - bei der Messung eliminierbar. Dazu wird die zu messende Signallaufstrecke zum einen mit Auswahltransistoren und Grabenkondensatoren ausgeführt, die im Referenz-Ringoszillator nicht angeordnet werden. Durch die parallele Ansteuerung der Auswahltransistoren werden für die Verzögerungsstrecken die Kondensatoren entweder zugeschaltet oder nicht zugeschaltet. Im Falle des Referenz-Ringoszillators besteht beispielsweise eine leitende Verbindung. Damit kann der Einfluß aller parasitären Größen auf das Meßergebnis eliminiert werden.
  • Hierdurch ist ermöglicht, daß die Zeitkonstante eines RC- Gliedes direkt gemessen wird. Hierfür wird insbesondere mittels eines Ringoszillators ein Schwingungssignal auf dem Chip erzeugt, welches durch die Verwendung von Frequenzteilern zu leicht meßbaren Größen umgewandelt werden kann. Zusätzlich kann durch die Verwendung eines Referenz-Ringoszillators und durch Mischen des Meßsignals mit dem Referenzsignal die Meßgenauigkeit erheblich erhöht werden. Die gezeigten Strukturen können hierbei mit einem standardmäßigen CMOS-Prozeß gefertigt werden.
  • Eine Variante der Erfindung sieht vor, daß die zu messenden Glieder mittels eines Transistors an die leitende Verbindung 50 eines Ringoszillators zuschaltbar sind. Hierbei ist eine große Anzahl von RC-Gliedern integrierbar, die ein entsprechend großes Verzögerungssignal für den Ringoszillator bewirken.

Claims (9)

1. Schaltungsanordnung zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers, umfassend:
einen Ringoszillator (55), der mindestens drei in Serie verschaltete Inverter (5, 20, 35) aufweist;
eine Leiterbahn (50), die ein erstes Segment (60) und ein zweites Segment (65) aufweist und zwei Inverter des Ringoszillators (55) miteinander verschaltet;
einen Speicherkondensator (80) und einen Zuleitungswiderstand (85), der einen ersten Widerstandsanschluß (90) und einen zweiten Widerstandsanschluß (95) aufweist, wobei der erste Widerstandsanschluß (90) mit dem Speicherkondensator (80) und der zweite Widerstandsanschluß (95) zwischen dem ersten Segment (60) und dem zweiten Segment (65) mit der Leiterbahn (50) verbunden ist;
eine Meßeinrichtung (100), die mit dem Ringoszillator (55) verschaltet ist und mit der ein Wert für die Oszillationsfrequenz des Ringoszillators (55) ermittelbar ist, eine Einrichtung, durch die auf Grundlage des Werts der Oszillationsfrequenz ein Wert für die Zeitkonstante des Speicherkondensators (80) ermittelbar ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Meßeinrichtung (100) einen Frequenzteiler (105) umfaßt.
3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß
ein zweiter Ringoszillator (155), der mindestens drei in Serie verschaltete Inverter (110, 125, 140) umfaßt, als Referenzschwingkreis (160) angeordnet ist und
ein Mischer (165) mit einem ersten Mischereingang (170), einem zweiten Mischereingang (175) und einem Mischerausgang (180) mit dem Ringoszillator (55) und dem zweiten Ringoszillator (155) verschaltet ist,
wobei der erste Ringoszillator (55) mit dem ersten Mischereingang (170) und der zweite Ringoszillator (155) mit dem zweiten Mischereingang (175) verbunden ist und der Mischerausgang (180) zur Bestimmung eines Wertes für die Differenz einer ersten Frequenz des ersten Ringoszillators (55) und einer zweiten Frequenz des zweiten Ringoszillators (155) mit der Meßeinrichtung (100) verbunden ist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Transistor (185) so verschaltet ist, daß der Zuleitungswiderstand (85) und der Speicherkondensator (80) mittels des Transistors (185) an die Leiterbahn (50) ankoppelbar und abkoppelbar sind.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Vielzahl von Speicherkondensatoren (210) von Speicherzellen (215) eines Speicherzellenfeldes (220) eines Halbleiterspeichers (225) mit der Leiterbahn (50) verschaltet sind.
6. Schaltungsanordnung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß die Schaltungsanordnung auf einem Substrat (230) angeordnet ist, auf dem eine Wortleitung (245) zur Steuerung des Transistors (185) und die Leiterbahn (50) angeordnet sind, wobei die Wortleitung (245) zumindest abschnittsweise parallel zu der Leiterbahn (50) verläuft.
7. Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers mit den Schritten:
- Bereitstellen einer Schaltungsanordnung, die einen Ringoszillator (55) mit mindestens drei in Serie verschalteten Invertern (5, 20, 35) umfaßt,
- die eine Leiterbahn (50) mit einem ersten Segment (60) und einem zweiten Segment (65) umfaßt, wobei die Leiterbahn (50) zwei Inverter des Ringoszillators (55) miteinander verschaltet,
- die einen Speicherkondensator (80) und einen Zuleitungswiderstand (85) umfaßt, wobei der Zuleitungswiderstand (85) den Speicherkondensator (80) zwischen dem ersten Segment (60) und dem zweiten Segment (65) mit der Leiterbahn (50) verbindet und
- die eine Meßeinrichtung (100) umfaßt, die mit dem Ringoszillator (55) verschaltet ist;
- Ermitteln eines Wertes für die Oszillationsfrequenz des Ringoszillators (55) mittels der Meßeinrichtung (100), wobei aus dem Wert für die Oszillationsfrequenz ein Wert für die Zeitkonstante des Speicherkondensators (80) ermittelt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
der Zuleitungswiderstand (85) und der Speicherkondensator (80) mittels eines Transistors (185) mit der Leiterbahn (50) verschaltet sind und mittels des Transistors (185) an die Leiterbahn (50) ankoppelbar und abkoppelbar sind, wobei
für den mittels des Transistors von der Leiterbahn (50) abgekoppelten Betrieb des Ringoszillators (55) ein erster Wert für eine erste Oszillationsfrequenz des Ringoszillators (55) ermittelt wird und
für den mittels des Transistors an die Leiterbahn (50) angekoppelten Betrieb des Ringoszillators (55) ein zweiter Wert für eine zweite Oszillationsfrequenz des Ringoszillators (55) ermittelt wird und
auf Grundlage des ersten Wertes und des zweiten Wertes die Zeitkonstante des Speicherkondensators (80) ermittelt wird.
9. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß
ein zweiter Ringoszillator (155), der mindestens drei in Serie verschaltete Inverter (110, 125, 140) umfaßt, als Referenzschwingkreis (160) bereitgestellt wird,
ein Mischer (165) mit einem ersten Mischereingang (170) und einem zweiten Mischereingang (175) und einem Mischerausgang (180) bereitgestellt wird, wobei der erste Ringoszillator (55) mit dem ersten Mischereingang (170) verschaltet ist und der zweite Ringoszillator (155) mit dem zweiten Mischereingang (175) verschaltet ist, und
der Mischer (165) einen Wert für die Differenz der ersten Oszillationsfrequenz des ersten Ringoszillators (55) und der zweiten Oszillationsfrequenz des zweiten Ringoszillators (155) bildet und an die Meßeinrichtung (100) übermittelt und
auf Grundlage des Wertes für die Differenz der Frequenzen die Zeitkonstante des Speicherkondensators (80) ermittelt wird.
DE10131675A 2001-06-29 2001-06-29 Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers Expired - Fee Related DE10131675B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10131675A DE10131675B4 (de) 2001-06-29 2001-06-29 Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
US10/186,599 US6600680B2 (en) 2001-06-29 2002-07-01 Circuit configuration and method for determining a time constant of a storage capacitor of a memory cell in a semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10131675A DE10131675B4 (de) 2001-06-29 2001-06-29 Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers

Publications (2)

Publication Number Publication Date
DE10131675A1 true DE10131675A1 (de) 2003-01-16
DE10131675B4 DE10131675B4 (de) 2005-04-07

Family

ID=7690098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10131675A Expired - Fee Related DE10131675B4 (de) 2001-06-29 2001-06-29 Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers

Country Status (2)

Country Link
US (1) US6600680B2 (de)
DE (1) DE10131675B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021163A1 (de) * 2004-04-29 2005-08-11 Infineon Technologies Ag Verfahren und Messsystem zum Messen einer Verzögerungszeit eines Verzögerungselementes in einer integrierten Schaltung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526011A (ja) * 2004-12-23 2008-07-17 エヌエックスピー ビー ヴィ オンシリコン配線容量抽出
US7376001B2 (en) * 2005-10-13 2008-05-20 International Business Machines Corporation Row circuit ring oscillator method for evaluating memory cell performance
DE102005060086B4 (de) * 2005-12-15 2008-08-21 Qimonda Ag Mess-Verfahren für einen Halbleiterspeicher, und Halbleiterspeicher
US8139401B2 (en) * 2008-02-11 2012-03-20 Nxp B.V. Integrated circuit with a memory matrix with a delay monitoring column
US9496853B2 (en) 2011-07-22 2016-11-15 Nvidia Corporation Via resistance analysis systems and methods
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US9047990B2 (en) * 2011-10-10 2015-06-02 International Business Machines Corporation Determination of series resistance of an array of capacitive elements
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
CN103983809A (zh) 2013-02-08 2014-08-13 辉达公司 Pcb板及其在线测试结构以及该在线测试结构的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039602A (en) * 1990-03-19 1991-08-13 National Semiconductor Corporation Method of screening A.C. performance characteristics during D.C. parametric test operation
US5497127A (en) * 1994-12-14 1996-03-05 David Sarnoff Research Center, Inc. Wide frequency range CMOS relaxation oscillator with variable hysteresis
JP2848293B2 (ja) * 1995-11-24 1999-01-20 日本電気株式会社 不揮発性半導体記憶装置
JPH10163451A (ja) * 1996-12-02 1998-06-19 Hitachi Ltd 半導体記憶装置
JP3497708B2 (ja) * 1997-10-09 2004-02-16 株式会社東芝 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021163A1 (de) * 2004-04-29 2005-08-11 Infineon Technologies Ag Verfahren und Messsystem zum Messen einer Verzögerungszeit eines Verzögerungselementes in einer integrierten Schaltung

Also Published As

Publication number Publication date
US6600680B2 (en) 2003-07-29
US20030001185A1 (en) 2003-01-02
DE10131675B4 (de) 2005-04-07

Similar Documents

Publication Publication Date Title
EP0002751B1 (de) Schaltkreis zur Einstellung des Widerstandswertes eines Abschlusswiderstandes von Leitverbindungen in Halbleiterstrukturen
DE3915438C2 (de)
DE2728052C2 (de) Prüfstruktur für monolithisch integrierte Halbleiterschaltungen
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE19603802A1 (de) Spannungssonde mit Vielfachanschlußleitungen
DE4000429C2 (de) Dram
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
EP0523594A1 (de) Verfahren zur Korpuskularstrahl-Prüfung von Substraten für Flüssigkeitskristallanzeigen (LCD)
DE10131675B4 (de) Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
DE4017617C2 (de) Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche
EP1116957B1 (de) Schaltungsanordnung zur Kapazitätsmessung von Strukturen in einer integrierten Schaltung
DE69034109T2 (de) Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
DE102005003000B4 (de) Halbleiterprodukt mit einem Halbleitersubstrat und einer Teststruktur und Verfahren
DE10143034B4 (de) Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
DE4015459A1 (de) Integrierter hochfrequenz-eingangsdaempfer
DE2033260B2 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE10340714B3 (de) Teststruktur für ein Single-sided Buried Strap-DRAM-Speicherzellenfeld
DE1906324B2 (de) Integrierte Halbleiteranordnung mit vier auf dem gleichen Halbleitersubstrat angeordneten und elektrisch miteinander verbundenen Feldeffekttransistorelementen
DE10242054B3 (de) Teststruktur
DE102004008245B3 (de) Integrierter Halbleiterspeicher und Verfahren zum elektrischen Stressen eines integrierten Halbleiterspeichers
DE2453578A1 (de) Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht
DE60305865T2 (de) DNA-spezifische Kapazitiver Affinitätssensor
DE10303963B4 (de) Integrierte Schaltungsanordnung
DE2556685A1 (de) Elektronische uhr

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 2900

8364 No opposition during term of opposition
8325 Change of the main classification

Ipc: G11C 29/00 AFI20040809BHDE

8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee