DE2504076A1 - Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen - Google Patents

Description

Amtliches Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin; ErJ 974 002

Anordnung und Verfahren zur Kontaktprüfung γοη Halb leiter s chal tungen ;

Die Erfindung liegt auf dem Gebiet der Prüfung des elektrischen ; Kontakts zwischen Prüfspitzen oder Meßsonden und Anschlüssen von ^; integrierten Halbleiterschaltungen, Solche Prüfungen sind notwendig, bevor der eigentliche Funktionstest der logischen Schaltkreise auf der Halbleiterschaltung durchgeführt wird,

Die primären oder externen Eingangs- oder Ausgangsverbindungen einer Halbleiter-Großschaltung (LSI-Chip) sind auf eine bestimm- , te Anzahl begrenzt, auf die der Konstrukteur beim Entwurf der ^! Schaltung beschränkt ist. Ein typischer Test einer solchen Schal- ^: tung enthält eine Reihe von Testmustern, die vom Konstrukteur zur Funktionsprüfung der Schaltung ausgewählt wurden. Die dabei gewonnene Information wird benutzt, um eine größere Anzahl von ι Halbleiterschaltungen, die sich auf einem sogenannten Wafer be- ^: finden, vor der Teilung des letzteren zu testen; ebenso kann sie ; benutzt werden um ein Halbleiter-Chip, das nach der Aufteilung des Wafers auf ein Substrat aufgelötet wurde, nochmals auf seine Funktion zu prüfen.

509834/0594

2 § Q 4 O 7 6.

LSI-Chips aus laufender Produktion weisen einige zehn bis einige hundert Anschlußstellen auf, die mit Lötkügelchen versehen werden, mit deren Hilfe sowohl die elektrische als auch mechanische Verbindung der Chips mit einem Modulsubstrat erfolgt, über diese Lötverbindungen werden sowohl die Verbindungen von ι Chip zu Chip als auch die Verbindungen nach außen hergestellt. ι Die zur Prüfung des Chips verwendeten Meßsonden oder Prüfspitzen ! müssen demnach sowohl zur Prüfung des ganzes Wafers als auch zum i Testen des eingebauten Chips guten Kontakt mit den Signal- und j Versorgungsanschlüssen aufweisen.

■ Die endgültige Ausrichtung der Prüfspitzen wird normalerweise ι manuell durch visuelle Beobachtung überlagerter optischer Bilder ¹ der Spitzen der Prüfsonden und der angepeilten Kontaktanschlüsse '· durchgeführt, Dieses optische System liegt physisch zwischen ι den beiden Feldern von Prüfspitzen und KontaktanSchlussen und , muß mechanisch aus diesem Bereich entfernt werden, wenn die ; Prüfspitzen in die Kontaktstellung abgesenkt werden. Es gibt

j keine zufriedenstellende Methode, die eigentliche Kontaktauf-

, nähme, die auf die Absenkbewegung in Richtung der Z-Achse folgt, visuell zu beobachten, Die Darstellung eines bekannten Ausrichtverfahrens ist dem IBM Technical Disclosure Bulletin, Band 16, Nr. 1, Seiten 23 und 24, das im Juni 1973 veröffentlicht wurde, zu entnehmen.

¹ Da das eigentliche Testen des Chips elektronisch durchgeführt wird, erscheint es sinnvoll, die endgültige Ausrichtung und Kontaktaufnahme ebenfalls elektronisch zu prüfen. Auch sollte das Chip selbst modifiziert werden, um eine eindeutige passive Antwort der einzelnen Prüfkontakte zu liefern, um sie gemeinsam untersuchen zu können. Ein Vorschlag für die Sicherung des Prüfkontaktes ist im IBM Technical Disclosure Bulletin, Band 15, Nr. 11, Seiten 3552 und 3553 gegeben, das im April 1973 publi-

en 974 002 5 Q 9 8 3 4 / 0 S 94

ziert wurde. Dieser Vorschlag ist für eine manuelle Benutzung vorgesehen und verbindet eine Stromquelle mit allen Ein- und Ausgangsanschlüssen eins Halbleiter-Chips über eine gemeinsame Eingangsprüfspitze _r einen'gemeinsamen Eingangsanschluß/ eine gemeinsame Verbindungsleitung und eine Mehrzahl von Schottky-Dioden, die alle mit einem entsprechenden Ein- oder Ausgangsanschluß verbunden sind. Der Stromfluß von der Stromquelle durch die Dioden zu den Ein- und Ausgangsanschlüssen wird durch ein Amperemeter abgefühlt, das mit den Prüfsonden sequentiell verbunden wird/ wenn letztere guten elektrischen Kontakt mit den Ein- und Ausgangsanschlüssen haben. Das Abfühlen wird sequentiell Sonde um Sonde durchgeführt; demgegenüber werden die funktionellen Kreise auf dem Chip kontinuierlich betrieben. Demnach muß die Stromquelle über eine gemeinsame Prüfspitze und entsprechenden Anschluß genügend Eingangsstrom für alle mit den Ein- und Ausgangsanschlü.ssen verbundene Schaltkreise liefern. Dies wirft ernsthafte Probleme für miniaturisierte LSI-Chips und die darauf befindlichen Anschlüsse auf, Außerdem erweist sich als Nachteil, daß bei einer intermittierenden Verbindung zwischen der gemeinsamen Prüfsonde und dem entsprechenden Anschluß der Test negativ ausfällt, obwohl alle Sonden-Anschluß-Kontakte fehlerfrei sind,

Im\erlauf des Testens von Halbleiterschaltungen innerhalb einer Versuchsproduktion besteht die wesentliche Schwierigkeit bei der Prüfung darin, daß schlechte Kontakte zwischen den Prüfspitzen und den Wafer-Anschlüssen auftreten. Der Grund für diese Problematik liegt einfach darin, daß der Kontakt und der Anschluß auf dem Chip bei dieser Art von Schaltungen auf ungefähr 125 um oder weniger geschrumpft sind, viel zu klein um sie möglicherweise mit einer Zweispitzen-Kelvin-Sonde zu kontaktieren. Demnach kann sich der Test nur auf die korrekte Funktion des guten Chips stützen, um die Brauchbarkeit des PrüfSpitzenkontakts zu beweisen. Das Dilemma besteht nun darin, daß ein schlechter Prüfspitzenkontakt ein an sich "gutes" Chip wie ein

^{EN 974 0Q2} 509834/0594

fehlerhaftes aussehen läßt.

Bei schlechten Produktausbeuten ist es extrem schwierig, zwischen dauernd fehlerhaftem Prüfspitzenkontakt und überwiegend schlechtem Produkt zu differenzieren. Wenn andererseits ein ge- !gebenes Chip sich beim Test als fehlerfrei herausstellt, kann man davon ausgehen, daß es tatsächlich keine Fehler aufweist, da es höchst unwahrscheinlich ist, daß ein schlechter Prü£- ίspitzenkontakt den funktioneilen Fehler des Chips gerade korn-Ipensiert,

j Nichtsdestotrotz kann es passieren, daß durch einen schlechten Prüfspitzenkontakt ein an sich fehlerhaftes Chip beim Test nicht als solches erkannt wird, Dies ka,nn dann auftreten, wenn die rich-

! tige Kombination von Prüf spitzenkonta,kten intermittierend zum falschen Zeitpunkt innerhalb des Testmusters gleichzeitig geöffnet wird, Dieser Fall hätte zwei primäre Effekte im Gefolges leine Menge guter Produkte würde als fehlerhaft zurückgewiesen und wenige 'schlechte" Chips akzeptiert. Als Sekundäreffekt träte eine anomal niedrige Ausbeute und eine anomal hohe Fehlerquote !bei ausgelieferten Produkten auf.

'Das Ziel der Erfindung besteht nun darin, eine verbesserte ,

^J| ι

Anordnung zum Prüfen der elektrischen Verbindungen zwischen Meß- ! '< sonden oder Prüf spitzen und Anschlußstellen auf den Chips vor der eigentlichen Funktionsprüfung der Schaltkreise anzugeben.

Diese Aufgabe löst die Erfindung durch die im Patentbegehren angegebenen Maßnahmen, In einer vorteilhaften Ausführungsform ist auf dem Chip eine N-fache UND-Schaltung aus Schottky-Dioden vorgesehen, die eine gemeinsame Basisdiffusionszone und individuelle Emitter aufweisen, von denen jeder mit einem entsprechenden primären Eingangsanschluß parallel zu den Funktionsanschlüssen verbunden ist. Die primären Ausgangsanschlüsse sind in gleicher Wei-I se mit Emittern einer Schottky-Diode mit gemeinsamer Basis, die

^{EN 974} °⁰² 509834/0594

in entgegengesetzter Richtung funktioniert, verbunden.

Schließlich wird die Prüfschaltung durch einen entsprechenden PufferVerstärker, der sich ebenfalls auf dem Chip befindet, zwischen den gemeinsamen Basisregionen der beiden Schottky-Dioden-Matrizen vervollständigt. Nun geben alle primären Ausgangsanschlüsse simultan Ausgangssignale einer bestimmten Größe dann und nur dann ab, wenn sämtliche Eingangsanschlüsse des Chips gleichartige Eingangssignale entsprechender Größe aufweisen und die Versorgungsanschlüsse ebenfalls die vorgegebenen Spannungen empfangen. Wenn andererseits diese primären Ausgangsspannungen gleichzeitig vom Testgerät des Systems, mit dem die Prüfspitzen verbunden sind, abgefühlt werden, müssen demnach alle Ausgangsanschlüsse mit den Prüfspitzen verbunden sein, Damit ist eine vollständige Kontaktherstellung zwischen sämtlichen Prüfspitzen und allen Anschlüssen gewährleistet.

Die funktionelle Stabilität des Prüfkontakts kann danach auf der Basis eines geeigneten elektrischen oder zeitlichen Parameters analysiert werden. Generell kann man davon ausgehen, daß ein einmal einwandfrei hergestellter Kontakt danach nur selten intermittierend arbeiten wird. Als direktes Resultat wird es möglich, den oben beschriebenen Prüfkreis zur Gewinnung eines Signals "Prüfspitze unten^:i zu benutzen. Damit kann dann die Absenkung der Prüfeinrichtung auf die Chipoberfläche beendet werden. Außerdem kann dieses Signal benutzt werden, um die Ausführungen des konventionellen Testmusters zu starten, hierdurch kann die Effizienz der gesamten Testeinrichtung wesentlich verbessert werden.

Weitere Vorteile der Anordnung sind der nun folgenden Beschreioungen des Ausführungsbeispiels im Zusammenhang mit den Figuren zu entnehmen. Auf letzteren zeigen;

Fig. 1 eine Ubersichtsdarsteilung der Testanordnung,

Fig. 2 ein Ausführungsbeispiel der Schaltung gemäß der

Erfindung.
en 974 002 509834/0594

In Fig. 1 sind schematisch eine Halbleiterschaltung (LSI-Chip) 10, ein von_einer Datenverarbeitungsanlage gesteuerter Tester 11 und eine entsprechende Sonden- oder PrüfSpitzenanordnung in einer Prüfeinrichtung 12 dargestellt, wobei die letztere zur Verbindung des Testers 11 mit den einzelnen Anschlüssen der Halbleiterschaltung 10 dient. Als Tester kann eine Anordnung\erwendet werden, wie sie beispielsweise irn US-Patent 3 492 572 beschrieben ist. Dieses Patent zeigt einen programmierbaren Schaltkreistester, der zum Prüfen von elektronischen Schaltkarten entwickelt wurde. Aufgrund der enormen Verdichtung der Bauelemente auf moidernen Halbleiterschaltungen korrespondiert ein LSI-Chip häutiger Bauart zu den auf einer Karte befindlichen Schaltungen, für 'die der Tester entwickelt wurde. Dabei müssen sich die Schaltunigen noch nicht einmal geändert haben. Durch einfachen Ersatz der im Patent dargestellten Prüfeinrichtung durch eine a.uf die Größe der Halbleiterschaltung eingerichtete Prüfeinrichtung 12kann die dargestellte Anordnung zum Testen von Halbleiterchips benutzt werden. Ein Beipiel für eine verwendbare Prüfeinrichtung 12 findet sich im bereits genannten IBM Technical Disclosure Bulletin, Band 16, Nr, 1, Seiten 23 und 24, Die im US-Patent dargestellte Anordnung weist eine Vielzahl ähnlicher Schaltkreise für jeden Kontakt auf. Jeder dieser ähnlichen Kreise ist so programmiert," daß auf einen speziellen Kontakt des LSI-Chips beim Test eine ausgewählte aus mehreren Bedingungen aufgebracht wird, z, B, ein positives oder negatives Treiber-Eingangssignal, eine positive oder negative Belastung, ein positives oder negatives Leistungsversorgungspotential, Grund- oder Erdspannung oder die Bedingung eines offenen Kreises,

In Fig. 2 ist ein LSI-Chip fragmentarisch als Schaltbild dargestellt. Obwohl ein für die heutige Technologie typrisches Chip dieser Art größenordnungsmäßig einhundert Ein- und Ausgangsanschlüsse aufweist und mehrere hundert logische Halbleiterschaltungen, sind nur eine der Schaltungen und einige wenige Ein- und Ausgangsanschlüsse dargestellt.

EN 974 002

509834/

mm "7 mm

Das gezeigte Chip enthält ein typisches Paar von Eingangssignalklemmen oder -anschlüssen PH und PI2, ein ebensolches Paar von Ausgangsanschlüssen PO1 und PO2 und die SpannungsVersorgungsanschlüsse VS1, VS2 und VS3. Der Eingangsanschluß PH bildet einen Eingang für eine erste logische Schaltung 15 - eine Inversionsschaltung - mit insgesamt vier Eingängen, Der Ausgang 16 dieser logischen Schaltung 15 ist mit einer Emitterfolgeschaltung 17 als Ausgangsverstärker verbunden, deren Emitter an den Ausgangsanschluß P01 angeschlossen sind, Der Ausgang 16 ist weiterhin mit dem Eingang einer zweiten Inversionsschaltung 18 verbunden, deren Ausgang 19 wiederum über die Emitterfolgeschaltung 20 an den Ausgangsanschluß P02 angeschlossen ist.

Die beiden logischen Schaltungen 15 und 18 und ihre entsprechenden Ausgangsverstärker 17 und 20 sind konventionelle Transistorschaltungen, deren Funktion nicht im Detail beschrieben werden wird. Sobald beispielsweise eine Eingangssignaländerungvon -2 Volt auf -1 Volt am Eingangsanschluß PH auftritt, werden die Ausgangsverstärker 17 und 20 am Anschluß P01 einen Signalsprung yon -1 Volt auf -2 Volt und am Ausgangsanschluß P02 einen Sprung yon -2 Volt auf -1 Volt abgeben.

Der Schaltkreis zur Prüfung der Kontaktgabe entsprechend der vorliegenden Erfindung weist eine erste Mehrzahl von Schottky-Dioden 21-1 bis 21-N mit einer gemeinsamen Basisdiffus ions zone und individuellen Emittern auf. Der Emitter der Diode 21-1 ist mit dem primären Eingangsanschluß PH, der Emitter der Diode 21.—2 direkt mit dem primären Eingangsanschluß PI2 verbunden. Entsprechend sind die verbleibenden Emitter 21-3 bis 21-N direkt mit dem nicht dargestellten, zugehörigen Eingangsanschlüssen verbunden, Die gemeinsame Basiselektrode der Dioden 21-1 bis 21-N ist mit Nulloder Erdpotential über den Strombegrenzungswiderstand 22 verbun-,den.

EN 974 002

509834/0594

In analoger Weise sind die Emitter einer zweiten Mehrfach-Emitter-Schottky-Diode mit den entsprechenden primären Ausgangsanschlüssen verknüpft, der Emitter der Diode 23-1 mit dem Ausgangsanschluß P01, der Emitter der Diode 23-2 mit dem Ausgangsanschluß P02 usw.

Falls das LSI-Chip 10 nur eine kleine Anzahl logischer Schalt- j kreise trägt, so daß die Anzahl der Schottky-Dioden 23-1 bis 23-N j klein ist, können die gemeinsamen Basiselektroden bzw. -Diffusi- ! onen der beiden Diodenanordnungen direkt miteinander verbunden sein, da die Stromanforderungen klein sind. Wenn in diesem Falle positive Potentiale gleichzeitig den Emittern aller Dioden 21-1 bis 21-N zugeführt werden, werden die Spannungspegel der gemeinsamen Basiselektroden beider Diodenanordnungen ungefähr -1 Volt betragen. Dieses Potential w.ird über die Dioden 23-1 bis 23-N auf die entsprechenden Ausgangsanschlüsse P01 und P02 unabhängig von den den Emitterfolgeschaltungen 17 und 20 zugeführten Eingangssignalen übertragen. An den Ausgangsanschlüssen werden demnach Spannungspegel auftreten, die positiver als -2 Volt sind (logisch positive Signale),

Da in vielen Fällen jedoch das LSI-Chip eine sehr große Anzahl

von Schaltkreisen aufweist, ist gemäß einer Weiterbildung der : Erfindung ein Pufferverstärker 24 zwischen den Basiszonen vorge-

sehen, der genügend Strom für die große Anzahl von Schaltkreisen, ^: die an die Emitter der Dioden 23-1 bis 23-N gekuppelt sind, liefert, so daß die Anschlüsse P01 bis PON einen entsprechenden, lo- : gisch positiven Spannungspegel aufweisen.

Wenn man davon ausgeht, daß die Prüfeinrichtung 12 mit der Spannungsversorgung und den Ein- und Ausgangsanschlüssen des Chips 11 verbunden wurde und das der Tester 11 zuerst die Güte des Kentakts zwischen den Prüfspitzen der Prüfeinrichtung 12 und den Anschlüssen des Chips 10 untersuchen soll, wird der erste Schritt

en 974 002 509834/0594

der Testreihe darin bestehen, die richtigen Spannungspegel an die Chipanschlüsse VS1, VS2 und VS3 zu legen und danach positivverlaufende Signale allen primären Exngangsanschlüssen Pll, PO2 usw. einzugeben.

Entsprechende logische Pegel sind:

Nominal-Pegel

positivster oberer Pegel -0,700 vl

I —1 V negativster oberer Pegel -1.150 V |

positivster unterer Pegel -1,600 V

~ -2 negativster unterer Pegel -2,100

Wenn zwischen den primären Eingangsanschlüssen und den entsprechenden Prüfspitzen der Prüfeinrichtung 12 guter Kontakt herrscht, werden diese ins Positive verlaufende Signale den Emittern der Diodenanordnung 21-1 bis 21-N zugeführt werden. Dadurch wird ■ der Spannungspegel der gemeinsamen Basiszone der Diodenanordnung positiv werden und der Pufferverstärker 24 wird die Basiselektrode der zweiten Diodenanordnung ebenfalls ins Positive anheben. Dadurch wird der Spannungspegel aller primären Ausgangsanschlüsse P01, P02 usw. ebenfalls den logisch positiven Wert einnehmen unabhängig davon, welcher Wert von den auf dem Chip befindlichen Schaltkreisen 15 und 18 an die Ausgangsanschlüsse abgegeben wird.

Wenn zwischen den Ausgangsanschlüssen P01 usw. und ihren entsprechenden Prüfspitzen der Prüfeinrichtung 12 eine gute elektrische Verbindung herrscht, werden die logisch positiven Signale der Ausgangsanschlüsse in den Tester 11 übertragen, von dem sie abgefühlt werden. Unter der Voraussetzung, daß der Tester 11 feststellt, daß alle Ausgangssignale logisch positiv sind, beginnt er mit der Prüfung der Schaltkreise 15 und 18.

EN 974 002

509834/0594

250A076

Wenn irgendeiner der primären Eingangsanschlüsse wie PH keinen zuverlässigen Kontakt mit seiner entsprechenden Prüfspitze der Prüfeinrichtung 12 aufweist, wird die UND-Funktion der ersten Diodenanordnung nicht erfüllt sein. Dadurch wird die gesamte Diodenanordnung die von den logischen Schaltkreisen wie 15 und 18 ,an die Ausgangsanschlüsse P01 und P02 abgegebenen Signale nicht

: ''überschreiben", Insbesondere wird der negative Spannungspegel ,vom Kontakt VS2 über den Basis-Emitterkreis des Transistors 30 ^ und den Transistor 31mit kurzgeschlossenen Basis- und Emitteran-'<Schlüssen auf den Emitter der Diode 21-1 übertragen werden. Dieses jnegative Potential am Emitter der Diode 21-1 wird die gemeinsame !Basiszone der Diodenanordnung auf einem relativ negativen Pegel !halten,

Durch dieses auf die gemeinsame Basiszone der zweiten Diodenanordnung gegebenen negativen Potential werden die primären Ausgangsanschlüsse nicht signifikant durch die Diodenanordnungen 'beeinflußt.

Es ist daher absolut notwendig, daß ein zuverlässiger Kontakt zwischen jedem Versorgungsanschluß und seiner Prüfspitze, jedem primären Eingangsanschluß und seiner Prüfspitze und jedem pri~ mären Ausgangsanschluß und seiner Prüfspitze hergestellt wird, damit der Tester 11 logisch positive Signale gleichzeitig an allen Ausgangsanschlüssen abfühlen kann, Dadurch ist eine zuverlässige Kontaktgabe zwischen allen Prüfspitzen und den entsprechen-] den Chipanschlüssen durch den Tester 11 feststellbar.

Die beschriebene Anordnung setzt voraus, daß das Chip 10 niemals ein logisches EingangsSignalmuster während des normalen Gebrauchs aufweisen kann, bei dem sämtliche Eingangssignale gleichzeitig positiv sind. In solch einem Fall wäre es nicht möglich, an den primären Ausgangsanschlüssen negative Signale mit logischer Schaltungen wie 15 und 18 zu erzeugen. Dies aus dem Grund, da die Diodenanordnungen die logischen Schaltkreise "überschreiben" würden

EN 974 002

509834/0594

i - 11 -

'■und relativ positive Signale an allen primären Ausgangsanschlüs- !sen erzeugen würden. In solch einem Chip müssen eine zusätzliche Diode 21-X und ein zusätzlicher Eingangsanschluß PIX vorgesehen werden. Während der normalen Operation des Chips 11 wird der Anschluß PIX extern auf einem negativen Signalpegel gehalten, _: wodurch eine Erfüllung der UND-Funktion, die von der ersten Dioden4

anordnung gebildet wird, vermieden wird. Dies vermindert natürlich die Anzahl der für die Schaltung selbst benutzbaren Anschlüsse um eins.

Eine zweite spezielle Situation existiert in dem Falle, daß während der normalen Operation des LSI-Chips IO sämtliche primären Ausgangsanschlüsse wie P01 und PO2 einen positiven Signalpegel aufweisen» Typischerweise könnte dieser Fall auftreten, wenn das LSI'-Chip 10 einen Satz von Registern darstellt, die in rückgestelltem Status positive Ausgangssignale an allen Ausgangsanschlüssen abgeben. In solch einem Fall muß wiederum ein besonderer Ausgangsanschluß POX zu Testzwecken vorgesehen werden, der mit einer Diode 23-X der zweiten Diodenanordnung verbunden ist. Auf dem Chip 10 selbst wird der Kontakt POX über einen Widerstand 32 mit einer negativen yersorgungsspannung verbunden, die immer einen relativ negativen Spannungspegel am Anschluß POX hervorruft mit Ausnahme des Falles, in dem die UND-Funktion der 'ersten Diodenanordnung während der Kontaktprüfung erfüllt ist,

i In einem typischen Chip können die Dioden in einer gemeinsamen jP-Region nahe der zum Teilen der Chips benutzten Freizone geformt j werden, so daß der benutzbare Bereich des Chips nur unwesentlich !beschnitten wird,

i ."■·■■

\ Selbstverständlich besteht keine Notwendigkeit, Schott'ky-Dioden in den Diodenanordnungen zu benutzen; es können beispielsweise :auch Transistoren benutzt werden. Solche Modifikationen liegen , im Rahmen fachmännischen Könnens und sollen daher nicht weiter lerläutert werden.

en 974 002 50 9 8 34/0894

_ 12 —

Es sei außerdem noch darauf hingewiesen, daß trotz der Darstellung anhand bipolarer Transistor-Logikschaltungen im angeführten Beispiel die gesamte Testanordnung auch in Verbindung mit anderen Halbleiterschaltungen benutzt werden kann.

\ Eine weitere Alternative besteht darin, die Dioden 23-1 bis 23-N !mit den Basiselektroden der Emitterfolger wie 17 und 20-zu veribinden statt direkt mit den Anschlüssen P01 bis PON,

i Außerdem kann ein bestimmter Anschluß vorgesehen sein, um das Aus- ! gangssignal der Diodenanordnung 21-1 bis 21-N zu prüfen und so !die Kontanktgüte zwischen Eingangsanschlüssen und Prüfspitzen ; festzustellen. In gleicher Weise kann ein weiterer Anschluß vor-J gesehen sein, der ein logisch positives Signal der Diodenanordnung 23-1 bis 23-N zuführt, um dort die Kontaktgüte zwischen den Ausgangsanschlüssen PO1 bis PON und den Prüfspitzen zu testen. S Diese Lösungen würden zwei Anschlüsse benutzen, die andererseits

j für Ein- oder Ausgangsanschlüsse verwendet werden können.

^{EH 9740}O² 509834/0694

Claims (7)

1. - 13 -

   P A T E M T Λ N S P R Ü C H E

   Anordnung zur Prüfung der Kontaktgabe zwischen Prüfspitzen und Anschlüssen einer integrierten Halbleiterschaltung, insbesondere beim Testen solcher Schaltungen, dadurch gekennzeichnet, daß eine UND-Schaltung (21-1 bis 21-N) vorgesehen ist, deren Eingänge mit den Eingangsanschlüssen (PII, PO2) der Halbleiterschaltung (10) verbunden sind und deren Ausgangssignal gleichzeitig auf alle Ausgangsanschlüsse (PO1, Ρ02) gegeben wird.
2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsanschlüsse (P01, P02) an eine Entkopplungsschaltung (23-1 bis 23-N) angeschlossen sind, deren Eingang mit dem Ausgang der UND-Schaltung (21-1 bis 21-N) verbunden ist.
3. 3, Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß zwischen dem Ausgang der UND-Schaltung (21-1 bis 21-N) und dem Eingang der Entkopplungsschaltung (23-1 bis 23-N) ein Pufferverstärker (24) angeordnet ist.
4. 4. Anordnungen nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die UND-Schaltung (21-1 bis 21-N) und/oder die Entkopplungsschaltung (23-1 bis 23-N) einen zusätzlichen Eingang (PIX) bzw. zusätzlichen Ausgang (POX) aufweist, der während des Betriebs der Halbleiterschaltung (10) auf einem die entsprechende Schaltung sperrenden Potential gehalten wird.
5. 5, Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die UND-Schaltung (21-1 bis 21-N) und/oder die Entkopplungsschaltung (23-1 bis 23-N) als Diodenschaltung, insbesondere aus Schottky-Dioden ausgebildet ist.

   EN 974 002 S 0 9 8 3 4/0 S 9

   250A076
6. 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Dioden als Mehrfachemitter-Dioden mit geraeinsamer Basiszone ausgebildet sind.
7. 7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die UND-Schaltung (21-1 bis 21-N) und/ oder die Entkopplungsschaltung (23-1 bis 23-N) auf der Halbleiterschaltung (10) integriert sind,

   ;8. Anordnung nach den Ansprüchen 3 und 7, dadurch gekenn- ; zeichnet, daß der Pufferverstärker (24) sich ebenfalls ; auf der Halbleiterschaltung (10) befindet,

   9, Verfahren zum Betrieb einer Anordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zur Prüfung der Kontaktgabe zwischen Prüfspitzen und Anschlüssen ; (PH, PI2 und P01 und P02) auf der Halbleiterschaltung ' (10) sämtliche die Eingangs anschlüsse (PH, PI2) kontaktierenden Prüfspitzen den gleichen Signalpegel erhalten, und daß alle Ausgangsanschlüsse (P01, P02) kontaktierenden Prüfspitzen auf das Auftreten des gleichen Signalpegels untersucht werden,

   EN 974 002

   509834/Ö594