DE60011190T2 - Gemischte Sicherungstechnologien - Google Patents

Gemischte Sicherungstechnologien Download PDF

Info

Publication number
DE60011190T2
DE60011190T2 DE60011190T DE60011190T DE60011190T2 DE 60011190 T2 DE60011190 T2 DE 60011190T2 DE 60011190 T DE60011190 T DE 60011190T DE 60011190 T DE60011190 T DE 60011190T DE 60011190 T2 DE60011190 T2 DE 60011190T2
Authority
DE
Germany
Prior art keywords
fuse
fuses
type
defects
activated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60011190T
Other languages
English (en)
Other versions
DE60011190D1 (de
Inventor
Chandrasekhar Hopewell Junction Narayan
Kenneth Fishkill Arndt
Toshiaki Poughkeepsie Kirihata
Gabriel Jamaica Estates Daniel
David Waterbury Center Lachtrupp
Axel Livermore Brintzinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE60011190D1 publication Critical patent/DE60011190D1/de
Application granted granted Critical
Publication of DE60011190T2 publication Critical patent/DE60011190T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft allgemein Sicherungen und insbesondere die Kombination laseraktivierter Sicherungen und elektrisch aktivierter Sicherungen auf demselben Chip, Modul oder Wafer mit integrierter Schaltung, um die Ausbeute einer Halbleiterbaugruppe zu erhöhen.
  • Hintergrund der Erfindung
  • Es ist im Stand der Technik bekannt, dass verschiedene Sicherungstechnologien, bspw. elektrisch aktivierte oder laseraktivierte Sicherungen bei einer Anzahl von Produkten seit Jahren vorteilhaft eingesetzt worden sind. In der Vergangenheit wurden Versuche unternommen, Sicherungen unterschiedlicher Sicherungstechnologien in derselben Schaltung miteinander zu verbinden, um die Vorteile, die von den verschiedenen Arten von Sicherungstechnologien geboten werden, zu nutzen. Bspw. werden gemäß dem US-Patent 5,748,031 von Best eine Lasersicherung und eine elektrische Sicherung in Reihe in derselben Schaltung verbunden, so dass das Sichern entweder durch Verwenden eines Lasers, um eine Sicherung zu zünden, oder durch Leiten eines Stromes und Programmieren der Sicherungen in Reihe hierdurch verwirklicht wird. Gemäß einem anderen Beispiel, in der US 5,485,032 und der US 5,314,840 von Schepis et al., die auf einen gemeinsamen Inhaber übertragen wurden, wird eine Sicherung beschrieben, die optisch durch Laser programmiert werden kann oder durch einen elektrischen Strom gezündet werden kann und die eine Veränderung des Widerstands im Vergleich zu einer unprogrammierten Sicherung aufweist, wobei die Veränderung des Widerstands durch Zumischen von Aluminium und Germanium induziert wird. Bei einem weiteren Beispiel, in den US-Patenten 5,340,775 und 5,285,099, von Carruthers et al., die auf einen gemeinsamen Inhaber übertragen wurden, wird eine SiCr-Sicherung beschrieben, die den dualen Zweck aufweist, als Sicherung zu dienen, die optisch oder elektrisch programmiert werden kann. In einem weiteren Beispiel gemäß dem japanischen Patent 6-325589, erteilt 1994, wird eine Schaltung beschrieben, die Lasersicherungen und elektrische Sicherungen umfasst, wobei die Lasersicherungen dazu verwendet werden, die elektrischen Sicherungen zu steuern, um die gesamte Schaltungsfläche zu verringern. Hierbei sind wiederum eine Lasersicherung und eine elektrische Sicherung miteinander gekoppelt, so dass eine gegenseitige Steuerung ermöglicht wird.
  • Das Verbinden laseraktivierter Sicherungen mit elektrisch aktivierten Sicherungen in derselben Schaltung hat den entschiedenen Nachteil, dass, wenn dieselbe Anzahl an Lasersicherungen und elektrischen Sicherungen in jeder Schaltung verfügbar ist, dies einen gravierenden Nachteil bezüglich des benötigten Anteils an verfügbarer Fläche des Chips bedeutet. Alternativ dazu ginge, wenn nur einige Lasersicherungen in derselben Schaltung mit elektrischen Sicherungen gekoppelt würden, viel von der Flexibilität des Aktivierens von Redundanzen verloren, da nur jene Lasersicherungen, die auf dem Waferniveau unabhängig sind, später auf dem Modulniveau dazu verwendet werden könnten, eine elektrische Sicherung nicht unbrauchbar zu machen.
  • Es ist bekannt, dass laseraktivierte Sicherungen viel zuverlässiger sind als elektrische Sicherungen. Jedoch führen mehrere Nachteile, die bspw. vollständig in dem zuvor erwähnten US-Patent 5,748,031 beschrieben sind, dazu, dass sie weniger gefragt sind als elektrische Sicherungen. Bspw. haben laserprogrammierbare Sicherungen den eindeutigen Nachteil, einen optischen Kontakt zu erfordern, um die Sicherung zu zünden. Genauer ausgedrückt muss die laserprogrammierbare Sicherung so auf dem Chip angeordnet werden, dass ihre Verbindungssicherung durch ein Fenster freiliegt, um es dem Strahl zu ermöglichen, die Verbindung zu durchbrechen, wenn eine Programmierung gewünscht wird. Sobald jedoch der Chip in ein Modul oder eine andere Bauteilgruppe der zweiten Stufe eingesetzt wird, ist das Fenster nicht länger zugänglich, und die Lasersicherung kann nicht länger nach Belieben programmiert werden. Somit sind laseraktivierte Sicherungen nur bei Chips nützlich, namentlich bei vorverpackten integrierten Schaltungsvorrichtungen (IC-Vorrichtungen), jedoch nicht bei Chips, die auf einem Modul angebracht werden.
  • Elektrisch programmierbare Sicherungen haben den Vorteil, leicht programmierbar zu sein, und zwar unabhängig davon, wo sich die Sicherungen befinden, entweder auf einem Chip, Modul und dergleichen, wobei das Fenster frei liegt, oder tief innerhalb der Halbleiterstruktur. Bei elektrischen Sicherungen werden Verbindungsglieder als Schnittstelle mit Werkzeugen zum Zünden der Sicherung verwendet. Diese Glieder können außerhalb der Bauteilgruppe angeordnet werden, was die zusätzliche Flexibilität des Zündens der Sicherung unabhängig davon, ob der IC-Chip auf der nächsten Stufe der Bauteilgruppe angebracht ist oder nicht, gewährleistet. Jedoch weisen sie den entschiedenen Nachteil auf, dass sie einen wesentlichen Anteil der verfügbaren Chipfläche ein nehmen, was ein ernsthafter Nachteil ist, insbesondere bei integrierten Schaltungschips hoher Dichte.
  • Aufgaben der Erfindung
  • Es ist deshalb die Aufgabe der Erfindung, laseraktivierte Sicherungen und elektrisch aktivierte Sicherungen auf derselben integrierten Schaltvorrichtung zu kombinieren, um die gesamte Produktausbeute zu steigern.
  • Es ist eine andere Aufgabe der Erfindung, die optisch programmieren Sicherungen und die elektrisch programmierbaren Sicherungen elektrisch voneinander getrennt zu halten, so dass das Programmieren auf einer beliebigen Art der Sicherung ausgeführt werden kann, und zwar unabhängig von der anderen.
  • Es ist eine weitere Aufgabe der Erfindung, einen Chip mit Lasersicherungen und elektrischen Sicherungen in einem Verhältnis anzugeben, dass die Lasersicherungen dazu verwendet werden, Herstellungsdefekte durch Ersetzen von Feldern mit entsprechenden redundanten Unterfeldern, Einheiten und dergleichen zu eliminieren, wobei elektrische Sicherungen dazu verwendet werden, Defekte zu beseitigen, die während der Endtests oder bei Einbrennungstests detektiert werden, welche an Modulen und anderen solchen Bauteilgruppen der zweiten Stufe ausgeführt werden.
  • Zusammenfassung der Erfindung
  • Im Wesentlichen gibt die vorliegende Erfindung eine Anzahl an Sicherungen verschiedener Arten auf einem Halbleiterwa fer oder Modul an, wobei jede Art von Sicherung einem spezifischen Zweck dient, wobei das Aktivieren einer Art von Sicherung nicht die Sicherungen einer anderen Art inaktiv macht.
  • Erfindungsgemäß wird eine Sicherungsanordnung gemäß Anspruch 1 angegeben.
  • Es wird auch ein Verfahren zum Anordnen verschiedener Arten von Sicherungen auf einer integrierten Schaltvorrichtung gemäß Anspruch 9 angegeben.
  • Ein anderes Verfahren des Anordnens unterschiedlicher Arten von Sicherungen auf einem Halbleiterwafer oder Modul mit integrierter Schaltung weist die folgenden Schritte auf:
    Bereitstellen von Sicherungen eines ersten Sicherungstyps zum Reparieren einer ersten Art von Defekten; und
    Bereitstellen von Sicherungen eines zweiten Sicherungstyps zum Reparieren von Defekten einer zweiten Art,
    wobei die Sicherungen des ersten und des zweiten Typs voneinander entkoppelt sind.
  • Die verschiedenen Aufgaben der Erfindung werden auch durch ein Verfahren zum Anordnen unterschiedlicher Arten von Sicherungen auf einem Halbleiterwafer oder Modul mit integrierter Schaltung gelöst, welches die Schritte des Bereitstellens von Sicherungen eines ersten Sicherungstyps zum Reparieren einer ersten Art von Defekten und das Bereitstellen von Sicherungen eines zweiten Sicherungstyps zum Reparieren einer zweiten Art von Defekten umfasst, wobei die Sicherungen des ersten und des zweiten Typs voneinander entkoppelt sind.
  • Kurze Beschreibung der Zeichnungen
  • Die vorstehenden Aufgaben, Aspekte und Vorteile sowie weitere sind besser aus der folgenden detaillierten Beschreibung einer bevorzugten Ausführungsform der Erfindung verständlich. Diese ist mit Bezug auf die Zeichnungen gegeben, in denen:
  • 1 ein Blockdiagramm eines üblichen Prozessverlaufes zum Testen und Reparieren von Wafern ist, bei dem Lasersicherungen und elektrische Sicherungen eingesetzt werden;
  • 2 ein Blockdiagramm eines herkömmlichen DRAM-Chips mit 256 Mb und acht Unterfeldern von 32 Kb und zugeordneten redundanten Feldern ist, die durch Sicherungen gemischter Technologien aktiviert werden.
  • Die 3a bis 3b, 4a bis 4b und 5 die verschiedenen Prozessschritte veranschaulichen, die erforderlich sind, um eine Anzahl an Sicherungen gemischter Technologien, bspw. elektrische Sicherungen und Lasersicherungen, gemäß der Erfindung herzustellen.
  • Detaillierte Beschreibung einer bevorzugten Ausführungsform der Erfindung
  • Gemäß der vorliegenden Erfindung wird eine Struktur angegeben, bei der zwei unterschiedliche, einander ausschließende Sicherungstechnologien auf demselben Chip für unterschiedliche Zwecke verwendet werden. Die Kombination kann Lasersicherungen und elektrische Sicherungen oder Lasersicherungen und Antisicherungen oder elektrische Sicherungen und Antisicherungen in beliebiger Kombination gemäß Standard-Sicherungstechnologien, die in der Halbleiterindustrie eingesetzt werden, umfassen. Bei der bevorzugten Ausführungsform, die hierin beschrieben ist, werden programmierbare Standard-Lasersicherungen und programmierbare elektrische Sicherungen verwendet. Die Kombination wird mit der spezifischen Aufgabe des Erhöhens der Gesamt-Produktausbeute verwendet. Obwohl jede dieser Sicherungstechnologien prinzipiell ausreichend wäre, all die nötigen Sicherungen auszuführen, besteht ein besonderer Vorteil darin, Lasersicherungen auf dem Chip-Niveau zu verwenden, wie es heutzutage zumeist in der DRAM-Industrie üblich ist, obwohl derartige Sicherungen keine Defekte reparieren können, die entstehen, sobald der Chip auf der nächsten Bauteilgruppenebene angebracht ist. In solchen Fällen werden defekte Chips routinemäßig aussortiert. Andererseits führt die Verwendung elektrischer Sicherungen, um jedem Sicherungsbedarf zu genügen, zum Verwenden eines Chipbereichs, der viel größer als notwendig ist, da die Notwendigkeit besteht, Transistoren zu verwenden, die den hohen Strom führen können, der zum Zünden der Sicherungen notwendig ist. Es ist jedoch möglich, eine vernünftige Mischung dieser beiden Technologien zu verwenden, wobei Standard-Lasersicherungen verwendet werden, wie es gegenwärtig ausgeführt wird, um die Mehrzahl der Defekte zu reparieren, die aus dem Herstellungsprozess resultieren, wobei einige ausgewählte elektrische Sicherungen übriggelassen werden, um eine verbleibende Anzahl an Defekten zu beheben, die nach dem Verpacken und Belasten auftreten können.
  • Das Anordnen von Sicherungen unterschiedlicher Arten Seite an Seite wird am besten beim Aktivieren von redundanten Einheiten innerhalb von IC-Vorrichtungen, bspw. DRAMs, angewendet. Bspw. kann ein DRAM von 256 Mb 8000 Lasersicherungen und 100 elektrische Sicherungen benötigen. Da die Anzahl an elektrischen Sicherungen so gering ist, muss der Chip nicht vergrößert werden, wobei gleichzeitig die elektrischen Sicherungen dazu verwendet werden können, Defekte zu korrigieren, die nach dem Anbringen des Chips auf einem Modul und das Belasten der Bauteilgruppe mittels eines Einbrenntestes bestehen.
  • Ein typischer Prozessstrom ist in 1 gezeigt. Hierbei werden Lasersicherungen auf der Waferstufe eingesetzt. Nach dem Ausführen aller Reparaturen wird der Wafer geschnitten, um ihn in individuelle Chips aufzubrechen, welche dann abgepackt (d.h. auf einem Modul angebracht), belastet und getestet werden. Auf dieser Stufe können zusätzliche Defekte, die gefunden werden, nicht durch Lasersicherungen eliminiert werden, da der Packungskörper nun den Chip vollständig bedeckt. Jedoch können nun elektrische Sicherungen dazu verwendet werden, zusätzliche Redundanzen zu aktivieren, indem die geeigneten Bauteilgruppenleitungen kontaktiert werden.
  • Ein typisches Layout ist in 2 gezeigt. Dort sind ein primäres Feld, ein redundantes Feld und Sicherungselemente gezeigt. Idealerweise können entweder Lasersicherungen oder elektrische Sicherungen dazu verwendet werden, die redundanten Elemente zu aktivieren. In 2 sind ein DRAM-Chip 100 von 256 Mb, acht Unterfelder 200 von 32 Mb und redundante Felder 210 gezeigt, die jedem der Unterfelder 200 zugeordnet sind. Unterhalb der Unterfelder sind Sicherungsblöcke gezeigt, die aus Lasersicherungen 220 und elektri schen Sicherungen 230 bestehen. In der vorliegenden Ausführungsform bestehen die Sicherungsblöcke aus 8000 Lasersicherungen, die in Blöcken von jeweils 1000 Sicherungen aufgeteilt sind, welche mit dem Bezugszeichen 220 gekennzeichnet sind, und zehn elektrischen Sicherungen pro Block, die mit dem Bezugszeichen 230 gekennzeichnet sind.
  • Das zuvor erwähnte Beispiel kann weiter verallgemeinert werden, indem in Betracht gezogen wird, dass es wünschenswert ist, die verschiedenen Sicherungstechnologien in einer idealen Mischung zu mischen, wobei die Anzahl an Defekten einer Art, die am vorteilhaftesten durch Sicherungen einer ersten Art repariert werden, im bestmöglichen Anteil in Bezug auf Defekte eines zweiten Typs, die durch Sicherungen eines anderen Typs behoben werden, vorhanden sind. Bspw. können 200 000 Lasersicherungen in einem DRAM von 1 Gb beliebige Defekte reparieren, die das Austauschen defekter Unterfelder durch redundante erfordern. Sobald die Lasersicherungen programmiert worden sind, und der DRAM-Chip defektfrei ist, wird der Chip getestet und eingebrannt, um Defekte der frühen Stufe zu entfernen, die typischerweise die Zuverlässigkeit des Chips während früher Stufen seiner Lebensdauer beeinträchtigen. Zu diesem Zweck sollten zusätzliche 100 elektrische Sicherungen in die Bauteilgruppe, die den DRAM-Chip enthält, integriert werden, um Defekte aufgrund von Ausfällen beim Einbrennen zu reparieren, wobei typischerweise diese nicht mehr als einige 5 bis 10 Defekte ausmachen.
  • Der Herstellungsprozess
  • Die Herstellung eines Halbleiterchips mit zwei unterschiedlichen Sicherungstechnologien wird nachstehend beschrieben.
  • 3a zeigt einen Querschnitt eines Halbleiterchips, welcher die elektrischen Sicherungen zeigt, die auf der ersten Metallisierungsstufe hergestellt werden. Es wird angenommen, dass das Substrat 500 vollständig mit allen Schaltungen und Vorrichtungen ausgestattet ist, die für solche Einrichtungen typisch sind. Elektrische Sicherungen werden in der ersten Stufe der Metallisierung angeordnet, welche typischerweise dazu verwendet wird, den Chip zu individualisieren, und die in der DRAM-Industrie üblicherweise als Verdrahtungsstufe der Bauelemente bezeichnet wird. In 3a bezeichnet 505 die Leitungsverdrahtungen der Bauelemente, und 510 bezeichnet die elektrischen Sicherungen. Dies ist auch in 3b gezeigt, die eine Ansicht der in 3a beschriebenen elektrischen Sicherungen von oben darstellt. Diese elektrischen Sicherungen 510 sind an der rechten Bodenecke des Chips positioniert und mit der Sperrschaltung 530 verbunden. Im Anschluss an diese Stufe werden andere elektrische Verdrahtungen und Kontaktlöcher hergestellt, wie nachstehend erörtert wird.
  • 4a zeigt eine Querschnittsansicht desselben Halbleiterchips, der in Bezug auf 3 beschrieben wurde, wobei mehrere Stufen bereits aufgebaut sind. Die Lasersicherungen sind auf der obersten Stufe gezeigt. Die Bezugszeichen 540, 550 und 560 stellen die Kontaktlochstufen in der Mehrschichtstruktur dar, während die Bezugszeichen 545, 555 und 565 die Verdrahtungsstufen (oder Schichten) bezeichnen. In dieser Ausführungsform wird die Verdrahtungsstufe 565 auch für Lasersicherungen 570 (in 4a) verwendet.
  • 4b zeigt eine Ansicht des Chips von oben nach unten, nachdem die Stufe 565 erzeugt wurde. Hierbei werden die Lasersicherungen 570 auf einer Seite jedes Chips angeordnet, genauer ausgedrückt, in der linken Ecke des Bodens. Die Sicherungen werden mit einem unterschiedlichen Satz an Bauteilgruppen 580 verbunden. Die Bauteilgruppe 580 ist an einer anderen Stelle gezeigt als die Bauteilgruppe 530, um die Tatsache zu betonen, dass die beiden Sätze an Schaltungen nicht voneinander abhängen oder miteinander verbunden sind. Nach dem Abschluss der Verbindungsstufe können zusätzliche Verdrahtungsstufen abgeschieden werden.
  • 5 zeigt eine Querschnittsansicht der vollständigen Struktur des Chips. Die elektrischen Sicherungen sind in der Nähe des Bodens gezeigt, während die Lasersicherungen in der Nähe der Oberseite positioniert gezeigt sind. Die zuvor erwähnte zusätzliche Verdrahtungsstufe besteht aus der Kontaktlochstufe 595 und der Endverdrahtungsstufe 590. Die Passivierungsschicht 595 ist auf der Oberseite der Endverdrahtungsebene abgeschieden, häufig eine Kombination aus Siliciumoxid- und Siliciumnitridschichten, gefolgt von einer isolierenden Schutzschicht aus Polymer. Zusätzlich wird eine Öffnung 600 aus der Oberseite ausgeätzt, bis hinunter in den Bereich, wo sich die Lasersicherungen 570 befinden. Dies ist auch in 4b gezeigt, wobei die Lage der Öffnung 600 skizziert ist.
  • In dem zuvor beschriebenen Beispiel sind elektrische Sicherungen auf der Bauteilgruppen-Leiterebene gezeigt, und Lasersicherungen sind auf der Ebene der metallischen Verbindung in der Nähe der Oberseite des Chips dargestellt. Tatsächlich können die elektrischen Sicherungen auf einer beliebigen Verdrahtungsebene positioniert sein, sogar im Substrat, wo eine Sicherung aus Polysilicium eingesetzt werden kann. Auf ähnliche Weise kann sich auch die Lasersicherung auf einer beliebigen Verdrahtungsstufe befinden. Die tatsächliche Lage der elektrischen Sicherungen wird oft durch den Widerstand der unterschiedlichen Verdrahtungsebenen bestimmt, während die Lage der Lasersicherungen mehr durch die Metalldicken der verschiedenen Verdrahtungsebenen und die Einfachheit des Ätzens einer Öffnung durch die Passivierungsschichten über den Lasersicherungsverbindungen bestimmt wird.

Claims (10)

  1. Sicherungsanordnung für ein Halbleiterwaferprodukt mit integrierter Schaltung, welches einen Halbleiterwafer und ein integriertes Schaltungsmodul aufweist, das auf dem Wafer begrenzt ist, wobei die Sicherungsanordnung folgendes aufweist: eine erste und eine zweite Sicherung jeweiliger unterschiedlicher Sicherungsarten, dadurch gekennzeichnet, dass: die erste und die zweite Sicherung voneinander entkoppelt sind, wobei die erste Sicherung so betreibbar ist, dass sie einen Defekt im Wafer behebt, und die zweite Sicherung unabhängig von der ersten Sicherung betreibbar ist, dass sie einen Defekt im Modul behebt.
  2. Sicherungsanordnung nach Anspruch 1, wobei die mindestens eine Sicherung des ersten Sicherungstyps eine laseraktivierte Sicherung ist und die mindestens eine Sicherung des zweiten Sicherungstyps eine elektrisch aktivierte Sicherung ist.
  3. Sicherungsanordnung nach Anspruch 1, aufweisend mindestens eine laseraktivierte Sicherung und mindestens eine elektrisch aktivierte Anti-Sicherung.
  4. Sicherungsanordnung nach Anspruch 1, aufweisend mindestens eine laseraktivierte Sicherung und mindestens eine elektrisch aktivierte Sicherung und eine elektrisch aktivierte Anti-Sicherung.
  5. Sicherungsanordnung nach Anspruch 1, wobei die Sicherungen der ersten Art vor dem Anbringen des Chips auf einer Baugruppe der zweiten Ebene aktiviert werden, wohingegen die Sicherungen der zweiten Art nach dem Anbringen des Chips auf einer Baugruppe der zweiten Ebene aktiviert werden.
  6. Sicherungsanordnung nach Anspruch 1, wobei die Sicherung des ersten Typs Defekte eines ersten Typs repariert und die Sicherung des zweiten Typs Defekte eines zweiten Typs repariert.
  7. Sicherungsanordnung nach Anspruch 1, wobei die Defekte des ersten Typs Defekte umfassen, die während der Herstellung des Wafers erzeugt werden, und die Defekte des zweiten Typs Defekte sind, die erzeugt werden, während das Modul belastet wird.
  8. Sicherungsanordnung nach Anspruch 1, wobei die Defekte auf dem Wafer Defekte sind, die das Aktivieren eines Chip-Redundanzmittels erfordern, während die Defekte auf dem Modul Einzelzellenausfälle sind, die das Aktivieren von Modulebenenredundanzen erfordern.
  9. Verfahren zum Anordnen verschiedener Arten von Sicherungen auf einer integrierten Schaltungsvorrichtung, wobei die Vorrichtung ein Halbleitermodul mit integrierter Schaltung umfasst, das unter Einsatz eines Halbleiterwafers hergestellt ist, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen mindestens einer Sicherung eines ersten Sicherungstyps; und Bereitstellen mindestens einer Sicherung eines zweiten Sicherungstyps, wobei das Verfahren dadurch gekennzeichnet ist, dass die Sicherungen des ersten und des zweiten Typs voneinander entkoppelt sind und individuell Redundanzmittel auf dem Wafer oder dem Modul aktivieren, ohne die verbleibende der Sicherungen unbrauchbar zu machen.
  10. Verfahren zum Anordnen unterschiedlicher Arten von Sicherungen nach Anspruch 9, wobei die mindestens eine Sicherung des ersten Sicherungstyps eine laseraktivierte Sicherung ist und die mindestens eine Sicherung des zweiten Sicherungstyps eine elektrisch aktivierte Sicherung ist.
DE60011190T 1999-07-27 2000-07-25 Gemischte Sicherungstechnologien Expired - Lifetime DE60011190T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/361,960 US6288436B1 (en) 1999-07-27 1999-07-27 Mixed fuse technologies
US361960 1999-07-27

Publications (2)

Publication Number Publication Date
DE60011190D1 DE60011190D1 (de) 2004-07-08
DE60011190T2 true DE60011190T2 (de) 2005-06-30

Family

ID=23424113

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60011190T Expired - Lifetime DE60011190T2 (de) 1999-07-27 2000-07-25 Gemischte Sicherungstechnologien

Country Status (8)

Country Link
US (1) US6288436B1 (de)
EP (1) EP1073118B1 (de)
JP (1) JP3470960B2 (de)
KR (1) KR100399493B1 (de)
CN (1) CN1177366C (de)
DE (1) DE60011190T2 (de)
HK (1) HK1034804A1 (de)
TW (1) TW461070B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
DE10026926C2 (de) * 2000-05-30 2002-06-20 Infineon Technologies Ag Halbleiteranordnung mit optischer Fuse
US6355968B1 (en) * 2000-08-10 2002-03-12 Infineon Technologies Ag Wiring through terminal via fuse
DE10123686C1 (de) * 2001-05-15 2003-03-20 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement
US6704228B2 (en) * 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
TW538518B (en) * 2002-07-19 2003-06-21 Nanya Technology Corp Fuse structure
KR100853460B1 (ko) * 2002-07-19 2008-08-21 주식회사 하이닉스반도체 반도체 장치 제조방법
US6906969B2 (en) * 2002-09-24 2005-06-14 Infineon Technologies Aktiengesellschaft Hybrid fuses for redundancy
JP3884374B2 (ja) * 2002-12-06 2007-02-21 株式会社東芝 半導体装置
US6835642B2 (en) * 2002-12-18 2004-12-28 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal fuse on semiconductor devices
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
US6946718B2 (en) * 2004-01-05 2005-09-20 Hewlett-Packard Development Company, L.P. Integrated fuse for multilayered structure
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法
US7284168B2 (en) * 2005-01-26 2007-10-16 Hewlett-Packard Development Company, L.P. Method and system for testing RAM redundant integrated circuits
JP2012094928A (ja) * 2006-03-07 2012-05-17 Renesas Electronics Corp 半導体装置
JP4959267B2 (ja) 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP4405488B2 (ja) * 2006-08-30 2010-01-27 株式会社東芝 半導体装置及び半導体装置の製造方法
US20080067600A1 (en) * 2006-09-19 2008-03-20 Louis Lu-Chen Hsu Storage Elements with Disguised Configurations and Methods of Using the Same
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2009283506A (ja) * 2008-05-19 2009-12-03 Mitsumi Electric Co Ltd 半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法
US8208768B2 (en) * 2009-10-26 2012-06-26 United Microelectronics Corp. Focusing member and optoelectronic device
US8139907B2 (en) * 2009-12-29 2012-03-20 United Microelectronics Corp. Optoelectronic device and method of forming the same
KR101131557B1 (ko) * 2010-04-30 2012-04-04 주식회사 하이닉스반도체 반도체 메모리 장치의 리페어 회로 및 리페어 방법
KR20120105828A (ko) * 2011-03-16 2012-09-26 삼성전자주식회사 반도체 발광다이오드 칩, 그 제조방법 및 품질관리방법
US20240006309A1 (en) * 2022-06-29 2024-01-04 Globalfoundries U.S. Inc. Fuse element for process-induced damage protection structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066998A (en) 1989-06-30 1991-11-19 At&T Bell Laboratories Severable conductive path in an integrated-circuit device
JP2829156B2 (ja) * 1991-07-25 1998-11-25 株式会社東芝 不揮発性半導体記憶装置の冗長回路
US5285099A (en) 1992-12-15 1994-02-08 International Business Machines Corporation SiCr microfuses
US5314840A (en) 1992-12-18 1994-05-24 International Business Machines Corporation Method for forming an antifuse element with electrical or optical programming
US5323353A (en) * 1993-04-08 1994-06-21 Sharp Microelectronics Technology Inc. Method and apparatus for repair of memory by redundancy
JP3056019B2 (ja) 1993-05-11 2000-06-26 九州日本電気株式会社 半導体記憶装置
KR0119888B1 (ko) * 1994-04-11 1997-10-30 윤종용 반도체 메모리장치의 결함구제방법 및 그 회로
US5818748A (en) * 1995-11-21 1998-10-06 International Business Machines Corporation Chip function separation onto separate stacked chips
US5796746A (en) * 1995-12-22 1998-08-18 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5748031A (en) * 1996-02-01 1998-05-05 Cypress Semiconductor, Corporation Electrical laser fuse hybrid cell
US5847441A (en) * 1996-05-10 1998-12-08 Micron Technology, Inc. Semiconductor junction antifuse circuit
US5986319A (en) * 1997-03-19 1999-11-16 Clear Logic, Inc. Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit
KR100269296B1 (ko) * 1997-04-22 2000-10-16 윤종용 메모리집적회로의승압전원회로및승압전원의전하량제어방법
JPH1117016A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
CN1297255A (zh) 2001-05-30
EP1073118A1 (de) 2001-01-31
KR20010015353A (ko) 2001-02-26
JP3470960B2 (ja) 2003-11-25
EP1073118B1 (de) 2004-06-02
TW461070B (en) 2001-10-21
DE60011190D1 (de) 2004-07-08
CN1177366C (zh) 2004-11-24
HK1034804A1 (en) 2001-11-02
KR100399493B1 (ko) 2003-09-26
JP2001068555A (ja) 2001-03-16
US6288436B1 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
DE60011190T2 (de) Gemischte Sicherungstechnologien
DE19619737C2 (de) Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung
DE69322608T2 (de) Programmierbare logische Vorrichtungen mit Ersatzschaltungen zum Ersatz von Defekten
DE69030283T2 (de) Halbleitervorrichtung und Verfahren zu deren Einbrennen
DE69529602T2 (de) Sicherungsbank doppelter Dichte für die Programmierung einer integrierten Schaltung durch Laser durchgebrannte Sicherungen
EP0212208B1 (de) Schaltungsanordnung zum Prüfen integrierter Schaltungseinheiten
DE69233297T2 (de) Packung für elektronische Schaltung
DE19844990A1 (de) Anordnungsstruktur eines Halbleiterbauelements
DE2418906B2 (de) Verfahren zur Verbindung der in einer Halbleiterscheibe erzeugten Schaltungskreise
DE4441183A1 (de) Zeilenredundanzschaltkreis und -Verfahren für eine Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder
DE69432016T2 (de) Verfahren zur Herstellung integrierter Schaltungen und erzeugte Halbleiterscheibe
DE10250817A1 (de) Halbleiterbauelement mit Schmelzsicherungsstruktur und Herstellungsverfahren
DE19625904C2 (de) Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung
DE19819254C2 (de) Integriertes Halbleiterschaltungsbauelement und Testverfahren dafür
DE69514588T2 (de) Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur
DE69034109T2 (de) Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE10306949A1 (de) Halbleitereinrichtung
DE102004058411B3 (de) Halbleiterwafer mit einer Teststruktur und Verfahren
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter
DE10231206B4 (de) Halbleitervorrichtung
DE4321211C2 (de) Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in")
DE10125029A1 (de) Built Off Self Test (BOST) im Kerf
DE102004027423A1 (de) Speicherschaltung mit redundanten Speicherbereichen
DE2425915B2 (de) Verfahren zum herstellen von integrierten halbleiterschaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US