JP2012094928A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012094928A JP2012094928A JP2012032640A JP2012032640A JP2012094928A JP 2012094928 A JP2012094928 A JP 2012094928A JP 2012032640 A JP2012032640 A JP 2012032640A JP 2012032640 A JP2012032640 A JP 2012032640A JP 2012094928 A JP2012094928 A JP 2012094928A
- Authority
- JP
- Japan
- Prior art keywords
- electric fuse
- fuse
- main wiring
- layer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】電気ヒューズ10は、電子回路とその電子回路のスペアとしての冗長回路との間に電気的に接続され、それらの回路が樹脂封止された後に、外部から電流が供給されることによって切断され得るものである。電気ヒューズ10は、ファイン層中に設けられており、主配線1およびバリア膜3からなる。主配線1およびバリア膜3のそれぞれの線膨張係数は、その周辺に設けられている絶縁層2,4,および5のそれぞれの線膨張係数よりも大きい。また、主配線1およびバリア膜3のそれぞれの融点は、絶縁層2,4,および5のそれぞれの融点よりも低い。
【選択図】図9
Description
ト電極と、ゲート電極を覆う層間絶縁層と、層間絶縁層上に形成されたファイン層と、ファイン層上に設けられたセミグローバル層と、セミグローバル層上に設けられたグローバル層とを備えている。また、電気ヒューズは、ファイン層、セミグローバル層、およびグローバル層のうちの少なくともいずれか1つに設けられている。
本発明の実施の形態の電気ヒューズは、従来のようなゲート電極と同一層に設けられた電気ヒューズではない。本実施の形態の電気ヒューズは、半導体装置内のファイン層、セミグローバル層、およびグローバル層として規定される多数層構造のうちのファイン層に設けられている。そのため、半導体基板が損傷することが防止されている。
ューズに流すだけで、電気ヒューズの抵抗値の増加が図られている。その結果、電気ヒューズの周囲の構造が損傷することが防止される。また、電気ヒューズの抵抗値の増加のために要する時間を大幅に短縮することが可能になる。
本実施の形態の電気ヒューズ10は、図1に示すように、半導体装置内に設けられ、電源電極VDDと接地電極VSSとの間に接続されている。なお、電気ヒューズ10の端子10aと電源電極VDDとの間には抵抗器60が設けられており、電気ヒューズ10の端子10bと接地電極VSSとの間には抵抗器70が設けられている。また、抵抗器70と端子10bとの間の配線にはトランジスタ40および判定回路50が接続されている。判定回路50は、電気ヒューズ10の抵抗値が所定値以上になっているか否かを検出し得るものである。また、トランジスタ40のゲート電極にはインバータ回路30が接続されており、インバータ回路30からトランジスタ40へ与えられる電気信号によって、電流が電源電極VDDから電気ヒューズ10を通じて接地電極VSSへ流れる。したがって、本実施の形態の電気ヒューズ10の抵抗値の増加方法においては、外部からトランジスタ40へ与えられる電気信号によって、電気ヒューズの抵抗値を増加させるか否かを制御することができる。また、電気ヒューズ10の抵抗値が所望の値を超えているか否かは、判定回路50によって判定される。
本実施の形態の半導体装置は、積み重ねられた複数の金属配線層を有している。複数の金属配線層は、半導体基板SC側から順に、M1,M2,…M8,M9と名付けられている。また、金属配線層同士は、ビアによって接続されている。複数のビアは、半導体基板SC側から順に、V1,V2,…V7,およびV8と名付けられている。
iOC膜からなり、絶縁層4がSiCN膜からなっている。しかしながら、前述の線膨張係数および融点の関係が成立しているのであれば、主配線1、絶縁層2、バリア膜3、絶縁層4、および絶縁層5の材料は、前述の物質に限定されない。たとえば、絶縁層4は、シリコン窒化膜(SiN膜)からなっていてもよい。また、主配線1の材料は、表2に示されるように、Al、Cu、Ta、Ti、またはWであってもよい。
に小さい。また、主配線1が液化している。そのため、クラック6内に毛細管現象によって液化した主配線1が吸い込まれる。その結果、クラック6が発生している位置とは異なる位置で主配線1に不連続部分が形成される。
次に、図35〜図44を用いて、実施の形態2の電気ヒューズの抵抗値の増加方法を説明する。なお、本実施の形態の電気ヒューズ構造体は、実施の形態1のそれと同一である。
この式から、電気ヒューズ10に15mAの電流を流す場合には、1.5μs以下の時間で、電気ヒューズ10を切断することができることが分かる。
000の位置の例が示されている。
次に、図45〜図47を用いて、実施の形態3の電気ヒューズ構造体および電気ヒューズの抵抗値の増加方法を説明する。本実施の形態のヒューズ構造体は、実施の形態1のそれと同一である。
体積当りの加速度aはF/ρ(m/s2)に等しい。
H/m)であると仮定すると、次のように、ローレンツ力F、加速度a、および時刻tが算出される。
a=3.8671×106(m/s2)
t=197(ns)
上記のことから、ピンチ効果を用いれば、主配線1を最も細くするために必要な時間(t)は極めて短いと考えられる。すなわち、電流パルスの幅が小さくても、ピンチ効果に
よって電気ヒューズ10の径が極めて小さくなることが予想される。なお、電流密度jは、8.49×1011(A/m2)である。
Ta膜、3b TaN膜、3c Ta膜、6 クラック、9 メタルキャップ膜、10d 直線部、10c 折れ曲がり部、10 電気ヒューズ、100 ファイン層、200
セミグローバル層、300 グローバル層、1000 切断部、CA 層間絶縁層、SC 半導体基板。
Claims (1)
- 半導体基板と、
前記半導体基板の上方に形成されたゲート電極と、
前記ゲート電極を覆う層間絶縁層と、
前記層間絶縁層上に形成されたファイン層と、
前記ファイン層上に設けられたセミグローバル層と、
前記セミグローバル層上に設けられたグローバル層と、
前記ファイン層、前記セミグローバル層、および前記グローバル層のうちの少なくともいずれか1つに設けられた電気ヒューズとを備えた、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032640A JP2012094928A (ja) | 2006-03-07 | 2012-02-17 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061512 | 2006-03-07 | ||
JP2006061512 | 2006-03-07 | ||
JP2012032640A JP2012094928A (ja) | 2006-03-07 | 2012-02-17 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006256226A Division JP4959267B2 (ja) | 2006-03-07 | 2006-09-21 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014001655A Division JP2014090204A (ja) | 2006-03-07 | 2014-01-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012094928A true JP2012094928A (ja) | 2012-05-17 |
Family
ID=46387849
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012032640A Pending JP2012094928A (ja) | 2006-03-07 | 2012-02-17 | 半導体装置 |
JP2014001655A Pending JP2014090204A (ja) | 2006-03-07 | 2014-01-08 | 半導体装置 |
JP2015081702A Pending JP2015133521A (ja) | 2006-03-07 | 2015-04-13 | 半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014001655A Pending JP2014090204A (ja) | 2006-03-07 | 2014-01-08 | 半導体装置 |
JP2015081702A Pending JP2015133521A (ja) | 2006-03-07 | 2015-04-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP2012094928A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112885778A (zh) * | 2021-01-19 | 2021-06-01 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057186A (ja) * | 2003-08-07 | 2005-03-03 | Nec Electronics Corp | 半導体装置 |
JP2005136301A (ja) * | 2003-10-31 | 2005-05-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2007073624A (ja) * | 2005-09-05 | 2007-03-22 | Nec Electronics Corp | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6288436B1 (en) * | 1999-07-27 | 2001-09-11 | International Business Machines Corporation | Mixed fuse technologies |
JP2005039220A (ja) * | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
JP3808866B2 (ja) * | 2003-12-05 | 2006-08-16 | 株式会社東芝 | 半導体装置 |
-
2012
- 2012-02-17 JP JP2012032640A patent/JP2012094928A/ja active Pending
-
2014
- 2014-01-08 JP JP2014001655A patent/JP2014090204A/ja active Pending
-
2015
- 2015-04-13 JP JP2015081702A patent/JP2015133521A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057186A (ja) * | 2003-08-07 | 2005-03-03 | Nec Electronics Corp | 半導体装置 |
JP2005136301A (ja) * | 2003-10-31 | 2005-05-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2007073624A (ja) * | 2005-09-05 | 2007-03-22 | Nec Electronics Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112885778A (zh) * | 2021-01-19 | 2021-06-01 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2015133521A (ja) | 2015-07-23 |
JP2014090204A (ja) | 2014-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959267B2 (ja) | 半導体装置および電気ヒューズの抵抗値の増加方法 | |
JP4861051B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
KR101561650B1 (ko) | 반도체 장치의 이-퓨즈 구조체 | |
KR100598761B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5307437B2 (ja) | 半導体装置 | |
JP4861060B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP2010192647A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2003163269A (ja) | 低電圧ヒューズ素子として使用される矩形コンタクト | |
US8274134B2 (en) | Semiconductor device with electric fuse having interconnects and via | |
JP2015133521A (ja) | 半導体装置 | |
JP2009141266A (ja) | 半導体装置 | |
JP5405796B2 (ja) | 半導体装置 | |
CN101651127B (zh) | 半导体器件 | |
JP6377507B2 (ja) | 半導体ウエーハ | |
JP2009016575A (ja) | 半導体装置 | |
US20080157271A1 (en) | Semiconductor device having antifuse and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120313 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140311 |