JP2007324400A - 半導体装置および電気ヒューズの切断方法 - Google Patents

半導体装置および電気ヒューズの切断方法 Download PDF

Info

Publication number
JP2007324400A
JP2007324400A JP2006153510A JP2006153510A JP2007324400A JP 2007324400 A JP2007324400 A JP 2007324400A JP 2006153510 A JP2006153510 A JP 2006153510A JP 2006153510 A JP2006153510 A JP 2006153510A JP 2007324400 A JP2007324400 A JP 2007324400A
Authority
JP
Japan
Prior art keywords
wiring
conductor
cut
semiconductor device
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006153510A
Other languages
English (en)
Other versions
JP4861060B2 (ja
Inventor
Takehiro Ueda
岳洋 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006153510A priority Critical patent/JP4861060B2/ja
Priority to US11/749,241 priority patent/US7728407B2/en
Priority to CN200710106494.1A priority patent/CN100472774C/zh
Publication of JP2007324400A publication Critical patent/JP2007324400A/ja
Priority to US12/715,625 priority patent/US7998798B2/en
Priority to US13/178,953 priority patent/US8299569B2/en
Application granted granted Critical
Publication of JP4861060B2 publication Critical patent/JP4861060B2/ja
Priority to US13/630,467 priority patent/US8742465B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡易な方法で電気ヒューズの判定精度を高める。
【解決手段】半導体装置100は、半導体基板(不図示)上に形成され、第1の被切断部位201を含む第1の導電体202と、第1の導電体202に分岐して接続され、第2の被切断部位203を含む第2の導電体204とを含む電気ヒューズ200を含む。切断状態において、第1の被切断部位201および第2の被切断部位203との間に、第1の導電体202が外方に流出してなる流出部114が形成される。
【選択図】図2

Description

本発明は半導体装置および電気ヒューズの切断方法に関し、とくに電気ヒューズを含む半導体装置および電気ヒューズの切断方法に関する。
従来、半導体装置にヒューズを搭載しておき、ヒューズを切断することにより半導体装置で使用する抵抗の値を調整したり、不良素子を切り離して正常素子に置き換える等の処理を行う技術が知られている。
ヒューズの切断方法には、ヒューズの一部にレーザを照射することによりヒューズを切断する方式や、ヒューズを電流により切断する方式が用いられている。
特許文献1には、ヒューズを構成する材料がエレクトロマイグレーションにより移動する現象を用いて切断される電気ヒューズが開示されている。
特許文献2(特開2005−39220号公報)には、より小さい電流により切断可能なヒューズが開示されている。特許文献1において、ヒューズを構成する導電体が複数回折り返す形状に形成されている。図7は、特許文献2に開示されたヒューズを示す平面図である。ここで、ヒューズ1100は2回折り返している。
ヒューズ1100は、電流流入端子1101、電流流出端子1102、および両端子間に、第1往路直線部1103、復路直線部1104、第2往路直線部1113を有する。ヒューズ1100はさらに、第1往路直線部1103と復路直線部1104とを結ぶ第1直角接続部1106および第2往路直線部1113と復路直線部1104とを結ぶ第2直角接続部1107を有する。上記のような構成のヒューズ1100において、電流流入端子1101から電流流出端子1102に所定の電流を流すと、ヒューズ1100の外側の斜線部1108で発生した熱が、ヒューズ1100の内側の斜線部1109で発生する熱に加えられて、斜線部1109に挟まれる復路直線部1104の切断を加速させる。これにより、ヒューズ1100が容易に切断される。
また、特許文献3(特開2005−57186号公報)には、ヒューズのうち、切断させる部分をプレートで囲むことにより、ヒューズに電流を流したときにヒューズの切断部に発生する熱をヒューズの切断部近傍に閉じこめたり蓄積するようにした構成が開示されている。
特許文献4(特開2004−214580号公報)には、ヒューズの切れ残り不良を低減して歩留まりや信頼性を向上するためのヒューズレイアウトが開示されている。図8に、特許文献4に記載されたヒューズレイアウトを示す。高融点金属からなるバリアメタル層と主配線メタル層とを有する配線電極にて形成されるヒューズレイアウト1010において、直列に繋がれた複数の溶断型ヒューズ部1011および1012が形成される。また、ヒューズ部1011の一端にヒューズパッド1013、ヒューズ部1011とヒューズ部1012の接続部にヒューズパッド1014、ヒューズ部1012の他端にヒューズパッド1015が形成される。ヒューズ部1011に電流を流すためには、ヒューズパッド1013およびヒューズパッド1014間に電圧を印加する。ヒューズ部1012に電流を流すためには、ヒューズパッド1014およびヒューズパッド1015間に電圧を印加する。このようなヒューズレイアウト1010により、複数のヒューズ部の少なくとも1つが切断すれば、レイアウト全体として切断されたことになり、切れ残り不良率を大きく低減できる。
米国特許第4064493号明細書 特開2005−39220号公報 特開2005−57186号公報 特開2004−214580号公報
しかし、特許文献1〜3に記載された技術では、電気ヒューズの切断が充分でない場合や、一旦切断した後にヒューズ構成材料の移動が生じて再接続が生じるような場合、本来は切断されたはずのヒューズの切断状態を正しく判定することができないという問題があった。このような電気ヒューズの再接続等が生じる可能性はそれほど高くなく、通常の動作に用いる分には問題はないと考えられるが、半導体装置の信頼性が非常に高度に要求される場合や過酷な条件下で使用される場合等は、切断された電気ヒューズが切断状態を保持する保持特性をより高める必要がある。
また、特許文献4に記載された技術では、ヒューズ部1011およびヒューズ部1012を切断するためには、ヒューズ部1011およびヒューズ部1012の両端にそれぞれ電圧を印加する必要がある。そのため、切断処理回数が増加したり、構成が複雑になるという問題があった。
本発明によれば、
半導体基板と、
前記半導体基板上に形成され、第1の被切断部位を含む第1の導電体と、前記第1の導電体に分岐して接続され、第2の被切断部位を含む第2の導電体とを含む電気ヒューズと、
を含み、
切断状態において、前記第1の被切断部位および前記第2の被切断部位との間に、前記第1の導電体が外方に流出してなる流出部が形成される半導体装置が提供される。
本発明者は、電気ヒューズの構成や電気ヒューズへの電圧印加方法等を制御することにより、電気ヒューズ切断時に、電気ヒューズの一部で電気ヒューズを構成する導電体を強制的に外方に流出させ、材料の移動・供給のバランスを崩すことにより、他の部分に大きな切断箇所を形成するという電気ヒューズの新たな切断手法を見出した。これにより、切断された電気ヒューズの切断状態を良好に保つことができる。本発明において、このような切断メカニズムを用いて第1の被切断部位および第2の被切断部位を切断する。
本発明において、第1の導電体に電流を流し第1の導電体を加熱して第1の導電体を変形させることにより、第1の導電体における第2の導電体との接続箇所近傍で、当該第1の導電体を外方に流出させて流出部を形成する。ここで、「外方」とは、切断前状態において、第1の導電体が形成されていた領域の外方とすることができ、たとえば、第1の導電体が配線の場合、当該配線が形成されていた配線溝外とすることができる。これに伴い、第1の導電体および第2の導電体が流出部の方向に吸い出され、第1の被切断部位および第2の被切断部位にそれぞれ切断箇所が生じ、切断される。
このようにすれば、一度の処理で、1つの電気ヒューズに2つの切断箇所を形成することができる。これにより、2つの切断箇所の切断状態に基づき、電気ヒューズの切断状態を判定することができる。すなわち、第1の被切断部位を、第2の被切断部位を介して、切断状態を判定する判定回路に接続する構成とすることができる。これにより、第1の被切断部位または第2の被切断部位のいずれか一方が切断されていれば、電気ヒューズが切断されていると判定することができ、判定精度を高めることができる。また、切断された電気ヒューズの切断状態を良好に保つこともできる。なお、第2の導電体は、第1の被切断部位とは異なる箇所で、第1の導電体に分岐して接続される。
本発明によれば、
前記半導体基板上に形成され、第1の被切断部位を含む第1の導電体と、前記第1の導電体に分岐して接続され、第2の被切断部位を含む第2の導電体とを含む電気ヒューズの切断方法であって、
前記第1の導電体に電流を流し、前記第1の導電体における前記第2の導電体との接続箇所近傍で、当該第1の導電体を外方に流出させて前記第1の被切断部位および前記第2の被切断部位を切断する電気ヒューズの切断方法が提供される。
また、本発明によれば、切断対象の電気ヒューズを選択する工程と、選択対象の電気ヒューズを上記電気ヒューズの切断方法により切断する工程と、を含む半導体装置の製造方法が提供される。
本発明によれば、簡易な方法で電気ヒューズの判定精度を高めることができる。
図1は、本実施の形態における電気ヒューズ200の構成を示すレイアウト図である。
電気ヒューズ200は、第1の被切断部位201を含む第1の導電体202と、第1の導電体202に分岐して形成され、第2の被切断部位203を含む第2の導電体204とを含む。なお、ここで図示していないが、電気ヒューズ200は半導体基板上に形成されるとともに、半導体基板上に積層された絶縁膜中に形成される。本実施の形態において、電気ヒューズ200を構成する第1の導電体202および第2の導電体204は、銅を主成分として含む銅含有金属膜により構成することができる。また、第1の導電体202および第2の導電体204は、側壁や底面等がバリアメタル膜で覆われた構成とすることができる。
第1の導電体202の一端および他端には、第1の端子206および第2の端子208がそれぞれ形成される。第1の端子206および第2の端子208は、それぞれ、第1の被切断部位201および第2の被切断部位203を切断するための電流流入端子および電流流出端子として機能する。第2の導電体204の一端は第1の導電体202に接続しており、第2の導電体204の他端には第3の端子210が形成される。
このような構成の電気ヒューズ200は、以下の手順で切断される。
まず、第1の端子206と第2の端子208との間に高電圧を印加して第1の導電体202に過剰なパワーを印加する。これにより、第1の導電体202に電流が流れ、第1の導電体202が加熱される。つづいて、加熱された第1の導電体202が膨張して、第1の導電体202が外方に流出する。具体的には、膨張した第1の導電体202の周囲の絶縁膜やバリアメタル膜にクラックが発生し、第1の導電体202が絶縁膜やバリアメタル膜のクラック中に流出し、クラック中に流出部が形成される。本実施の形態において、電気ヒューズ200は、第1の被切断部位201および第2の被切断部位203の間で、第1の導電体202が外方に流出するように構成される。
第1の導電体202が外方に流出すると、材料の移動・供給のバランスが崩れ、移動が追いつかなかった箇所で、切断が生じる。つまり、流出箇所とは異なる部分に大きな切断箇所が形成される。本実施の形態における電気ヒューズ200において、第1の被切断部位201および第2の被切断部位203が他の部分よりも切断されやすい構成とすることができる。たとえば、第1の被切断部位201は、細幅配線により構成することができる。また、第2の被切断部位203は、ビアにより構成することができる。電気ヒューズ200の詳細な構成は後述する。
このような構成とすることにより、第1の被切断部位201および第2の被切断部位203の間で第1の導電体202が流出すると、第1の被切断部位201および第2の被切断部位203が切断される。これにより、第1の端子206と第2の端子208との間に所定の電圧を印加するだけで、2つの切断箇所を形成することができる。以下、この手法による電気ヒューズの切断を、「クラックアシスト型切断」という。
図2は、電気ヒューズ200を含む半導体装置100の構成を示す図である。図2(a)は、電気ヒューズ200の切断前状態を示し、図2(b)は、電気ヒューズ200の切断状態を示す。
半導体装置100は、トランジスタ212および判定回路214をさらに含む。トランジスタ212のソース・ドレインの一方は接地されており、他方は第2の端子208に接続されている。判定回路214は、第3の端子210に接続されている。第1の端子206と第3の端子210との間において、第1の被切断部位201と第2の被切断部位203とは直列に接続されている。また、第1の被切断部位201は、第2の被切断部位203を介して、判定回路214に接続されている。
まず、図2(a)および図2(b)を参照して、電気ヒューズ200の切断処理を説明する。
本実施の形態において、電気ヒューズ200切断処理時には、第1の端子206に所定の電位Vccを付与するとともに、トランジスタ212をオンとして第2の端子208を接地する。これにより、第1の端子206と第2の端子208との間に所定の電圧が印加され、図中破線で示したように、第1の導電体202に電流が流れる。これにより、第1の被切断部位201と第2の被切断部位203との間で、第1の導電体202が外方に流出して流出部114が形成される。これに伴い、第1の被切断部位201および第2の被切断部位203に第1の空隙部112aおよび第2の空隙部112bがそれぞれ形成され、これらが切断される。本実施の形態において、電気ヒューズ200切断処理時には、第1の端子206と第2の端子208との間に、たとえば2〜5V程度の電圧を印加する。これにより、電気ヒューズ200に流出部114、第1の空隙部112aおよび第2の空隙部112bを形成するようにすることができる。
本実施の形態において、電気ヒューズ200切断処理時には、第1の端子206と第2の端子208との間に電圧を印加するだけで、第3の端子210には電圧を印加しない。すなわち、図2(a)に示すように、電気ヒューズ200切断処理時には第2の導電体204には電流を流す必要がない。この点で、図8に示した従来のヒューズレイアウト1010と異なる。従来は、ヒューズ部1011およびヒューズ部1012を切断する場合、ヒューズパッド1013とヒューズパッド1014との間、ヒューズパッド1015とヒューズパッド1014との間にそれぞれ電圧を印加する必要があった。本実施の形態における電気ヒューズ200においては、クラックアシスト型切断を用いて、第1の被切断部位201と第2の被切断部位203との間に流出部114を形成させて第1の空隙部112aおよび第2の空隙部112bを同時に形成することができる。これにより、簡易な方法で電気ヒューズ200に2つの切断箇所を形成することができる。
次に、図2(b)を参照して、電気ヒューズ200の判定処理を説明する。
本実施の形態において、電気ヒューズ200の切断状態の判定時には、第1の端子206を接地するとともに、判定回路214により、第3の端子210に所定の電位を付与する。判定回路214は、この状態で第3の端子210における電位の高低を検出し、第3の端子210の電位が高い場合に電気ヒューズ200が切断されていると判定するとともに当該電位が低い場合に当該電気ヒューズが切断されていないと判定する。具体的には、判定回路214は、接地電位を検出した場合、電位が低いと判定することができ、第3の端子210に付与したのと同程度の電位を検出した場合、電位が高いと判定することができる。また、判定回路214は、所定の基準電位を設定しておき、検出電位が所定の基準電位よりも低い場合に電位が低いと判定し、検出電位が所定の基準電位よりも高い場合に電位が高いと判定することもできる。
このようにすれば、電気ヒューズ200の切断状態を判定する際に、第1の被切断部位201または第2の被切断部位203のいずれか一方が切断されていれば、電気ヒューズ200が切断されていると判定することができ、判定精度を高めることができる。また、切断された電気ヒューズ200の切断状態を良好に保つこともできる。
次に、本実施の形態における電気ヒューズ200の具体的な構成を説明する。本実施の形態においては、電気ヒューズ200を多層配線構造により構成する。
図3および図4は、本実施の形態における半導体装置100の構成を示す上面模式図である。図3は電気ヒューズ200の切断前の状態、図4は電気ヒューズ200の切断状態をそれぞれ示す。
ここでは絶縁膜は記載していないが、半導体装置100は絶縁膜を含み、電気ヒューズ200は絶縁膜中に形成された構成とすることができる。電気ヒューズ200は、半導体基板(不図示)上において、それぞれ異なる層に形成された第1の配線102と、第1の配線102に接続されたビア106と、ビア106に接続された第2の配線104とにより構成される。本実施の形態においては、第1の配線102が上層に形成され、第2の配線104が下層に形成された例を示すが、これらは逆であってもよい。
第1の配線102は、第1の導電体202により構成される。また、第1の配線102は、細幅配線202bと、細幅配線202bに接続され、細幅配線202bよりも配線幅が広く形成された太幅配線202aとを含む。
本実施の形態において、第1の端子206および第2の端子208は、それぞれ、第1の配線102と同層に形成されたパッド電極により構成される。細幅配線202bは第1の端子206に接続され、太幅配線202aは第2の端子208に接続される。第1の端子206および第2の端子208は、第1の配線102よりも幅広に形成することができる。一例として、細幅配線202bの配線幅を0.1μm、太幅配線202aの配線幅を0.15μm、第1の端子206および第2の端子208の幅を0.4μmとすることができる。
また、本実施の形態において、太幅配線202aは、折り返しにより複数の直線部が並行配置された折り返し領域を有する。図3および図4に示した構成では、太幅配線202aは、第2の端子208に接続された第1直線部、第1直線部に略平行に配置された第2直線部、第2直線部に略平行に配置された第3直線部、第3直線部に略平行に配置された第4直線部、第1直線部と第2直線部とを接続する第1接続部、第2直線部と第3直線部とを接続する第2接続部、第3直線部と第4直線部とを接続する第3接続部、および第4直線部と細幅配線202bとを接続する第4接続部とを有する。第1直線部、第2直線部、第3直線部、第4直線部、第1接続部、第2接続部、および第3接続部により折り返し領域が構成される。
このような構成において、電気ヒューズ200の切断処理時に第1の配線102(第1の導電体202)に電流を流したときに、第1の導電体202は、折り返し領域で加熱されやすくなる。そのため、折り返し領域に流出部114が形成されやすくなる。つまり、電気ヒューズ200の切断時に流出部114が形成される流出予定領域115が太幅配線202aの折り返し領域に形成される。
また、太幅配線202aの折り返し領域に流出部114が形成されると、第1の導電体202が流出部114の方向に移動し、配線幅の狭い細幅配線202bで切断が生じやすくなる。そのため、細幅配線202bにおける太幅配線202aとの接続箇所近傍に第1の空隙部112aが形成されやすくなる。つまり、第1の被切断部位201は、細幅配線202bにおける太幅配線202aとの接続箇所近傍に形成される。
なお、細幅配線202bは、折り返し領域外で太幅配線202aに接続される。これにより、流出予定領域115と第1の被切断部位201とを離隔して設けることができる。このようにすれば、電気ヒューズ200切断時に、流出部114と第1の空隙部112aとを離隔することができる。流出部114と第1の空隙部112aの位置が近いと、本来電気的に切断されているべき第1の導電体202間に流出部114がブリッジして形成されてしまうおそれがある。このようなことが起こると、たとえば切断処理を行った電気ヒューズ200が流出部114により接続されて切断歩留まり低下(切断後低抵抗)や切断後の抵抗変動(経時変化)等が生じる。本実施の形態において、第4直線部と細幅配線202bとを接続する第4接続部の長さを調整することにより、第1の被切断部位201を流出予定領域115から離隔して配置することができる。これにより、上記のようなブリッジが生じるのを防ぐことができ、第1の被切断部位201の切断状態を良好に保つことができる。
ビア106および第2の配線104は、第2の導電体204により構成される。本実施の形態において、第3の端子210は、第2の配線104と同層に形成されたパッド電極により構成される。第3の端子210は、第2の配線104よりも幅広に形成することができる。一例として、第2の配線104の配線幅を0.15μm、第3の端子210の幅を0.4μmとすることができる。
ビア106は、第1の配線102の太幅配線202aに接続される。より詳細には、ビア106は、折り返し領域で太幅配線202aに接続される。このようにすると、電気ヒューズ200の切断処理時に第1の配線102に電流を流したときに、第1の配線102において、ビア106との接続箇所近傍で第1の導電体202が外方へ流出して流出部114が形成されやすくなる。そのため、第1の配線102に流出部114が形成されると、ビア106を構成する第2の導電体204が流出部114の方向に吸い上げられ、ビア106部分に第2の空隙部112b(図4では不図示)が形成されやすくなる。つまり、第2の被切断部位203は、ビア106に形成される。
また、ビア106を第1の配線102の折り返し領域で接続させることにより、ビア106を構成する第2の導電体204も加熱され、これによってもビア106から第2の導電体204を吹き出させやすくすることができる。
本実施の形態において、第2の空隙部112bと流出部114とが異なる層に形成されるため、第2の空隙部112bにおいて、上記のブリッジの問題を防ぐことができる。
また、半導体装置100は、電気ヒューズ200の上方、下方および側方を、カバー部材404により覆った構成を有する。カバー部材404は、ビア402、電極400、および図示しないプレートにより構成される。電極400は、第1の配線102や第2の配線104と同層に形成されたパッド電極とすることができる。また、ビア402は、電極400の上層および下層に形成され、さらにその上層および下層に形成されたプレート(不図示)と電極400を互いに接続する。ビア402は、スリットビアとすることができ、ビア402と電極400とで、電気ヒューズ200の周囲を壁状に覆う構成とすることができる。これにより、第1の端子206と第2の端子208との間に電流を流したときに、第1の導電体202に発生する熱をカバー部材404により反射させてカバー部材404内部に閉じ込めることができ、電気ヒューズ200において、流出部114が形成されやすいようにすることができる。また、流出部114が形成されるときに、電気ヒューズ200の構成材料が周囲に飛散するのをカバー部材404によりブロックすることができる。これにより、電気ヒューズ200の構成材料の飛散物が他の素子に達しないようにすることができる。
第1の配線102は、図示したものに限られず、種々の形状とすることができるが、いずれの場合も、第1の配線102に電流を流したときに、加熱されやすく流出部114が形成されやすい領域と、流出部114が形成されたときに切断されやすい領域を有するように形成される。また、ビア106は、第1の配線102の最も加熱されやすい箇所に接続される。
以上のような構成により、第1の配線102の加熱された部分で第1の導電体202が流出して流出部114が形成される。これに伴い、第1の導電体202が流出部114の方向に移動して第1の配線102の切断されやすい箇所である細幅配線202bが切断されるとともに、ビア106を構成する第2の導電体204も流出部114の方向に吸い上げられ、ビア106も切断される。これにより、電気ヒューズ200に2つの切断箇所が略同時に形成される。
図5は、図3および図4のA−A’断面図の一例を示す図である。
図5(a)は、図3のA−A’断面図、図5(b)は、図4のA−A’断面図である。ここでは、シングルダマシン構造の配線構造を示す。
図5(a)に示すように、半導体装置100は、半導体基板(不図示)と、半導体基板上に、以下の順で形成された第1のエッチング阻止膜302、第1の層間絶縁膜304、第1の保護膜306、第2のエッチング阻止膜308、第2の層間絶縁膜310、第3のエッチング阻止膜312、第3の層間絶縁膜314、第2の保護膜316および第4のエッチング阻止膜318を含む。
切断前状態において、ビア106は、第1の配線102と第2の配線104とに電気的に接続して形成される。ここで、第2の配線104は、第1のエッチング阻止膜302、第1の層間絶縁膜304および第1の保護膜306内に形成される。また、ビア106は、第2のエッチング阻止膜308、第2の層間絶縁膜310および第3のエッチング阻止膜312内に形成される。また、第1の配線102は、第3のエッチング阻止膜312、第3の層間絶縁膜314および第2の保護膜316内に形成される。
第2の配線104、ビア106、および第1の配線102は、銅を主成分として含む銅含有金属膜により構成することができる。銅含有金属膜は、銀を含むことができる。さらに、銅含有金属膜は、Al、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti、または、Snから選択される一又は二以上の異種元素を含む構成とすることもできる。銅含有金属膜は、たとえばめっき法により形成することができる。また、銅含有金属膜の表面は、たとえばシリサイド膜が形成された構成とすることもできる。
さらに、第2の配線104、ビア106、および第1の配線102の側面および底面には、それぞれ、これらに接してこれらを覆うように設けられたバリアメタル膜320が形成されている。バリアメタル膜320は、高融点金属を含む構成とすることができる。バリアメタル膜320は、たとえば、Ta、TaN、Ti、TiN、W、WN等により構成することができる。
つまり、切断前の状態において、第2の配線104とビア106との間には、バリアメタル膜320がこれらに接して設けられる。また、ビア106と第1の配線102との間にも、バリアメタル膜320がこれらに接して設けられる。
第1の層間絶縁膜304および第3の層間絶縁膜314は、SiOC等の低誘電率膜により構成することができる。低誘電率膜としては、SiOCの他に、HSQ(ハイドロジェンシルセスキオキサン)、MSQ(メチルシルセスキオキサン)、またはMHSQ(メチル化ハイドロジェンシルセスキオキサン)等のポリハイドロジェンシロキサン、ポリアリールエーテル(PAE)、ジビニルシロキサンービスーベンゾシクロブテン(BCB)、またはSilk(登録商標)等の芳香族含有有機材料、SOG、FOX(flowable oxide)、サイトップ、またはBCB(Bensocyclobutene)等を用いることもできる。また、低誘電率膜としては、これらのポーラス膜を用いることもできる。第1の層間絶縁膜304および第3の層間絶縁膜314は、同じ材料により構成しても、異なる材料により構成してもいずれでもよい。
また、第2の層間絶縁膜310は、第1の層間絶縁膜304や第3の層間絶縁膜314について上述したのと同様の材料により構成することができる。ただし、第2の層間絶縁膜310は、第1の層間絶縁膜304や第3の層間絶縁膜314との関係において、第1の層間絶縁膜304や第3の層間絶縁膜314よりもかたい材料により構成することが好ましい。たとえば、第2の層間絶縁膜310は、第1の層間絶縁膜304や第3の層間絶縁膜314よりもヤング率の高い材料により構成することができる。このような構成とすることにより、配線部分に流出部114を形成しやすくすることができるとともに、ビア106に第2の空隙部112bを形成しやすくすることができる。
一例として、ビア106が形成される第2の層間絶縁膜310をSiOC(Black Diamond)により構成し、第1の配線102が形成される第3の層間絶縁膜314をSiOC(Aurora)により構成することができる。ここで、Black DiamondおよびAuroraはいずれもSiOCのポーラス膜であるが、Auroraの方がBlack Diamondよりも比誘電率が低く、膜密度が低く、柔らかい膜である。
なお、このような構成に限られず、第2の層間絶縁膜310は、第1の層間絶縁膜304や第3の層間絶縁膜314と同じ材料により構成してもよい。この場合も、第1の配線102は電流印加により自己発熱し膨張量が大きいことに対して、ビア106は導体体積が小さく熱伝導による膨張量が小さいため、第1の配線102に流出部114を、ビア106に第2の空隙部112bを選択的に形成することができる。
第2のエッチング阻止膜308および第4のエッチング阻止膜318は、ビアホールや配線溝を形成する際のエッチング阻止膜として機能するとともに、第2の配線104や第1の配線102を構成する銅の拡散を防止する機能を有する。また、本実施の形態において、電気ヒューズ200の被覆膜としても機能する。第2のエッチング阻止膜308および第4のエッチング阻止膜318は、第1の層間絶縁膜304や第3の層間絶縁膜314よりもかたい材料により構成することができる。第2のエッチング阻止膜308および第4のエッチング阻止膜318は、第1の層間絶縁膜304や第3の層間絶縁膜314よりもヤング率の高い材料により構成することができる。第2のエッチング阻止膜308および第4のエッチング阻止膜318は、たとえば、SiCN、SiN、SiC、SiOFまたはSiON等により構成することができる。
第1の保護膜306および第2の保護膜316は、第2の配線104および第1の配線102をそれぞれCMPにより研磨する際に、第1の層間絶縁膜304および第3の層間絶縁膜314を保護する機能を有する。第1の保護膜306および第2の保護膜316は、たとえば、SiO膜により構成することができる。
第1のエッチング阻止膜302および第3のエッチング阻止膜312は、第2のエッチング阻止膜308および第4のエッチング阻止膜318と同様の材料により構成することができる。また、ここでは図示していないが、第1のエッチング阻止膜302および第3のエッチング阻止膜312は、第2のエッチング阻止膜308および第4のエッチング阻止膜318と同様の材料により構成された第1の絶縁膜と、その上に形成され第1の保護膜306および第2の保護膜316と同様の材料に構成された第2の絶縁膜との積層膜とすることもできる。
なお、以上の構成の第2の配線104、ビア106、および第1の配線102等は、通常の多層配線構造と同工程で形成することができる。これにより、特別な工程を追加することなく、電気ヒューズ200を形成することができる。
以上により、たとえば第1の配線102の周囲がバリアメタル膜320および第4のエッチング阻止膜318等の被覆膜で覆われ、さらにその周囲に被覆膜よりも柔らかい材料である第3の層間絶縁膜314が形成された構成とすることができる。
次に、このような構成の電気ヒューズ200を切断する手順を説明する。
第1の端子206と第2の端子208との間に所定の電圧を印加して第1の配線102に過剰なパワーが印加されると、第1の配線102を構成する第1の導電体202が加熱されて膨張する。第1の導電体202は、柔らかい膜である第3の層間絶縁膜314の方向に膨張する。このとき、第1の導電体202は、第1の配線102の太幅配線202aの折り返し領域である流出予定領域115で最も加熱され膨張する。そのため、第1の導電体202の膨張に伴い、流出予定領域115で、第1の配線102周囲に形成されたバリアメタル膜320等にクラックが生じ、第1の導電体202がクラックから第3の層間絶縁膜314中に流出する。つまり、第1の配線102を構成する第1の導電体202が、配線溝外部に流出する。これにより、図4および図5(b)に示すように、流出部114が形成される。
さらに、第1の導電体202が流出部114の方向に急激に移動するため、導電体の移動が追いつかなかった箇所で導電体が切断される。本実施の形態において、第1の被切断部位201およびビア106部分で導電体が切断され、第1の空隙部112aおよび第2の空隙部112bがそれぞれ形成される。このようなメカニズムにより、流出部114と第1の空隙部112aおよび第2の空隙部112bとをそれぞれ離れた箇所に形成することができる。
また、本実施の形態において、ビア106と第2の配線104との間にバリアメタル膜320が設けられているため、バリアメタル膜320が第2の配線104から剥離しやすく、バリアメタル膜320と第2の配線104との間に第2の空隙部112bが形成されやすくなる。
さらに、切断状態において、ビア106を構成する第2の導電体204がバリアメタル膜320とともに移動してバリアメタル膜320と第2の配線104との間に第2の空隙部112bが形成される。そのため、この後の工程で熱処理等が行われても、バリアメタル膜320により、銅含有金属膜が再び移動してビア106と第2の配線104との間で再接続が生じるのを防ぐことができる。これにより、半導体装置100の耐熱性を向上することができる。流出部114と第2の空隙部112bとの間には、バリアメタル膜320が二重で形成されるため、銅含有金属膜の移動をより阻止することができる。
なお、以上では、バリアメタル膜320等にクラックが生じる例を説明したが、第1の配線102が加熱されて膨張すると、第4のエッチング阻止膜318が第1の配線102や第2の保護膜316から剥離して、これらの間に隙間が生じることもある。この場合、隙間部分に第1の導電体202が流れ込み、流出部114が形成される。この場合でも、第1の導電体202が流出部114の方向に移動することにより、第1の被切断部位201およびビア106部分に第2の空隙部112bが形成される。
図6は、図3および図4のA−A’断面図の他の例を示す図である。
図6(a)は、図3のA−A’断面図、図6(b)は、図4のA−A’断面図である。
ここでは、配線構造がデュアルダマシン構造を有する点で図5に示した例と異なる。また、ビア106と第1の配線102とがデュアルダマシン配線として一体に形成される。ビア106は、第2のエッチング阻止膜308、第2の層間絶縁膜310および第3のエッチング阻止膜312内に形成される。また、第1の配線102は、第3のエッチング阻止膜312、第3の層間絶縁膜314および第2の保護膜316内に形成される。
ビア106および第1の配線102により構成されるデュアルダマシン配線は、側面および底面がバリアメタル膜320で覆われた構成を有する。切断前の状態において、ビア106と第2の配線104との間には、バリアメタル膜320がこれらに接して設けられる。
以上のような構成の電気ヒューズ200において、第1の配線102に過剰なパワーが印加されると、第1の配線102を構成する第1の導電体202が膨張して、柔らかい膜である第3の層間絶縁膜314の方向に膨張する。第1の導電体202の膨張に伴い、バリアメタル膜320にクラックが生じ、第1の導電体202が第3の層間絶縁膜314内に流出する。これにより、図6(b)に示すように、流出部114が形成される。第1の配線102は、第1の導電体202の移動が追いつかなかった箇所で切断される。本実施の形態において、細幅配線202bの第1の被切断部位201で第1の導電体202が切断され、第1の空隙部112aが形成される。
さらに、これに伴い、第2の導電体204も流出部114の方向に急激に移動するため、第2の導電体204の移動が追いつかなかった箇所で第2の導電体204が切断される。本実施の形態において、ビア106部分で第2の導電体204が切断され、第2の空隙部112bが形成される。また、本実施の形態において、ビア106と第2の配線104との間にバリアメタル膜320が設けられているため、バリアメタル膜320が第2の配線104から剥離しやすく、バリアメタル膜320と第2の配線104との間に第2の空隙部112bが形成されやすくなる。
さらに、切断状態において、ビア106を構成する第2の導電体204がバリアメタル膜320とともに移動してバリアメタル膜320と第2の配線104との間に第2の空隙部112bが形成される。そのため、この後の工程で熱処理等が行われても、バリアメタル膜320により、銅含有金属膜が再び移動してビア106と第2の配線104との間で再接続が生じるのを防ぐようにすることができる。これにより、半導体装置100の耐熱性を向上することができる。
以上のように、本実施の形態における電気ヒューズ200を含む半導体装置100によれば、一度の処理で、2つの切断箇所を形成することができる。これにより、2つの切断箇所の切断状態に基づき、電気ヒューズ200の切断状態を判定することができる。これにより、第1の被切断部位201または第2の被切断部位203のいずれか一方が切断されていれば、電気ヒューズ200が切断されていると判定することができ、判定精度を高めることができる。また、切断された電気ヒューズ200の切断状態を良好に保つこともできる。また、第2の被切断部位203において、ビアが切断されるため、電気ヒューズ200の再接続率を低減することができ、切断状態をより良好に保つことができる。
さらに、本実施の形態における半導体装置100によれば、電気ヒューズ200が多層配線構造により構成されるため、積層方向に配置することができ、電気ヒューズの形成面積を低減することもできる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本発明の実施の形態における電気ヒューズの構成を示すレイアウト図である。 電気ヒューズを含む半導体装置の構成を示す図である。 本発明の実施の形態における半導体装置の構成を示す上面模式図である。 本発明の実施の形態における半導体装置の構成を示す上面模式図である。 図3および図4のA−A’断面図の一例を示す図である。 図3および図4のA−A’断面図の他の例を示す図である。 従来の電気ヒューズの一例を示す平面図である。 従来のヒューズレイアウトを示す図である。
符号の説明
100 半導体装置
102 第1の配線
104 第2の配線
106 ビア
112a 第1の空隙部
112b 第2の空隙部
114 流出部
115 流出予定領域
200 電気ヒューズ
201 第1の被切断部位
202 第1の導電体
202a 太幅配線
202b 細幅配線
203 第2の被切断部位
204 第2の導電体
206 第1の端子
208 第2の端子
210 第3の端子
212 トランジスタ
214 判定回路
302 第1のエッチング阻止膜
304 第1の層間絶縁膜
306 第1の保護膜
308 第2のエッチング阻止膜
310 第2の層間絶縁膜
312 第3のエッチング阻止膜
314 第3の層間絶縁膜
316 第2の保護膜
318 第4のエッチング阻止膜
320 バリアメタル膜
400 電極
402 ビア
404 カバー部材
1010 ヒューズレイアウト
1011 ヒューズ部
1011 溶断型ヒューズ部
1012 ヒューズ部
1013 ヒューズパッド
1014 ヒューズパッド
1015 ヒューズパッド
1100 ヒューズ
1101 電流流入端子
1102 電流流出端子
1103 第1往路直線部
1104 復路直線部
1106 第1直角接続部
1107 第2直角接続部
1108 斜線部
1109 斜線部
1113 第2往路直線部

Claims (13)

  1. 半導体基板と、
    前記半導体基板上に形成され、第1の被切断部位を含む第1の導電体と、前記第1の導電体に分岐して接続され、第2の被切断部位を含む第2の導電体とを含む電気ヒューズと、
    を含み、
    切断状態において、前記第1の被切断部位および前記第2の被切断部位との間に、前記第1の導電体が外方に流出してなる流出部が形成される半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記電気ヒューズの前記第1の被切断部位および前記第2の被切断部位を切断するための電流流入端子および電流流出端子が、前記第1の導電体の一端および他端にそれぞれ設けられた半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記電気ヒューズは、前記半導体基板上において、それぞれ異なる層に形成された第1の配線と、前記第1の配線に接続されたビアと、前記ビアに接続された第2の配線とにより構成され、
    前記第1の配線は、前記第1の導電体により構成されるとともに前記第1の被切断部位を含み、
    前記ビアは、前記第2の導電体により構成されるとともに前記第2の被切断部位を含み、
    切断前状態において、前記ビアは、前記第1の配線と前記第2の配線とに電気的に接続して形成され、
    切断状態において、前記第1の配線に第1の空隙部が形成されるとともに前記ビアと前記第2の配線との間または前記ビアに第2の空隙部が形成される半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記第1の配線、前記第2の配線および前記ビアは、銅を主成分として含む銅含有金属膜により構成され、
    切断前状態において、前記第2の配線と前記ビアとの間にこれらに接して設けられた第1のバリアメタル膜をさらに含み、
    切断状態において、前記第1のバリアメタル膜と前記第2の配線との間に前記第2の空隙部が形成される半導体装置。
  5. 請求項3または4に記載の半導体装置において、
    前記半導体基板上において、前記第1の配線、前記ビア、および前記第2の配線の周囲に形成された絶縁膜をさらに含み、
    前記第1の配線は、前記絶縁膜に形成された配線溝内に形成され、前記流出部は、前記第1の導電体が前記配線溝外に流出して形成される半導体装置。
  6. 請求項5に記載の半導体装置において、
    切断状態において、前記第1の配線の周囲に形成された前記絶縁膜にはクラックが設けられ、前記流出部は、前記第1の導電体が前記クラック内に流出して形成される半導体装置。
  7. 請求項3から6いずれかに記載の半導体装置において、
    前記第1の配線は、細幅配線と、当該細幅配線に接続され、当該細幅配線よりも配線幅が広く形成された太幅配線とを含み、
    前記第1の被切断部位は、前記細幅配線における前記太幅配線との接続箇所近傍に形成され、前記流出部は、前記太幅配線に形成される半導体装置。
  8. 請求項7に記載の半導体装置において、
    前記太幅配線は、折り返しにより複数の直線部が並行配置された折り返し領域を有し、前記流出部は、前記折り返し領域に形成される半導体装置。
  9. 請求項8に記載の半導体装置において、
    前記細幅配線は、前記折り返し領域外で前記太幅配線に接続された半導体装置。
  10. 請求項8または9に記載の半導体装置において、
    前記ビアは、前記折り返し領域で前記第1の配線の前記太幅配線に接続された半導体装置。
  11. 請求項7から10いずれかに記載の半導体装置において、
    前記ビアは、前記第1の配線の前記太幅配線に接続された半導体装置。
  12. 請求項1から11いずれかに記載の半導体装置において、
    前記第1の被切断部位は、前記第2の被切断部位を介して、切断状態を判定する判定回路に接続された半導体装置。
  13. 半導体基板上に形成され、第1の被切断部位を含む第1の導電体と、前記第1の導電体に分岐して接続され、第2の被切断部位を含む第2の導電体とを含む電気ヒューズの切断方法であって、
    前記第1の導電体に電流を流し、前記第1の導電体における前記第2の導電体との接続箇所近傍で、当該第1の導電体を外方に流出させて前記第1の被切断部位および前記第2の被切断部位を切断する電気ヒューズの切断方法。
JP2006153510A 2006-06-01 2006-06-01 半導体装置および電気ヒューズの切断方法 Expired - Fee Related JP4861060B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006153510A JP4861060B2 (ja) 2006-06-01 2006-06-01 半導体装置および電気ヒューズの切断方法
US11/749,241 US7728407B2 (en) 2006-06-01 2007-05-16 Semiconductor device and method of cutting electrical fuse
CN200710106494.1A CN100472774C (zh) 2006-06-01 2007-06-01 切断电熔丝的半导体器件和方法
US12/715,625 US7998798B2 (en) 2006-06-01 2010-03-02 Method of cutting electrical fuse
US13/178,953 US8299569B2 (en) 2006-06-01 2011-07-08 Semiconductor device and method of cutting electrical fuse
US13/630,467 US8742465B2 (en) 2006-06-01 2012-09-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006153510A JP4861060B2 (ja) 2006-06-01 2006-06-01 半導体装置および電気ヒューズの切断方法

Publications (2)

Publication Number Publication Date
JP2007324400A true JP2007324400A (ja) 2007-12-13
JP4861060B2 JP4861060B2 (ja) 2012-01-25

Family

ID=38856919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006153510A Expired - Fee Related JP4861060B2 (ja) 2006-06-01 2006-06-01 半導体装置および電気ヒューズの切断方法

Country Status (3)

Country Link
US (4) US7728407B2 (ja)
JP (1) JP4861060B2 (ja)
CN (1) CN100472774C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259881A (ja) * 2008-04-14 2009-11-05 Nec Electronics Corp 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493444B2 (ja) * 2004-08-26 2010-06-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US7772093B2 (en) * 2007-10-26 2010-08-10 Xilinx, Inc. Method of and circuit for protecting a transistor formed on a die
CN101170099B (zh) * 2007-11-30 2012-03-28 上海宏力半导体制造有限公司 多晶硅硅化物电熔丝器件
US20090243113A1 (en) * 2008-03-31 2009-10-01 Andigilog, Inc. Semiconductor structure
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2010045132A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp 電気ヒューズおよび半導体装置
JP5405796B2 (ja) * 2008-10-17 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2010192647A (ja) * 2009-02-18 2010-09-02 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure
US8971137B2 (en) * 2013-03-07 2015-03-03 Intel Corporation Bit based fuse repair
JP6103593B2 (ja) * 2013-06-17 2017-03-29 ラピスセミコンダクタ株式会社 半導体装置及びテスト方法
CN104752396B (zh) * 2013-12-30 2017-09-22 中芯国际集成电路制造(上海)有限公司 电熔丝结构
US10677822B2 (en) 2016-09-27 2020-06-09 Analog Devices Global Unlimited Company Electrical overstress detection device
US11112436B2 (en) * 2018-03-26 2021-09-07 Analog Devices International Unlimited Company Spark gap structures for detection and protection against electrical overstress events
CN110085566A (zh) * 2019-04-30 2019-08-02 德淮半导体有限公司 半导体封装件和半导体管芯

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243213A (ja) * 1999-02-23 2000-09-08 Infineon Technol North America Corp 縦型ヒューズおよび製造方法
JP2004103610A (ja) * 2002-09-04 2004-04-02 Oki Electric Ind Co Ltd トリミングパターン
JP2004214580A (ja) * 2003-01-09 2004-07-29 Oki Electric Ind Co Ltd ヒューズレイアウト,及びトリミング方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064493A (en) 1976-06-03 1977-12-20 Motorola, Inc. P-ROM Cell having a low current fusible programming link
JPH04373148A (ja) * 1991-06-21 1992-12-25 Nippon Steel Corp 半導体装置のヒューズ構造
US5536968A (en) * 1992-12-18 1996-07-16 At&T Global Information Solutions Company Polysilicon fuse array structure for integrated circuits
US6222244B1 (en) * 1998-06-08 2001-04-24 International Business Machines Corporation Electrically blowable fuse with reduced cross-sectional area
US6369437B1 (en) * 1999-01-12 2002-04-09 Clear Logic, Inc. Vertical fuse structure for integrated circuits and a method of disconnecting the same
JP2000208635A (ja) * 1999-01-19 2000-07-28 Mitsubishi Electric Corp 半導体装置
DE19926107C1 (de) * 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
US6381115B1 (en) * 1999-12-20 2002-04-30 Stmicroelectronics, Inc. Redundant electric fuses
JP2001244338A (ja) * 2000-02-25 2001-09-07 Toshiba Corp 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法
US6566730B1 (en) * 2000-11-27 2003-05-20 Lsi Logic Corporation Laser-breakable fuse link with alignment and break point promotion structures
US20040159906A1 (en) * 2002-05-01 2004-08-19 Shingo Hashimoto Semiconductor device and blowout method of fuse
US6864124B2 (en) * 2002-06-05 2005-03-08 United Microelectronics Corp. Method of forming a fuse
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
JP4584658B2 (ja) * 2004-09-13 2010-11-24 Okiセミコンダクタ株式会社 半導体装置
KR100593450B1 (ko) * 2004-10-08 2006-06-28 삼성전자주식회사 수직하게 차례로 위치된 복수 개의 활성 영역들을 갖는피이. 램들 및 그 형성방법들.
US20070007621A1 (en) * 2005-03-30 2007-01-11 Yamaha Corporation Fuse breakdown method adapted to semiconductor device
DE102005024346B4 (de) * 2005-05-27 2012-04-26 Infineon Technologies Ag Sicherungselement mit Auslöseunterstützung
JP4480649B2 (ja) * 2005-09-05 2010-06-16 富士通マイクロエレクトロニクス株式会社 ヒューズ素子及びその切断方法
US7417300B2 (en) * 2006-03-09 2008-08-26 International Business Machines Corporation Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof
US7417913B2 (en) * 2006-03-15 2008-08-26 Intel Corporation Fuse cell having adjustable sensing margin
US7403061B2 (en) * 2006-03-23 2008-07-22 International Business Machines Corporation Method of improving fuse state detection and yield in semiconductor applications
US7470929B2 (en) * 2006-07-24 2008-12-30 International Business Machines Corporation Fuse/anti-fuse structure and methods of making and programming same
DE102006046790B4 (de) * 2006-10-02 2014-01-02 Infineon Technologies Ag Integriertes Bauelement und Verfahren zum Trennen einer elektrisch leitfähigen Verbindung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243213A (ja) * 1999-02-23 2000-09-08 Infineon Technol North America Corp 縦型ヒューズおよび製造方法
JP2004103610A (ja) * 2002-09-04 2004-04-02 Oki Electric Ind Co Ltd トリミングパターン
JP2004214580A (ja) * 2003-01-09 2004-07-29 Oki Electric Ind Co Ltd ヒューズレイアウト,及びトリミング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259881A (ja) * 2008-04-14 2009-11-05 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US7998798B2 (en) 2011-08-16
JP4861060B2 (ja) 2012-01-25
US8299569B2 (en) 2012-10-30
US20080122027A1 (en) 2008-05-29
US7728407B2 (en) 2010-06-01
US20100159673A1 (en) 2010-06-24
US20130026613A1 (en) 2013-01-31
CN100472774C (zh) 2009-03-25
US8742465B2 (en) 2014-06-03
US20110267136A1 (en) 2011-11-03
CN101083250A (zh) 2007-12-05

Similar Documents

Publication Publication Date Title
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP5248170B2 (ja) 半導体装置
JP5307437B2 (ja) 半導体装置
JP4871031B2 (ja) 半導体装置およびヒューズの判定方法
JP4741907B2 (ja) 半導体装置およびその製造方法
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4880950B2 (ja) 半導体装置
US8324709B2 (en) Semiconductor device
JP4903015B2 (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
JP5331408B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090518

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees