JP5307437B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5307437B2
JP5307437B2 JP2008104277A JP2008104277A JP5307437B2 JP 5307437 B2 JP5307437 B2 JP 5307437B2 JP 2008104277 A JP2008104277 A JP 2008104277A JP 2008104277 A JP2008104277 A JP 2008104277A JP 5307437 B2 JP5307437 B2 JP 5307437B2
Authority
JP
Japan
Prior art keywords
layer wiring
upper layer
wiring
lower layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008104277A
Other languages
English (en)
Other versions
JP2009259881A (ja
Inventor
洋道 高岡
吉孝 窪田
浩嗣 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008104277A priority Critical patent/JP5307437B2/ja
Priority to US12/385,407 priority patent/US8304852B2/en
Priority to DE102009017049A priority patent/DE102009017049A1/de
Priority to CN201210139034.XA priority patent/CN102683320B/zh
Priority to CN2009101335514A priority patent/CN101562172B/zh
Publication of JP2009259881A publication Critical patent/JP2009259881A/ja
Application granted granted Critical
Publication of JP5307437B2 publication Critical patent/JP5307437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Description

本発明は半導体装置に関し、とくに電気ヒューズを含む半導体装置に関する。
従来、半導体装置にヒューズを搭載しておき、ヒューズを切断することにより半導体装置で使用する抵抗の値を調整したり、不良素子を切り離して正常素子に置き換える等の処理を行う技術が知られている。
ヒューズの切断方法には、ヒューズの一部にレーザを照射することによりヒューズを切断する方式や、ヒューズを電流により切断する方式が用いられている。
特許文献1〜3には、ヒューズを構成する材料がエレクトロマイグレーションにより移動する現象を用いて切断される電気ヒューズが開示されている。
特許文献1(特開2005−39220号公報)には、より小さい電流により切断可能なヒューズが開示されている。特許文献1において、ヒューズを構成する導電体が複数回折り返す形状に形成されている。また、特許文献2(特開2005−57186号公報)には、ヒューズ溶断部の下方および上方がプレートで覆われ、側方がビアで覆われた構成が記載されている。
特許文献3(特開2006−253237号公報)には、第1の配線と、第1の配線の上方に絶縁膜を挟んで形成された第2の配線と、第1の配線と第2の配線とを接続するように絶縁膜中に形成された第1のビアとからなるヒューズ素子が記載されている。ここで、第1のビアの主要部は、第1の配線および第2の配線のそれぞれの主要部と比べてエレクトロマイグレーションを起こしやすい材料により構成されている。また、ビアの周囲にビアを加熱するヒータ配線を設けた構成が記載されている。これにより、ビア切断時におけるビア周囲の温度を上げることができ、効率的にビアを切断できるとされている。
特開2005−39220号公報 特開2005−57186号公報 特開2006−253237号公報 特開2007−305693号公報
しかし、特許文献1から3に記載されたように、ヒューズを構成する材料がエレクトロマイグレーションにより移動する現象を用いてヒューズを切断した場合、ヒューズ切断後に半導体装置に熱処理が施されたり、半導体装置自体が実使用時に発生させる熱に曝されたりすることで、材料が移動し、その結果、切断箇所で再接続が生じる可能性が考えられる。もし、このような再接続が生じてしまうと、切断対象の電気ヒューズを切断しておいても、その電気ヒューズが切断されているか否かを検知する際に、正しい結果が得られないことになる。以上のような再接続が生じる可能性はそれほど高くなく、通常の動作に用いる分には問題はないと考えられるが、半導体装置の信頼性が非常に高度に要求される場合や過酷な条件下で使用される場合等は、切断された電気ヒューズが切断状態を保持する保持特性をより高める必要がある。
このような問題を解決すべく、近年、特許文献4(特開2007−305693号公報)に記載されたように、クラックアシスト型と呼ばれる、新たな電気ヒューズの切断方法が提案されている。この方法では、電気ヒューズの構成や電気ヒューズへの電圧印加方法等を制御することにより、電気ヒューズ切断時に、電気ヒューズの一部で電気ヒューズを構成する導電体を強制的に外方、すなわち導電体の周囲の絶縁膜中に流出させ、材料の移動・供給のバランスを崩すことにより、他の部分に大きな切断箇所を形成する。これにより、切断された電気ヒューズが再接続される可能性を大幅に低減することができ、切断状態を良好に保つことができる。
しかし、このような方法で切断した電気ヒューズにおいては、導電体の流出量が多くなるため、導電体の流出箇所や流出した導電体の移動を制御する必要がある。
本発明によれば、
基板と、
前記基板上に形成された下層配線と、前記下層配線上に当該下層配線に接続して設けられたビアと、前記ビア上に当該ビアに接続して設けられた上層配線とを含み、切断状態において、前記上層配線を構成する導電体が前記上層配線の外方に流出してなる流出部が形成されることにより切断される電気ヒューズと、
少なくとも前記上層配線と同層に形成され、前記上層配線に生じる熱を吸収する導電吸熱部材と、
を含む半導体装置が提供される。
なお、本発明の電気ヒューズは以下の手順で切断することができる。
電気ヒューズの両端(下層配線側と上層配線側)に所定の電圧を印加して電気ヒューズに電流を流し、電気ヒューズを構成する導電体の電流による自己発熱を利用して当該導電体を膨張させる。当該導電体は周囲の絶縁膜に比べてより膨張するため、絶縁膜内にクラックが形成され、このクラックを満たすように当該導電体を上層配線から外方に流出させる。さらに、ビア内部の導電体が外方流出部に向けて移動するため、ビア部にボイドを形成して、切断が生じる。本発明者の検討によれば、上層配線を構成する導電体が過度に高温になると、上層配線の下方で流出部を形成する頻度が増加することが明らかになった。そして、この下方への流出部が下層配線と電気的に接続してショートを生じさせる可能性があることが明らかになった。上記のように、上層配線の近傍に導電吸収部材を設けることにより、切断時における上層配線の過度な加熱を抑えることができ、意図しない導電体の流出を防ぐことができる。その結果、切断後の電気ヒューズのショートも防ぐことができる。
本発明によれば、電気ヒューズの切断状態を良好に保つことができる。
以下の実施の形態において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
本実施の形態において、電気ヒューズは、クラックアシスト型で切断される。クラックアシスト型で電気ヒューズを切断する手順は、以下のとおりである。
(1)電気ヒューズに適切なパワーを印加して、たとえば上層配線から電子を過剰に注入することで、配線およびビアを加熱する。
(2)加熱された配線およびビアを構成する導電体が膨張し、周囲の絶縁膜やバリアメタル膜にクラックが発生する。このとき、半導体基板の面内方向の面積が大きい配線(すなわち体積の大きい配線)周囲にクラックが発生する。
(3)絶縁膜やバリアメタル膜のクラック中に導電体が流出し、電気ヒューズを構成する導電体の密度が下がる。
(4)これに伴い、この密度低下を補償するように半導体基板の面内方向の面積が小さいビア部分(すなわち体積の小さいビア部分)の導電体が流出した方向に吸い上げられる。これにより、ビア部分に切断箇所が生じ、電気ヒューズが切断される。
図11を参照して、クラックアシスト型で電気ヒューズを切断する際の動作を説明する。図11は、電気ヒューズ1200を含む半導体装置1100の構成を示す断面図である。図11(a)および図11(b)は、それぞれ、電気ヒューズ1200の切断前および切断後の状態を示す。ここでは、配線構造がデュアルダマシン構造を有する例を示す。
半導体装置1100は、半導体基板(不図示)と、半導体基板上に、以下の順で形成されたエッチング阻止膜1102、層間絶縁膜1104、保護膜1106、エッチング阻止膜1108、層間絶縁膜1110、エッチング阻止膜1112、層間絶縁膜1114、保護膜1116およびエッチング阻止膜1118を含む。
図11(a)に示すように、切断前状態において、電気ヒューズ1200は、下層配線1122と、下層配線1122上に形成されたビア1151および上層配線1152とを含む。ここで、ビア1151および上層配線1152は、デュアルダマシン配線1154として一体に形成される。
下層配線1122は、エッチング阻止膜1102、層間絶縁膜1104および保護膜1106内に形成される。また、ビア1151は、エッチング阻止膜1108、層間絶縁膜1110およびエッチング阻止膜1112内に形成される。また、上層配線1152は、エッチング阻止膜1112、層間絶縁膜1114および保護膜1116内に形成される。
下層配線1122、ビア1151、および上層配線1152は、銅を主成分として含む銅含有金属膜等の導電体により構成される。銅含有金属膜は、銀を含むことができる。さらに、銅含有金属膜は、Al、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti、または、Snから選択される一又は二以上の異種元素を含む構成とすることもできる。銅含有金属膜は、たとえばめっき法により形成することができる。また、銅含有金属膜の表面は、たとえばシリサイド膜が形成された構成とすることもできる。
さらに、下層配線1122、およびデュアルダマシン配線1154の側面および底面には、それぞれ、これらに接してこれらを覆うように設けられたバリアメタル膜1120、およびバリアメタル膜1150が形成されている。バリアメタル膜は、高融点金属を含む構成とすることができる。バリアメタル膜は、たとえば、Ta、TaN、Ti、TiN、W、WN等により構成することができる。
つまり、切断前の状態において、下層配線1122とビア1151との間には、バリアメタル膜1150がこれらに接して設けられる。
層間絶縁膜1104および層間絶縁膜1114は、SiOC等の低誘電率膜により構成することができる。層間絶縁膜1104および層間絶縁膜1114は、同じ材料により構成しても、異なる材料により構成してもいずれでもよい。
また、層間絶縁膜1110は、層間絶縁膜1104や層間絶縁膜1114について上述したのと同様の材料により構成することができる。
この場合も、ビア1151は、半導体基板の面内方向における面積が配線に比べて非常に狭いので、配線部分に選択的にクラックを生じやすくすることができる。
エッチング阻止膜1108およびエッチング阻止膜1118は、ビアホールや配線溝を形成する際のエッチング阻止膜として機能するとともに、下層配線1122や上層配線1152を構成する銅の拡散を防止する機能を有する。また、本実施の形態において、電気ヒューズ1200の被覆膜としても機能する。エッチング阻止膜1108およびエッチング阻止膜1118は、層間絶縁膜1104や層間絶縁膜1114よりもかたい材料により構成することができる。エッチング阻止膜1108およびエッチング阻止膜1118は、層間絶縁膜1104や層間絶縁膜1114よりもヤング率の高い材料により構成することができる。エッチング阻止膜1108およびエッチング阻止膜1118は、たとえば、SiCN、SiN、SiC、SiOFまたはSiON等により構成することができる。
保護膜1106および保護膜1116は、下層配線1122および上層配線1152をそれぞれ化学機械研磨(Chemical Mechanical Polishing: CMP)により研磨する際に、層間絶縁膜1104および層間絶縁膜1114を保護する機能を有する。保護膜1106および保護膜1116は、たとえば、SiO膜により構成することができる。
エッチング阻止膜1102およびエッチング阻止膜1112は、エッチング阻止膜1108およびエッチング阻止膜1118と同様の材料により構成することができる。また、ここでは図示していないが、エッチング阻止膜1102およびエッチング阻止膜1112は、エッチング阻止膜1108およびエッチング阻止膜1118と同様の材料により構成された第1の絶縁膜と、その上に形成され保護膜1106および保護膜1116と同様の材料に構成された第2の絶縁膜との積層膜とすることもできる。
なお、以上の構成の下層配線1122、ビア1151、および上層配線1152等は、通常の多層配線構造と同工程で形成することができる。これにより、特別な工程を追加することなく、電気ヒューズ1200を形成することができる。
以上により、たとえばデュアルダマシン配線1154の周囲がバリアメタル膜1150およびエッチング阻止膜1118等の被覆膜で覆われ、さらにその周囲に被覆膜よりも柔らかい材料である層間絶縁膜1114が形成された構成とすることができる。また、上層配線1152は、ビア1151や下層配線1122よりも、半導体基板の面内方向における面積が広く形成される。
次に、このような構成の電気ヒューズ1200を切断する手順を説明する。
上層配線1152と下層配線1122との間に所定の電圧を印加して電気ヒューズ1200に適切なパワーが印加されると、電気ヒューズ1200の上層配線1152を構成する導電体が膨張する。導電体の膨張に伴い、バリアメタル膜1150やエッチング阻止膜1118等にクラックが生じ、上層配線1152を構成する導電体がクラックから周囲の膜中に流出する。つまり、上層配線1152を構成する導電体が、配線溝外部に流出する。これにより、図11(b)に示すように、流出部1142が形成される。
さらに、導電体が流出部1142の方向に急激に移動するため、導電体の移動が追いつかなかった箇所で導電体が切断される。本実施の形態において、ビア1151部分で導電体が切断され、空隙部1140が形成される。このようなメカニズムにより、流出部1142からある程度離れた箇所に大きな空隙部1140が形成される。
また、本実施の形態において、ビア1151と下層配線1122との間にバリアメタル膜1150が設けられているため、バリアメタル膜1150が下層配線1122から剥離しやすく、バリアメタル膜1150と下層配線1122との間に空隙部1140が形成されやすくなる。
さらに、切断状態において、ビア1151を構成する導電体がバリアメタル膜1150とともに移動してバリアメタル膜1150と下層配線1122との間に空隙部1140が形成される。そのため、この後の工程で熱処理等が行われても、バリアメタル膜1150や銅含有金属膜により構成された導電体が再び移動して下層配線1122との間で再接続が生じるのを防ぐことができる。これにより、半導体装置1100の耐熱性を向上することができる。
電気ヒューズ1200を、以上のようなメカニズムのクラックアシスト型で切断することにより、必然的に空隙部1140が流出部1142とは異なる領域に形成される。これによって、電気ヒューズ1200の再接続を防ぐことができる。
ところで、上述したように、たとえば上層配線の面積を下層配線の面積よりも広くする等により、上層配線周囲にクラックを生じやすくさせ、上層配線を構成する導電体を外方に流出させるような制御をすることはできる。しかし、上層配線のどの箇所から導電体を流出させるか、またどの方向に導電体を流出させるか、およびどの程度の量の導電体を流出させるか等を制御するのは困難だった。
本発明者は、以上のような構成の電気ヒューズを、クラックアシスト型で切断する際に、電気ヒューズを構成する導電体が流出するメカニズムを詳細に検討した。図12および図13は、そのメカニズムを模式的に示す断面図である。ここでは、図11に記載した構成に加えて、上層配線1152上に形成された層間絶縁膜1119を示している。なお、上層配線1152と層間絶縁膜1119との間には、図11に示したようなエッチング阻止膜1118が存在するが、ここでは記載を省略している。また、バリアメタル膜、エッチング阻止膜、および保護膜等も一部記載を省略している。
図12(a)は、切断前の状態を示す。このような状態で、上層配線1152と下層配線1122との間に所定の電圧を印加して電気ヒューズ1200に適切なパワーを印加すると、上層配線1152が膨張してその周囲にクラックが生じる。図11では、導電体が層間絶縁膜1114中に流出する例を示したが、このとき、図12(b)に示すように、上層配線1152上方の層間絶縁膜1119中に流出しやすいことが明らかになった。そのため、層間絶縁膜1119中に流出部1142が形成される。導電体が流出部1142の方向に急激に移動するため(図12(c))、ビア1151部分で導電体が切断され、空隙部1140が形成される。
しかし、上層配線1152が過度に発熱し、膨張すると、上層配線1152上方だけでなく、導電体が上層配線1152の下方の層間絶縁膜1110中にも流出して第2の流出部1144が形成される場合があることが明らかになった。また、このとき、ビア1151側方のエッチング阻止膜1108も消失する場合があることが明らかになった(図13(a))。この状態で熱ストレスが印加されると、エッチング阻止膜1108が消失した部分にまで第2の流出部1144が広がり、第2の流出部1144が下層配線1122と接続してしまうことがある(図13(b)、図13(c))。とくに、エッチング阻止膜1108がSiCN等の炭素とSiを含有する絶縁膜で構成されている場合にエッチング阻止膜1108の消失が生じやすいことも明らかになった。このようなことが起こると、上層配線1152と下層配線1122との間に新たな経路が形成され、切断して高抵抗化されたはずの電気ヒューズ1200が接続された状態となり、低抵抗化してしまう。これにより、電気ヒューズの切断状態を正確に判定できなくなる。
本発明者は、この原因を検討した結果、切断時に上層配線1152を構成する導電体が過度に高温になると、エッチング阻止膜1108の消失が生じたり、上層配線1152からこのような好ましくない第2の流出部1144が生じたりすることを見出した。さらに、この状態で熱ストレスが加わると、切断した電気ヒューズ1200の上層配線1152と下層配線1122との間でショートが生じるのを見出した。本発明者は、上記のようなショートを起こさせる原因となる上層配線1152の温度上昇を制御すべく、本発明に到達した。
本実施の形態において、半導体装置は、電気ヒューズ1200と同様に下層配線と、下層配線上に当該下層配線に接続して設けられたビアと、ビア上に当該ビアに接続して設けられた上層配線とを含む電気ヒューズと、少なくとも上層配線と同層に形成され、上層配線に発生した熱を吸収する導電吸熱部材とを含む。このような導電吸熱部材を設けることにより、上述したような第2の流出部1144の発生を阻止して、切断後の電気ヒューズの低抵抗化が生じないようにすることができる。
以下に、本実施の形態における半導体装置200の構成を説明する。半導体装置200は、シリコン基板等の半導体基板(基板、不図示)上に形成された電気ヒューズ100を含む。図1は、本実施の形態における電気ヒューズ100の構成の一例を示す平面模式図である。また、図2および図3は、図1の断面図である。図2は、図1のA−A’断面図、図3は、図1のb−b’断面図である。
電気ヒューズ100は、上層配線110と、下層配線120と、上層配線110および下層配線120を接続するビア130とを含む。本実施の形態において、半導体装置200は、図11を参照して説明した電気ヒューズ1200と同様の構成を有することができる。たとえば、下層配線120、ビア130、および上層配線110は、それぞれ下層配線1122、ビア1151、および上層配線1152と同様の構成とすることができる。すなわち、下層配線1122、ビア1151、および上層配線1152は、銅含有金属膜により構成することができる。また、ここでは図示していないが、下層配線120、ビア130、および上層配線110の側面および底面にも、バリアメタル膜1120やバリアメタル膜1150と同様のバリアメタル膜が設けられた構成とすることができる。
また、本実施の形態において、上層配線110が、下層配線120に比べてより膨張して上層配線110で導電体の流出が生じるように制御するため、上層配線110は、下層配線120よりも体積が大きくなるように設けられる。たとえば、上層配線110および下層配線120がそれぞれ、ビア130に接続された部分であって、他の部分に比べて細幅となっている部分につき、上層配線110の方が、下層配線120よりも長くなるようにすることができる。ただし、この構成は一例であって、上層配線110が下層配線120よりも膨張しやすくなっていれば、どのような構成とすることもできる。これにより、電気ヒューズ100を切断する際に、上層配線110周囲にクラックが生じやすいようにすることができる。なお、上層配線110は、同層に形成された上層端子111と接続されており、下層配線120は、同層に形成された下層端子121と接続されている。上層端子111および下層端子121も、それぞれ、上層配線110および下層配線120と同じ材料により構成することができる。
また、本実施の形態において、電気ヒューズ100は、半導体装置200中に設けられる。半導体装置200は、層間絶縁膜202、エッチング阻止膜204、層間絶縁膜206、層間絶縁膜208、および層間絶縁膜210がこの順で積層した構成を有する。ここでは、保護膜やエッチング阻止膜を一部省略しているが、これらの積層膜も、図11を参照して説明したのと同様とすることができる。
下層配線120は、層間絶縁膜202中に設けられる。ビア130は、エッチング阻止膜204および層間絶縁膜206中に設けられる。上層配線110は、層間絶縁膜208中に設けられる。また、ここでは、ビア130と上層配線110とを別々に示しているが、これらも図11に示したデュアルダマシン配線1154と同様に、デュアルダマシン構造とすることができる。
本実施の形態において、電気ヒューズ100の周囲にガード部150が設けられている点で、図11に示した例と異なる。本実施の形態において、ガード部150は、導電吸熱部材として機能する。ガード部150は、下層配線120と同層に設けられたガード下層配線154と、ビア130と同層に設けられたガード下層ビア153と、上層配線110と同層に設けられたガード上層配線152と、ガード上層配線152の上層に設けられたガード上層ビア151と、ガード上層ビア151の上層に設けられた上部プレート156とを含む。本実施の形態において、ガード部150は、他の素子等と電気的に接続しないフローティングの状態とすることができる。なお、本例において、ガード部150は、平面視で直線形状に設けられる。また、本例において、ガード部150は、上層配線110に略平行に設けられる。
ガード部150は、ガード上層ビア151、ガード上層配線152、ガード下層ビア153、およびガード下層配線154の積層構造の組合せを2つ含み、それぞれが電気ヒューズ100の両側方に配置されるようになっている。互いに積層されたガード部150のガード上層配線152、ガード下層ビア153、およびガード下層配線154は、上層配線110が形成された層、ビア130が形成された層、および下層配線120が形成された層にわたって連続して形成されている。また、本実施の形態において、互いに積層されたガード部150のガード上層配線152、ガード下層ビア153、およびガード下層配線154は、平面視で同形状に形成されている。
ここで、上層配線110が形成された層において、好ましくは、上層配線110と導電吸熱部材であるガード上層配線152との距離Sが、ビア130のビア径(ビアの直径)の6倍以下となるようにすることができる。ここで、上層配線110と導電吸熱部材であるガード上層配線152との距離Sは、略平行に設けられた上層配線110とガード上層配線152の延在方向と直角な方向の距離とすることができる。さらに好ましくは、上層配線110が形成された層において、上層配線110と導電吸熱部材であるガード上層配線152との距離Sが、ビア130のビア径の4倍以下となるようにすることができる。ここで、ビア径および上層配線110とガード上層配線152との距離等のサイズは、それぞれ、設計値を基準とすることができる。ビア径は適用するプロセスの世代等に応じて変化するが、本実施の形態において、ビア130のビア径は、たとえば90nm程度とすることができる。なお、本実施の形態において、ビア130のビア径は、上層配線110の配線幅と略等しくすることができる。すなわち、本実施の形態において、上層配線110と導電吸熱部材であるガード上層配線152との距離Sが、上層配線110の幅の6倍以下、より好ましくは4倍以下となるようにすることができる。ガード上層配線152を上層配線110にこの程度近い位置に設けることにより、電気ヒューズ100を切断する際に、ガード上層配線152がヒートシンクとして機能し、上層配線110に生じる熱を吸収して、上層配線110の過度の温度上昇を防止することができる。これにより、上述したような第2の流出部1144の発生を阻止して、切断後の電気ヒューズの低抵抗化が生じないようにすることができる。
図4は、本実施の形態における電気ヒューズ100の構成の他の例を示す平面模式図である。また、図5および図6は、図4の断面図である。図4のA−A’断面図は、図2と同様になる。図5は、図4のB−B’断面図である。図6(a)は、図4のC−C’断面図、図6(b)は、図4のD−D’断面図である。
図7は、上層配線110が形成された層の構成を示す平面図である。図8は、ビア130が形成された層の構成を示す平面図である。図9は、下層配線120が形成された層の構成を示す平面図である。
本例でも、互いに積層されたガード部150のガード上層配線152、ガード下層ビア153、およびガード下層配線154は、平面視で同形状に形成されている。また、本例においても、ガード部150は、上層配線110がビア130と接続された箇所付近の領域で、上層配線110に略平行に設けられる。
ここでも、図7に示す上層配線110が形成された層において、好ましくは、上層配線110と導電吸熱部材であるガード上層配線152との距離が、ビア130のビア径の6倍以下となるようにすることができる。ここで、上層配線110と導電吸熱部材であるガード上層配線152との距離Sは、上層配線110がビア130と接続された箇所付近の領域で上層配線110と上層配線110に略平行に設けられたガード上層配線152の延在方向と直角な方向の距離とすることができる。さらに好ましくは、上層配線110が形成された層において、上層配線110と導電吸熱部材であるガード上層配線152との距離が、ビア130のビア径の4倍以下となるようにすることができる。ガード上層配線152を上層配線110にこの程度近い位置に設けることにより、電気ヒューズ100を切断する際にも、ガード上層配線152がヒートシンクとして機能し、上層配線110に生じる熱を吸収して、上層配線110の過度の温度上昇を防止することができる。これにより、上述したような第2の流出部1144の発生を阻止して、切断後の電気ヒューズの低抵抗化が生じないようにすることができる。
なお、本実施の形態において、ガード部150は、フローティングの状態であるため、上層配線110がガード部150と接触しても、電気ヒューズ100の抵抗は変わらず、電気ヒューズ100の切断状態の判定には影響を及ぼさない。一方、電気ヒューズ100を切断した後に、上層配線110と下層配線120とがそれぞれガード部150に接触すると、上層配線110と下層配線120とがガード部150を介して電気的に接続されるので、電気ヒューズ100の切断状態が誤判定されるおそれがある。
本実施の形態において、上層配線110が形成された層における導電吸熱部材であるガード上層配線152と上層配線110との距離が、下層配線120が形成された層における導電吸熱部材であるガード下層配線154と下層配線120との距離よりも狭くなっている。
図7および図9に示すように、上層配線110と下層配線120とは、ビア130で接続される部分を除いて、平面視で重ならないように配置されている。2つのガード部150は、平面視で略直線状に形成された電気ヒューズ100の両側方に、電気ヒューズ100を間に挟むように配置されている。本実施の形態において、2つのガード部150は直線状ではなく、平面視で上層配線110が形成された部分では、他の領域よりも電気ヒューズ100に近い位置に配置されるように、屈曲した形状を有する。図6、図7および図9に示すように、上層配線110とガード上層配線152との距離Sは、下層配線120とガード下層配線154との間の距離Sよりも狭い。
このような構成とすることにより、上層配線110の近くにガード上層配線152を配置して、ガード上層配線152を上層配線110のヒートシンクとして機能させるとともに、下層配線120とガード下層配線154との間の距離を広くすることにより、下層配線120にクラックが生じて下層配線120を構成する導電体が流出しても、ガード下層配線154と接触しないようにすることができる。これにより、ガード部150を介した上層配線110と下層配線120との間のショートを防ぐことができる。
次に、本実施の形態における電気ヒューズ100を切断する手順を説明する。上層配線110と下層配線120との間に所定の電圧を印加して電気ヒューズ100に適切なパワーを印加する。この様子を図10に示す。とくに限定されないが、たとえば、下層配線120の下層端子121に高電圧(Vdd)を印加し、上層配線110の上層端子111を接地することにより、電気ヒューズ100に適切なパワーを印加する。
これにより、電気ヒューズ100を構成する導電体が膨張する。導電体の膨張に伴い、体積の大きい上層配線110上部にクラックが生じ、上層配線110を構成する導電体がクラックから上方の層間絶縁膜210中に流出する。これにより、上層配線110の上方に流出部が形成される。さらに、導電体が流出部の方向に急激に移動するため、導電体の移動が追いつかなかった箇所で導電体が切断される。本実施の形態において、ビア130部分で導電体が切断され、空隙部が形成される。本実施の形態において、上層配線110の近傍にヒートシンクとして機能するガード上層配線152が設けられている。そのため、上層配線110の過度な温度上昇が抑制され、上方以外の意図しない方向へのクラックの発生を回避することができる。その結果、切断処理後の熱ストレスによっても切断箇所を迂回して、上層配線110と下層配線120とを結ぶ径路が形成されないために、電気ヒューズ100が良好に高抵抗を維持することができる。
以上のように、本実施の形態における半導体装置200によれば、電気ヒューズ100をクラックアシスト型で切断するので、切断箇所を大きくして、切断部分での再接続を防ぐことができる。さらに、電気ヒューズ100の近傍に、ガード上層配線152等のヒートシンクとして機能する導電吸熱部材を設けているので、上層配線110を構成する導電体の流出箇所を制御することができ、流出した導電体を介した電気ヒューズ100のショートも防ぐことができる。これにより、高信頼性を有する電気ヒューズを得ることができる。
なお、たとえば特許文献3に示したように、エレクトロマイグレーションを利用してヒューズを切断する場合、効率よくヒューズを切断するために、ヒューズの切断部分を加熱してエレクトロマイグレーションを生じやすくする必要があった。本実施の形態における電気ヒューズ100は、クラックアシスト型で切断するため、このようにヒューズを加熱する必要はなく、むしろ、ヒューズに発生する熱を制御することにより、流出箇所を制御することができることが本発明者により明らかにされた。
クラックアシスト型で切断した電気ヒューズの特性を調べるために、過酷な条件での実験を行った。
(例1)
上記の構成の半導体装置200を製造し、クラックアシスト型で切断して、切断前、切断直後、300℃下で24時間放置後、300℃下で72時間放置後、および300℃下で168時間放置後の電気ヒューズの抵抗値を測定した。ここでは、ビア径=90nmとした。また、((上層配線110とガード上層配線152との距離S)/ビア径)=2とした。9000個の電気ヒューズを対象として測定した。この結果を図14に示す。図中、「pre」は切断前、「post」は切断直後、「24h」は24時間経過後、「72h」は72時間経過後、「168h」は168時間経過後を示す。図14の横軸は抵抗を示し、縦軸はその割合を示している。この結果から、300℃下で168時間の熱ストレスを印加しても切断後の抵抗変動がないことが明らかになった。
(例2)
((上層配線110とガード上層配線152との距離S)/ビア径)=6.5として、半導体装置200と同様の構成の半導体装置を製造し、クラックアシスト型で切断して、切断前、切断直後、300℃下で24時間放置後、300℃下で72時間放置後、および300℃下で168時間放置後の電気ヒューズの抵抗値を測定した。ここでは、ビア径=90nmとした。9000個の電気ヒューズを対象として測定した。この結果を図15に示す。図中、「pre」は切断前、「post」は切断直後、「72h」は72時間経過後、「168h」は168時間経過後を示す。この結果から、1MΩ未満に低抵抗化した電気ヒューズを不良と判断すると、300℃下で72時間の熱ストレスを印加した時点で約35%の電気ヒューズが不良となり、正常な抵抗を維持した割合(歩留り)が65%であることが明らかになった。
図14および図15に示すように、例2のガード部150を遠くに離している構成では、切断直後ではすべての電気ヒューズが高抵抗を示しているものの、72時間経過後の時点で、大幅に低抵抗化しているものが存在する。一方、例1のガード部150を近くに設けた構成では、切断直後に充分に高い抵抗を示し、さらに168時間経過後でもほとんど低抵抗化が見られなかった。なお、例1および例2について、切断後の電気ヒューズ100の状態を断面写真で確認したところ、例2では、上層配線110の下方への導電体の流出が見られるとともに、SiCNであるエッチング阻止膜204の消失が見られた。一方、例1では、エッチング阻止膜204の消失は見られず、上層配線110の下方への導電体の流出も生じていなかった。
図16は、((上層配線110とガード上層配線152との距離S)/ビア径)と、歩留まりとの関係を示す図である。
図示したように、距離Sを、ビア径の6倍以下とすることにより、歩留まりを70%以上とすることができた。また、距離Sを、ビア径の4倍以下とすることにより、歩留まりを98%以上とすることができた。なお、以上の実施例においても、ビア径や上層配線とガード上層配線との距離等のサイズは、設計値を基準としている。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、以上の実施の形態においては、導電吸熱部材がガード部150の一部である場合を例として説明した。しかし、導電吸熱部材は、少なくとも上層配線110と同層において、上層配線110の近傍に設けられていればよく、たとえば下層配線120と同層のガード下層配線154は含まない構成とすることもできる。
さらに、以上の実施の形態においては、ガード部150のガード上層配線152、ガード下層ビア153、およびガード下層配線154が、平面視で同形状に形成されていた例を示したが、これに限定されず、上層と下層とでは異なる形状とすることもできる。
以下、参考形態の例を付記する。
1. 基板と、
前記基板上に形成された下層配線と、前記下層配線上に当該下層配線に接続して設けられたビアと、前記ビア上に当該ビアに接続して設けられた上層配線とを含み、切断状態において、前記上層配線を構成する導電体が前記上層配線の外方に流出してなる流出部が形成されることにより切断される電気ヒューズと、
少なくとも前記上層配線と同層に形成され、前記上層配線に生じる熱を吸収する導電吸熱部材と、
を含む半導体装置。
2. 1に記載の半導体装置において、
前記電気ヒューズは、前記下層配線と前記ビアとの間または前記ビアに切断箇所が形成される半導体装置。
3. 1または2に記載の半導体装置において、
前記上層配線が形成された層において、前記上層配線と前記導電吸熱部材との距離が、前記ビアのビア径の6倍以下である半導体装置。
4. 1から3いずれかに記載の半導体装置において、
前記上層配線が形成された層において、前記上層配線と前記導電吸熱部材との距離が、前記ビアのビア径の4倍以下である半導体装置。
5. 1から4いずれかに記載の半導体装置において、
前記導電吸熱部材は、前記ビアが形成された層、および前記下層配線が形成された層にもそれぞれ設けられ、これらの層にわたって連続して形成され、
前記上層配線が形成された層に形成された前記導電吸熱部材と前記上層配線との距離が、前記下層配線が形成された層に形成された前記導電吸熱部材と前記下層配線との距離よりも狭い半導体装置。
6. 1から5いずれかに記載の半導体装置において、
前記流出部は、前記上層配線の上方に形成される半導体装置。
7. 1から6いずれかに記載の半導体装置において、
前記導電吸熱部材は、前記上層配線に生じる熱を吸収して、前記上層配線を構成する前記導電体が当該上層配線の下方へ流出するのを防ぐように構成された半導体装置。
8. 1から7いずれかに記載の半導体装置において、
前記電気ヒューズの前記上層配線は、前記下層配線よりも体積が大きい半導体装置。
本発明の実施の形態における電気ヒューズを含む半導体装置の構成の一例を示す平面模式図である。 図1の断面図である。 図1の断面図である。 本発明の実施の形態における電気ヒューズを含む半導体装置の構成の他の例を示す平面模式図である。 図4の断面図である。 図4の断面図である。 各層の構成を示す平面図である。 各層の構成を示す平面図である。 各層の構成を示す平面図である。 電気ヒューズの構成を示す模式図である。 クラックアシスト型で電気ヒューズを切断する際の動作を説明するための断面図である。 クラックアシスト型で電気ヒューズを切断する際の動作を説明するための図である。 クラックアシスト型で電気ヒューズを切断する際の動作を説明するための図である。 実験結果を示す図である。 実験結果を示す図である。 実験結果を示す図である。
符号の説明
100 電気ヒューズ
110 上層配線
111 上層端子
120 下層配線
121 下層端子
130 ビア
150 ガード部
151 ガード上層ビア
152 ガード上層配線
153 ガード下層ビア
154 ガード下層配線
156 上部プレート
200 半導体装置
202 層間絶縁膜
204 エッチング阻止膜
206 層間絶縁膜
208 層間絶縁膜
210 層間絶縁膜
1100 半導体装置
1102 エッチング阻止膜
1104 層間絶縁膜
1106 保護膜
1108 エッチング阻止膜
1110 層間絶縁膜
1112 エッチング阻止膜
1114 層間絶縁膜
1116 保護膜
1118 エッチング阻止膜
1119 層間絶縁膜
1120 バリアメタル膜
1122 下層配線
1140 空隙部
1142 流出部
1144 第2の流出部
1150 バリアメタル膜
1151 ビア
1152 上層配線
1154 デュアルダマシン配線
1200 電気ヒューズ

Claims (7)

  1. 基板と、
    前記基板上に形成された下層配線と、前記下層配線上に当該下層配線に接続して設けられたビアと、前記ビア上に当該ビアに接続して設けられた上層配線とを含み、切断状態において、前記上層配線を構成する導電体が前記上層配線の外方に流出してなる流出部が形成されることにより切断される電気ヒューズと、
    少なくとも前記上層配線と同層に形成され、前記上層配線に生じる熱を吸収する導電吸熱部材と、
    を含み、
    前記導電吸熱部材は、前記ビアが形成された層、および前記下層配線が形成された層にもそれぞれ設けられ、これらの層にわたって連続して形成され、
    前記上層配線が形成された層に形成された前記導電吸熱部材と前記上層配線との距離が、前記下層配線が形成された層に形成された前記導電吸熱部材と前記下層配線との距離よりも狭い半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記電気ヒューズは、前記下層配線と前記ビアとの間または前記ビアに切断箇所が形成される半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記上層配線が形成された層において、前記上層配線と前記導電吸熱部材との距離が、前記ビアのビア径の6倍以下である半導体装置。
  4. 請求項1から3いずれかに記載の半導体装置において、
    前記上層配線が形成された層において、前記上層配線と前記導電吸熱部材との距離が、前記ビアのビア径の4倍以下である半導体装置。
  5. 請求項1から4いずれかに記載の半導体装置において、
    前記流出部は、前記上層配線の上方に形成される半導体装置。
  6. 請求項1から5いずれかに記載の半導体装置において、
    前記電気ヒューズの前記上層配線は、前記下層配線よりも体積が大きい半導体装置。
  7. 基板と、
    前記基板上に形成された下層配線と、前記下層配線上に当該下層配線に接続して設けられたビアと、前記ビア上に当該ビアに接続して設けられた上層配線とを含み、切断状態において、前記上層配線を構成する導電体が前記上層配線の外方に流出してなる流出部が形成されることにより切断される電気ヒューズと、
    少なくとも前記上層配線と同層に形成され、前記上層配線に生じる熱を吸収する導電吸熱部材と、
    を含み、
    前記上層配線は直線状に第1の方向に延伸し、
    前記導電吸熱部材は直線状に前記第1の方向に延伸し、前記上層配線の両側方に位置する半導体装置
JP2008104277A 2008-04-14 2008-04-14 半導体装置 Active JP5307437B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008104277A JP5307437B2 (ja) 2008-04-14 2008-04-14 半導体装置
US12/385,407 US8304852B2 (en) 2008-04-14 2009-04-07 Semiconductor device
DE102009017049A DE102009017049A1 (de) 2008-04-14 2009-04-09 Halbleitervorrichtung
CN201210139034.XA CN102683320B (zh) 2008-04-14 2009-04-14 半导体装置
CN2009101335514A CN101562172B (zh) 2008-04-14 2009-04-14 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008104277A JP5307437B2 (ja) 2008-04-14 2008-04-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2009259881A JP2009259881A (ja) 2009-11-05
JP5307437B2 true JP5307437B2 (ja) 2013-10-02

Family

ID=41163286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008104277A Active JP5307437B2 (ja) 2008-04-14 2008-04-14 半導体装置

Country Status (4)

Country Link
US (1) US8304852B2 (ja)
JP (1) JP5307437B2 (ja)
CN (2) CN101562172B (ja)
DE (1) DE102009017049A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491585B2 (en) 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
US8780518B2 (en) 2011-02-04 2014-07-15 Denso Corporation Electronic control device including interrupt wire
US8971006B2 (en) 2011-02-04 2015-03-03 Denso Corporation Electronic control device including interrupt wire
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
CN104064548B (zh) * 2013-03-19 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝器件结构及其制作方法
US9293414B2 (en) * 2013-06-26 2016-03-22 Globalfoundries Inc. Electronic fuse having a substantially uniform thermal profile
CN104347590B (zh) * 2013-08-05 2017-09-26 中芯国际集成电路制造(上海)有限公司 电熔丝结构
US9087841B2 (en) * 2013-10-29 2015-07-21 International Business Machines Corporation Self-correcting power grid for semiconductor structures method
US9679845B2 (en) * 2014-05-08 2017-06-13 Intel Corporation Necked interconnect fuse structure for integrated circuits
US9989579B2 (en) 2016-06-20 2018-06-05 Eaton Intelligent Power Limited Monitoring systems and methods for detecting thermal-mechanical strain fatigue in an electrical fuse
US11476190B2 (en) * 2016-12-30 2022-10-18 Intel Corporation Fuse lines and plugs for semiconductor devices
US10784195B2 (en) 2018-04-23 2020-09-22 Globalfoundries Inc. Electrical fuse formation during a multiple patterning process
US11143718B2 (en) 2018-05-31 2021-10-12 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
US11289298B2 (en) 2018-05-31 2022-03-29 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949323A (en) * 1998-06-30 1999-09-07 Clear Logic, Inc. Non-uniform width configurable fuse structure
JP4813687B2 (ja) * 2001-05-24 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置、フューズの切断方法
TW540151B (en) * 2002-07-19 2003-07-01 Nanya Technology Corp Fuse structure
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2006253237A (ja) 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4908055B2 (ja) * 2006-05-15 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) * 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP2008104277A (ja) 2006-10-18 2008-05-01 Nidec Copal Corp ファンモータ

Also Published As

Publication number Publication date
US8304852B2 (en) 2012-11-06
CN101562172A (zh) 2009-10-21
DE102009017049A1 (de) 2009-12-03
US20090256235A1 (en) 2009-10-15
CN101562172B (zh) 2012-06-27
CN102683320A (zh) 2012-09-19
CN102683320B (zh) 2015-09-30
JP2009259881A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
JP5307437B2 (ja) 半導体装置
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP5248170B2 (ja) 半導体装置
JP4871031B2 (ja) 半導体装置およびヒューズの判定方法
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
US8643139B2 (en) Semiconductor device
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
JP5638188B2 (ja) 半導体装置
US9111934B2 (en) Semiconductor device
JP5518322B2 (ja) 半導体装置
JP5331408B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5307437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350