JP2006253237A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 容易に切断できるヒューズ素子を高密度に配置できるようにする。
【解決手段】 下層配線２０５と上層配線２１０と当該両配線を接続するビア２０９とからヒューズ素子が構成されている。ビア２０９の下面の一部分は下層配線２０５の外側に位置する。
【選択図】 図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体集積回路内でトリミングや冗長回路に用いられるヒューズ素子を切断するための最適な構造及びその形成方法に関する。

近年のVLSI又はULSI等の半導体装置における高密度化及び高歩留まりを確保する上で、メモリ素子等にトリミングや冗長回路を付加することは必須となっている。例えば大規模化したVLSI又はULSI等のメモリを構成するセルの全てを正常に機能させることは非常に困難であるため、不良セルを正常なセルに置換する目的で冗長救済技術が使われている。通常、不良セルを含むメモリブロックを冗長メモリブロックと置き換えるために、製造工程でチップ内に形成されたヒューズを溶断することによって冗長メモリブロックを半導体集積回路と電気的に接続し、それにより冗長救済して歩留まりを確保している。

ヒューズ素子の溶断方法としては、レーザービームによる方式と電気的な方式とがある。Ｃｕ配線プロセスにおいては、ヒューズ素子の溶断部のみをＡｌ又はＡｌ合金（例えばＡｌ−Ｃｕ合金、Ａｌ−Ｓｉ合金又はＡｌ−Ｓｉ−Ｃｕ合金）を用いて形成し、当該溶断部のみをレーザービームによって切断する方式が一般的である。ヒューズの溶断部をＣｕを用いて形成しない理由は、Ａｌの融点が６６０℃であるのに対してＣｕの融点が１０８３℃であり、溶断部にＣｕを用いたヒューズ素子を溶断するためには高エネルギーのレーザービームが必要となるからである。また、高エネルギーのレーザービームを用いてヒューズ素子の溶断を行なった場合には、ヒューズ素子周辺の配線や層間絶縁膜等へのダメージが大きくなる。

図２２は、レーザービームによる溶断方式のヒューズ素子を備えた従来の半導体装置の断面図を示す。図２２に示すように、半導体基板１１上の絶縁膜１２にデュアルダマシン構造をそれぞれ有する配線１５Ａ及び１５Ｂが形成されている。配線１５Ａ及び１５Ｂはそれぞれ、ＴｉＮ膜又はそれとＴｉ膜との積層膜からなるバリアメタル層１３を介してＣｕ膜１４を絶縁膜１２に埋め込むことにより形成されている。配線１５Ａ及び１５Ｂの上を含む絶縁膜１２の上には層間絶縁膜１６が形成されている。層間絶縁膜１６にはデュアルダマシン構造をそれぞれ有する配線２０Ａ及び２０Ｂが形成されている。配線２０Ｂはプラグ１９を介して配線１５Ｂと接続する。配線２０Ａ、及びプラグ１９を含む配線２０Ｂはそれぞれ、ＴｉＮ膜又はそれとＴｉ膜との積層膜からなるバリアメタル層１７を介してＣｕ膜１８を層間絶縁膜１６に埋め込むことにより形成されている。配線２０Ａ及び２０Ｂの上を含む層間絶縁膜１６の上には、製造時にはエッチングストッパー層となるバリアメタル層２１を介して配線２０Ａと配線２０Ｂとを接続する配線（ヒューズ部）２５が形成されている。ヒューズ部２５は、ＴｉＮ膜又はそれとＴｉ膜との積層膜からなるバリアメタル層２２と、Ａｌ合金膜２３と、ＴｉＮ膜又はそれとＴｉ膜との積層膜からなるバリアメタル層２４とが順次積層された構造を有する。

しかしながら、図２２に示す従来の半導体装置においては、レーザービーム照射時にヒューズ部２５の周辺の温度がＡｌの融点６６０℃を大きく超えるため、層間絶縁膜１６及び２６にダメージが加わってクラックが生じる等の短所がある。

そこで、ヒューズ部となる配線の材料として、当該配線と接続される他の配線と比べてエレクトロマイグレーション（以下、ＥＭと称する）を起こしやすい材料を用いる技術が提案されている（特許文献１参照）。

図２３（ａ）〜（ｃ）は、特許文献１に開示されている従来の半導体装置の製造方法の各工程を示す断面図である。

図２３（ａ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板３１の上に絶縁膜３２を形成した後、絶縁膜３２に、デュアルダマシン構造をそれぞれ有する配線３５Ａ及び３５Ｂを形成する。具体的には、リソグラフィ及びエッチングにより配線溝及びコンタクトホールを絶縁膜３２に形成した後、当該配線溝等を含む絶縁膜３２の上に、ＴｉＮ膜又はそれとＴｉ膜との積層膜からなるバリアメタル層３３及びＣｕ膜３４を堆積し、その後、配線溝の外側の不要なバリアメタル層３３及びＣｕ膜３４をＣＭＰ（Chemical Mechanical Polishing ）によって除去することによって配線３５Ａ及び３５Ｂを形成する。次に、配線３５Ａ及び３５Ｂの上を含む絶縁膜３２の上には絶縁膜３６を形成した後、絶縁膜３６に、デュアルダマシン構造をそれぞれ有する配線３９Ａ及び３９Ｂを形成する。具体的には、リソグラフィ及びエッチングにより配線溝及びコンタクトホールを絶縁膜３６に形成した後、当該配線溝等を含む絶縁膜３６の上に、ＴｉＮ膜又はそれとＴｉ膜との積層膜からなるバリアメタル層３７及びＣｕ膜３８を堆積し、その後、配線溝の外側の不要なバリアメタル層３７及びＣｕ膜３８をＣＭＰによって除去することによって配線３９Ａ及び３９Ｂを形成する。

次に、配線３９Ａ及び３９Ｂの上を含む絶縁膜３６の上にＣＶＤ（Chemical Vapor Deposition ）又はスパッタリングによりバリアメタル層４０を成膜した後、リソグラフィ及びエッチングにより、配線３９Ａ及び３９Ｂのみを覆うようにバリアメタル層４０をパターニングする。バリアメタル層４０は、次工程でヒューズ部４４を形成する際のエッチング時にエッチングストッパ層として機能する。

次に、図２３（ｂ）に示すように、配線３９Ａ及び３９Ｂの上を含む絶縁膜３６の上に、ＴｉＮ膜又はそれとＴｉ膜との積層膜からなるバリアメタル層４１、Ａｌ合金膜４２、及びＴｉＮ膜又はそれとＴｉ膜との積層膜からなるバリアメタル層４３をこの順序でスパッタリングにより成膜する。その後、リソグラフィ及びエッチングによりバリアメタル層４１、Ａｌ合金膜４２及びバリアメタル層４３をパターン化して、バリアメタル層４０を介して配線３９Ａと配線３９Ｂとを接続する配線（ヒューズ部）４４を形成する。

次に、図２３（ｃ）に示すように、ヒューズ部４４の上を含む絶縁膜３６の上に絶縁膜４５を形成した後、絶縁膜４５に、デュアルダマシン構造をそれぞれ有する配線４９Ａ及び４９Ｂを形成する。配線４９Ａは、ヒューズ部４４を貫通するプラグ４８Ａ及びバリアメタル層４０を介して配線３９Ａと接続する。配線４９Ｂは、ヒューズ部４４を貫通するプラグ４８Ｂ及びバリアメタル層４０を介して配線３９Ｂと接続する。

図２３（ａ）〜（ｃ）に示す方法により形成された従来の半導体装置においては、ヒューズ部４４の主要部を、他の配線の材料（Ｃｕ）よりも比抵抗の高い材料（Ａｌ合金）から構成している。このため、ヒューズ部４４を介して接続されている配線４９Ａ及び４９Ｂの一方からヒューズ部４４に所定の電流を印加することによって、配線４９Ａ及び４９Ｂを構成するＣｕ膜４７の溶断を防止しながら、ヒューズ部４４を構成するＡｌ合金膜４２のみを溶断することができる。これにより、配線３９Ａと配線３９Ｂとの間の電気的な接続を切断してトリミングや冗長救済を実現できる。
特開２００３−２７３２２０号公報

しかしながら、前述のような従来の半導体集積回路装置においては、微細化が進んで集積密度が高くなるに従って、ヒューズ素子を高密度化することが困難になるという問題が生じる。

また、特許文献１に開示されているような構造を持つヒューズ素子において、ヒューズ素子の切断に要する電流値Ｉ（０）は、ヒューズ素子を構成する配線（ヒューズ配線）における単位断面積当たりの電流容量をα、ヒューズ配線における溶断部（切断部）の幅をＷ、ヒューズ配線の厚さをＤとすると、次式（１）のように表すことができる。

Ｉ（０）＞α・Ｗ・Ｄ ・・・ （１）
従って、切断に要する電流Ｉ（０）を小さくするためには、単位断面積当たりの電流容量が小さい材料を用いてヒューズ配線を形成するか又は切断部の断面積（Ｗ・Ｄ）を小さくすればよいことになる。しかし、ヒューズ素子を形成するために用いられるヒューズ配線が属する配線層は、半導体集積回路内の他の回路素子同士の電気的接続にも用いられるため、ヒューズ配線の材料としては、抵抗値が小さく且つ電流容量が大きい材料が用いられる。また、切断部の幅Ｗ及びヒューズ配線の厚さＤの微細化には限界がある。従って、切断に要する電流Ｉ（０）を小さくすることにも限界があるので、ヒューズ素子の切断を容易に行なうことができない。

前記に鑑み、本発明は、半導体集積回路装置等の半導体装置において、容易に切断できるヒューズ素子を高密度に配置できるようにすることを目的とする。

前記の目的を達成するため、本発明に係る第１の半導体装置は、第１の配線と、前記第１の配線の上方に絶縁膜を挟んで形成された第２の配線と、前記第１の配線と前記第２の配線とを接続するように前記絶縁膜中に形成された第１のビアとからなるヒューズ素子を備えている。

本発明の第１の半導体装置によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を備えているため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。また、本発明のヒューズ素子は電気的な方式のヒューズ素子であって、第１のビアを介して接続された第１の配線及び第２の配線の一方から第１のビアに電流を流すことによって第１のビアを溶断するものである。従って、レーザービームによる方式のヒューズ素子と異なり、ヒューズ素子周辺の他の素子や層間絶縁膜等にダメージを与えることなく、ヒューズ素子のみを選択的に切断することができる。尚、本願において、ヒューズ素子の切断（溶断）とは完全な溶断のみならず部分的な溶断も含むものとする。すなわち、本発明のヒューズ素子においては、第１のビアが完全に溶断されなくても、例えば、第１のビアを構成するバリアメタルのみが溶断されずに残った場合にも、当該部分的な溶断に起因する抵抗上昇に基づいてヒューズ素子として機能させることができる。

本発明の第１の半導体装置において、前記第１のビアの主要部は、前記第１の配線及び前記第２の配線のそれぞれの主要部と比べてエレクトロマイグレーションを起こしやすい材料から構成されていることが好ましい。この場合、前記第１の配線及び前記第２の配線のそれぞれの主要部を例えばＣｕから構成すると共に前記第１のビアの主要部をＡｌから構成してもよい。

このようにすると、ＥＭにより第１のビアを確実に溶断できるため、ヒューズ素子周辺の他の素子や層間絶縁膜等にダメージを与えることなく、ヒューズ素子のみを選択的に切断することができる。尚、エレクトロマイグレーションの起こりやすさはビア及び配線のそれぞれの材料の組み合わせに応じて決まるものであるが、一般的には、小さい結晶が並んだ構造においては界面が多くなるので、エレクトロマイグレーションが起こりやすくなる。

本発明の第１の半導体装置において、前記第１のビアの下面の一部分が前記第１の配線の外側に位置していることが好ましい。

このようにすると、第１のビアと第１の配線との接触面積が減少するので、第１のビアの切断を確実に行なうことができる。また、この場合、前記第１の配線に対する前記第１のビアのずれ量は前記第１のビアの直径の５％以上で且つ３５％以下であると、第１の配線と第１のビアとが接続されない事態を確実に回避しながら、第１のビアの切断を確実に行なうことができる。尚、本願において、ビアの平面形状は円形に限られないが、ビアが円形以外の他の形状を有する場合、当該ビアの直径を、「当該ビアと同じ平面面積を持つ円形状のビアの直径」として規定する。

本発明の第１の半導体装置において、前記第１のビアの上面の一部分が前記第２の配線の外側に位置していることが好ましい。

このようにすると、第１のビアと第２の配線との接触面積を減少させることができるので、第１のビアの切断を確実に行なうことができる。また、この場合、前記第２の配線に対する前記第１のビアのずれ量は前記第１のビアの直径の５％以上で且つ３５％以下であると、第２の配線と第１のビアとが接続されない事態を確実に回避しながら、第１のビアの切断を確実に行なうことができる。

本発明の第１の半導体装置において、前記第１のビアと前記第２の配線とはデュアルダマシン構造を構成していてもよい。

本発明の第１の半導体装置において、前記第１のビアの近傍に設けられ且つ前記第１のビアを加熱するヒーター配線をさらに備えていることが好ましい。

このようにすると、ビア切断時におけるビア周辺の温度を上げることができるため、効率的に第１のビアを切断することができる。また、この場合、前記ヒーター配線がデザインルール上の最小配線幅を持つと、ヒーター配線の発熱効率が高くなる。また、前記ヒーター配線が前記第１のビアの半周以上を取り囲むと、第１のビアを確実に加熱することができる。尚、通常、半導体集積回路装置等の半導体装置においては複数個のヒューズ素子が互いに隣接して配置されており、ヒーター配線は当該各ヒューズ素子の間に設けられる。また、ヒューズ素子を構成するビアを効率的に加熱するためには、当該ビアとヒーター配線との間の距離はデザインルール上の最小配線間隔であることが好ましい。

本発明の第１の半導体装置において、前記第１のビアは第１の下層ビアと第１の上層ビアとから構成されていてもよい。この場合、前記第１の上層ビアの下面の一部分が前記第１の下層ビアの外側に位置していると、第１の下層ビアと第１の上層ビアとの接触面積を減少させることができるので、第１の下層ビアと第１の上層ビアとからなる第１のビアの切断を確実に行なうことができる。さらに、前記第１の下層ビアに対する前記第１の上層ビアのずれ量が前記第１の下層ビア又は前記第１の上層ビアの直径の５％以上で且つ３５％以下であると、第１の下層ビアと第１の上層ビアとが接続されない事態を確実に回避しながら、第１の下層ビアと第１の上層ビアとからなる第１のビアの切断を確実に行なうことができる。

本発明の第１の半導体装置において、前記ヒューズ素子は、前記第１の配線と同じ配線層に設けられた第３の配線と、前記第３の配線と前記第２の配線とを接続するように前記絶縁膜中に形成された第２のビアとをさらに備えていてもよい。この場合、前記第１のビアの下面の一部分が前記第１の配線の外側に位置すると共に前記第２のビアの下面の一部分が前記第３の配線の外側に位置し、前記第１のビアの前記第１の配線に対するズレ方向と、前記第２のビアの前記第３の配線に対するズレ方向とが異なることが好ましい。このようにすると、製造工程における下層配線（第１の配線及び第３の配線）とビア（第１のビア及び第２のビア）との合わせズレに起因して全てのビアが下層配線と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、ビアと下層配線との接触面積を減少させて確実にビアの切断つまりヒューズ素子の切断を行なうことができる。さらに、前記第１の配線に対する前記第１のビアのずれ量と前記第３の配線に対する前記第２のビアのずれ量との平均値が、前記第１のビアの直径と前記第２のビアの直径との平均値の５％以上で且つ３０％以下であると、ビアと下層配線とが接続されない事態を確実に回避しながら、ビアの切断を確実に行なうことができる。

また、本発明の第１の半導体装置が、前記第３の配線と前記第２のビアとを備えている場合、前記第１のビアは第１の下層ビアと第１の上層ビアとから構成されていると共に前記第２のビアは第２の下層ビアと第２の上層ビアとから構成されていてもよい。この場合、前記第１の上層ビアの下面の一部分が前記第１の下層ビアの外側に位置していると共に前記第２の上層ビアの下面の一部分が前記第２の下層ビアの外側に位置し、前記第１の上層ビアの前記第１の下層ビアに対するズレ方向と、前記第２の上層ビアの前記第２の下層ビアに対するズレ方向とが異なることが好ましい。このようにすると、製造工程における下層ビア（第１の下層ビア及び第２の下層ビア）と上層ビア（第１の上層ビア及び第２の上層ビア）との合わせズレに起因して全ての上層ビアが下層ビアと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、上層ビアと下層ビアとの接触面積を減少させ、それによって下層ビアと上層ビアとからなるビアの切断つまりヒューズ素子の切断を確実に行なうことができる。さらに、前記第１の下層ビアに対する前記第１の上層ビアのずれ量と前記第２の下層ビアに対する前記第２の上層ビアのずれ量との平均値が、前記第１の上層ビアの直径と前記第２の上層ビアの直径との平均値の５％以上で且つ３０％以下であると、上層ビアと下層ビアとが接続されない事態を確実に回避しながら、下層ビアと上層ビアとからなるビアの切断を確実に行なうことができる。

本発明の第１の半導体装置において、前記ヒューズ素子は、前記第２の配線と同じ配線層に設けられた第４の配線と、前記第４の配線と前記第１の配線とを接続するように前記絶縁膜中に形成された第３のビアとをさらに備えていてもよい。この場合、前記第１のビアの上面の一部分が前記第２の配線の外側に位置すると共に前記第３のビアの上面の一部分が前記第４の配線の外側に位置し、前記第１のビアの前記第２の配線に対するズレ方向と、前記第３のビアの前記第４の配線に対するズレ方向とが異なることが好ましい。このようにすると、製造工程におけるビア（第１のビア及び第３のビア）と上層配線（第２の配線及び第４の配線）との合わせズレに起因して全てのビアが上層配線と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、ビアと上層配線との接触面積を減少させて確実にビアの切断つまりヒューズ素子の切断を行なうことができる。さらに、前記第２の配線に対する前記第１のビアのずれ量と前記第４の配線に対する前記第３のビアのずれ量との平均値が、前記第１のビアの直径と前記第３のビアの直径との平均値の５％以上で且つ３０％以下であると、ビアと上層配線とが接続されない事態を確実に回避しながら、ビアの切断を確実に行なうことができる。

また、本発明の第１の半導体装置が、前記第４の配線と前記第３のビアとを備えている場合、前記第１のビアは第１の下層ビアと第１の上層ビアとから構成されていると共に前記第３のビアは第３の下層ビアと第３の上層ビアとから構成されていてもよい。この場合、前記第１の上層ビアの下面の一部分が前記第１の下層ビアの外側に位置していると共に前記第３の上層ビアの下面の一部分が前記第３の下層ビアの外側に位置し、前記第１の上層ビアの前記第１の下層ビアに対するズレ方向と、前記第３の上層ビアの前記第３の下層ビアに対するズレ方向とが異なることが好ましい。このようにすると、製造工程における下層ビア（第１の下層ビア及び第３の下層ビア）と上層ビア（第１の上層ビア及び第３の上層ビア）との合わせズレに起因して全ての上層ビアが下層ビアと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、上層ビアと下層ビアとの接触面積を減少させ、それによって下層ビアと上層ビアとからなるビアの切断つまりヒューズ素子の切断を確実に行なうことができる。さらに、前記第１の下層ビアに対する前記第１の上層ビアのずれ量と前記第３の下層ビアに対する前記第３の上層ビアのずれ量との平均値が、前記第１の上層ビアの直径と前記第３の上層ビアの直径との平均値の５％以上で且つ３０％以下であると、上層ビアと下層ビアとが接続されない事態を確実に回避しながら、下層ビアと上層ビアとからなるビアの切断を確実に行なうことができる。

本発明の第１の半導体装置において、前記第１の配線は、複数の歯部分を持つ櫛状の平面形状を有し、前記第１のビアは、前記複数の歯部分のうち少なくとも隣り合う２本の歯部分を跨ぐように前記第１の配線上に形成されていることが好ましい。

このようにすると、製造工程における第１の配線とビアとの合わせズレに起因してビアが第１の配線と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、第１の配線とビアとの接触面積を減少させ、それによってビアの切断つまりヒューズ素子の切断を確実に行なうことができる。

本発明の第１の半導体装置において、前記第１の配線は、前記第１のビアの平面形状よりも小さい開口部を有し、前記第１のビアは、その平面形状の中心と前記開口部の中心とが重なるように前記第１の配線上に形成されていることが好ましい。

このようにすると、製造工程における第１の配線とビアとの合わせズレに起因してビアが第１の配線と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、第１の配線とビアとの接触面積を減少させ、それによってビアの切断つまりヒューズ素子の切断を確実に行なうことができる。

本発明に係る半導体装置の製造方法は、前述の本発明の第１の半導体装置を製造するための方法であって、基板上に前記第１の配線を形成する工程（ａ）と、前記第１の配線の上及び前記基板の上に前記絶縁膜を形成する工程（ｂ）と、前記絶縁膜に、前記第１の配線と接続する前記第１のビアを形成する工程（ｃ）と、前記第１のビアの上及び前記絶縁膜の上に、前記第１のビアと接続する前記第２の配線を形成する工程（ｄ）とを備えている。

本発明の半導体装置の製造方法によると、前述の本発明の第１の半導体装置を確実に製造することができる。

本発明の半導体装置の製造方法において、前記工程（ｃ）では、前記第１のビアの下面の一部分が前記第１の配線の外側に位置するように前記第１のビアを形成してもよい。このようにすると、第１のビアと第１の配線との接触面積を減少させることができるので、第１のビアの切断を確実に行なうことができる。

本発明の半導体装置の製造方法において、前記工程（ｄ）では、前記第１のビアの上面の一部分が前記第２の配線の外側に位置するように前記第２の配線を形成してもよい。このようにすると、第１のビアと第２の配線との接触面積を減少させることができるので、第１のビアの切断を確実に行なうことができる。

本発明の半導体装置の製造方法において、前記第１のビアと前記第２の配線とをデュアルダマシン法により形成してもよい。

本発明の半導体装置の製造方法において、前記基板上における前記第１のビアの近傍に、前記第１のビアを加熱するヒーター配線を形成する工程をさらに備えていてもよい。このようにすると、ビア切断時におけるビア周辺の温度を上げることができるため、効率的に第１のビアを切断することができる。

本発明の半導体装置の製造方法において、前記工程（ｃ）は、前記第１の配線と接続する第１の下層ビアを形成する工程と、前記第１の下層ビアと接続する第１の上層ビアを形成する工程とを含んでいてもよい。この場合、前記第１の上層ビアの下面の一部分が前記第１の下層ビアの外側に位置すると、第１の下層ビアと第１の上層ビアとの接触面積を減少させることができるので、第１の下層ビアと第１の上層ビアとからなる第１のビアの切断を確実に行なうことができる。

本発明の半導体装置の製造方法において、前記工程（ａ）では、前記第１の配線と同じ配線層に第３の配線を形成し、前記工程（ｃ）では、前記絶縁膜に、前記第３の配線と接続する第２のビアを形成し、前記工程（ｄ）では、前記第２の配線を前記第２のビアとも接続するように形成してもよい。この場合、前記工程（ｃ）において、前記第１のビアの下面の一部分が前記第１の配線の外側に位置するように前記第１のビアを形成すると共に、前記第２のビアの下面の一部分が前記第３の配線の外側に位置するように前記第２のビアを形成し、前記第１のビアの前記第１の配線に対するズレ方向と、前記第２のビアの前記第３の配線に対するズレ方向とが異なることが好ましい。このようにすると、製造工程における下層配線（第１の配線及び第３の配線）とビア（第１のビア及び第２のビア）との合わせズレに起因して全てのビアが下層配線と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、ビアと下層配線との接触面積を減少させて確実にビアの切断つまりヒューズ素子の切断を行なうことができる。

また、本発明の半導体装置の製造方法が、前記第３の配線を形成する工程と前記第２のビアを形成する工程とを備えている場合、前記工程（ｃ）は、前記第１の配線と接続する第１の下層ビアを形成する工程と、前記第１の下層ビアと接続する第１の上層ビアを形成する工程と、前記第３の配線と接続する第２の下層ビアを形成する工程と、前記第２の下層ビアと接続する第２の上層ビアを形成する工程とを含んでいてもよい。この場合、前記第１の上層ビアの下面の一部分は前記第１の下層ビアの外側に位置し、前記第２の上層ビアの下面の一部分は前記第２の下層ビアの外側に位置し、前記第１の上層ビアの前記第１の下層ビアに対するズレ方向と、前記第２の上層ビアの前記第２の下層ビアに対するズレ方向とが異なることが好ましい。このようにすると、製造工程における下層ビア（第１の下層ビア及び第２の下層ビア）と上層ビア（第１の上層ビア及び第２の上層ビア）との合わせズレに起因して全ての上層ビアが下層ビアと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、上層ビアと下層ビアとの接触面積を減少させ、それによって下層ビアと上層ビアとからなるビアの切断つまりヒューズ素子の切断を確実に行なうことができる。

本発明の半導体装置の製造方法において、前記工程（ｃ）では、前記絶縁膜に、前記第１の配線と接続する第３のビアを形成し、前記工程（ｄ）では、前記第２の配線と同じ配線層に、前記第３のビアと接続する第４の配線を形成してもよい。この場合、前記工程（ｄ）において、前記第１のビアの上面の一部分が前記第２の配線の外側に位置するように前記第２の配線を形成すると共に、前記第３のビアの上面の一部分が前記第４の配線の外側に位置するように前記第４の配線を形成し、前記第１のビアの前記第２の配線に対するズレ方向と、前記第３のビアの前記第４の配線に対するズレ方向とが異なることが好ましい。このようにすると、製造工程におけるビア（第１のビア及び第３のビア）と上層配線（第２の配線及び第４の配線）との合わせズレに起因して全てのビアが上層配線と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、ビアと上層配線との接触面積を減少させて確実にビアの切断つまりヒューズ素子の切断を行なうことができる。

また、本発明の半導体装置の製造方法が、前記第４の配線を形成する工程と前記第３のビアを形成する工程とを備えている場合、前記工程（ｃ）は、前記第１の配線と接続する第１の下層ビアを形成する工程と、前記第１の下層ビアと接続する第１の上層ビアを形成する工程と、前記第１の配線と接続する第３の下層ビアを形成する工程と、前記第３の下層ビアと接続する第３の上層ビアを形成する工程とを含んでいてもよい。この場合、前記第１の上層ビアの下面の一部分は前記第１の下層ビアの外側に位置し、前記第３の上層ビアの下面の一部分は前記第３の下層ビアの外側に位置し、前記第１の上層ビアの前記第１の下層ビアに対するズレ方向と、前記第３の上層ビアの前記第３の下層ビアに対するズレ方向とが異なることが好ましい。このようにすると、製造工程における下層ビア（第１の下層ビア及び第３の下層ビア）と上層ビア（第１の上層ビア及び第３の上層ビア）との合わせズレに起因して全ての上層ビアが下層ビアと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、上層ビアと下層ビアとの接触面積を減少させ、それによって下層ビアと上層ビアとからなるビアの切断つまりヒューズ素子の切断を確実に行なうことができる。

本発明の半導体装置の製造方法において、前記ヒューズ素子に１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションにより前記ヒューズ素子の切断を行なう工程をさらに備えていてもよい。

本発明の半導体装置の製造方法において、１２５℃以上の温度で前記ヒューズ素子の切断を行なう工程をさらに備えていてもよい。

本発明に係る第２の半導体装置は、複数のヒューズ素子を備えた半導体装置であって、前記複数のヒューズ素子のそれぞれの間に、前記複数のヒューズ素子を加熱するヒーター配線を備えている。

本発明の第２の半導体装置によると、任意のヒューズ素子の切断時における当該ヒューズ素子周辺の温度を上げることができるため、当該ヒューズ素子を効率的に切断することができる。

本発明によると、従来の平面的な構造に代えて、立体的な構造を持つヒューズ素子を備えているため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。また、当該立体構造を持つヒューズ素子を構成するビアの主要部を配線材料よりもエレクトロマイグレーションを起こしやすい材料から構成することによって、又はビアを配線に対してずらすことによって、ビアの切断つまりヒューズ素子の切断を確実に行なうことができる。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

まず、図１（ａ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板１０１上に第１の層間絶縁膜１０２を堆積した後、リソグラフィ及びドライエッチングにより第１の層間絶縁膜１０２に配線溝を形成する。その後、当該配線溝を含む第１の層間絶縁膜１０２の上に、ＣＶＤ法又はめっき法によりバリアメタル層１０３及び例えばＣｕ（銅）膜等の配線材料膜１０４を堆積した後、前記配線溝の外側のバリアメタル層１０３及び配線材料膜１０４をＣＭＰにより除去することによって下層配線１０５を形成する。

次に、下層配線１０５の上及び第１の層間絶縁膜１０２の上に第２の層間絶縁膜１０６を形成した後、図１（ｂ）に示すように、リソグラフィ及びドライエッチングにより第２の層間絶縁膜１０６に、下層配線１０５に達するビアホールを形成する。その後、当該ビアホールを含む第２の層間絶縁膜１０６の上に、ＣＶＤ法又はめっき法によりバリアメタル層１０７及び配線材料膜１０８を堆積した後、当該ビアホールの外側のバリアメタル層１０７及び配線材料膜１０８をＣＭＰにより除去することによって、下層配線１０５と接続するビア１０９を形成する。ここで、本実施形態の特徴として、ビア１０９を構成する配線材料膜１０８の材料として、下層配線１０５を構成するバリアメタル層１０３及び配線材料膜１０４のそれぞれの材料並びに上層配線１１３（図１（ｃ）参照）を構成するバリアメタル層１１１及び配線材料膜１１２のそれぞれの材料と比べてエレクトロマイグレーション（ＥＭ）を起こしやすい材料、例えばＡｌ（アルミニウム）を用いる。

次に、図１（ｃ）に示すように、ビア１０９の上及び第２の層間絶縁膜１０６の上に第３の層間絶縁膜１１０を堆積した後、リソグラフィ及びドライエッチングにより第３の層間絶縁膜１１０に、ビア１０９に達する配線溝を形成する。その後、当該配線溝を含む第３の層間絶縁膜１１０の上に、ＣＶＤ法又はめっき法によりバリアメタル層１１１及び例えばＣｕ膜等の配線材料膜１１２を堆積した後、前記配線溝の外側のバリアメタル層１１１及び配線材料膜１１２をＣＭＰにより除去することによって上層配線１１３を形成する。その後、上層配線１１３の上及び第３の層間絶縁膜１１０の上に絶縁膜１１４を形成する。

第１の実施形態においては、下層配線１０５と上層配線１１３と当該両配線を接続するビア１０９とからヒューズ素子が構成される。また、必要に応じて、下層配線１０５又は上層配線１１３からビア１０９に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア１０９の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

すなわち、第１の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、ヒューズ素子を高密度に集積することができる。

また、第１の実施形態によると、ビア１０９の構成材料として、下層配線１０５及び上層配線１１３のそれぞれの構成材料と比べてＥＭを起こしやすい材料を用いるため、ＥＭによりビア１０９を確実に溶断できる。このため、ヒューズ素子周辺の他の素子や層間絶縁膜等にダメージを与えることなく、ヒューズ素子のみを選択的に切断できる。

尚、第１の実施形態において、第１の実施形態において、第２の層間絶縁膜１０６にエッチングによりビアホールを形成するためのエッチングストッパーを第１の層間絶縁膜１０２と第２の層間絶縁膜１０６との間に形成してもよいことは言うまでもない。同様に、第３の層間絶縁膜１１０にエッチングにより配線溝を形成するためのエッチングストッパーを第２の層間絶縁膜１０６と第３の層間絶縁膜１１０との間に形成してもよいことは言うまでもない。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図２（ａ）は、第２の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図２（ｂ）は、図２（ａ）におけるII−II線の断面図である。また、図３（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図２（ａ）においては、一部の構成要素の図示を省略している。以下、まず、本実施形態の製造方法について説明する。

まず、図３（ａ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板２０１上に第１の層間絶縁膜２０２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜２０２に下層配線形成用の配線溝２０２ａを形成する。

次に、図３（ｂ）に示すように、配線溝２０２ａを含む第１の層間絶縁膜２０２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層２０３及び例えばＣｕ膜等の配線材料膜２０４をめっき法により堆積した後、配線溝２０２ａの外側のバリアメタル層２０３及び配線材料膜２０４をＣＭＰにより除去することによって下層配線２０５を形成する。

次に、図３（ｃ）に示すように、下層配線２０５の上及び第１の層間絶縁膜２０２の上に第２の層間絶縁膜２０６を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜２０６に、下層配線２０５に達するデュアルダマシン溝、具体的にはビアホール２０６ａ及び上層配線形成用の配線溝２０６ｂを形成する。ここで、本実施形態の特徴として、ビアホール２０６ａの底面の一部分が下層配線２０５の外側に位置するように、言い換えると、ビアホール２０６ａが下層配線２０５を踏み外さない範囲でビアホール２０６ａが下層配線２０５からずれるようにビアホール２０６ａを形成する。

次に、図３（ｄ）に示すように、ビアホール２０６ａ及び配線溝２０６ｂを含む第２の層間絶縁膜２０６の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層２０７及び例えばＣｕ膜等の配線材料膜２０８をめっき法により堆積した後、配線溝２０６ｂの外側のバリアメタル層２０７及び配線材料膜２０８をＣＭＰにより除去する。これにより、下層配線２０５と接続するビア２０９が形成されると共に、ビア２０９と接続する上層配線２１０が形成される。その後、上層配線２１０の上及び第２の層間絶縁膜２０６の上に絶縁膜２１１を形成することによって、図２（ａ）及び（ｂ）に示す第２の実施形態に係る半導体装置が得られる。ここで、本実施形態の特徴として、図２（ａ）及び（ｂ）に示すように、ビア２０９の下面の一部分は下層配線２０５の外側に位置する。尚、図２（ａ）においては、絶縁膜２１１等の図示を省略している。

第２の実施形態においては、下層配線２０５と上層配線２１０と当該両配線を接続するビア２０９とからヒューズ素子が構成される。また、必要に応じて、下層配線２０５又は上層配線２１０からビア２０９に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア２０９の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

ここで、本実施形態の方法によって形成されたヒューズ素子の作用について述べる。

図４は、ビアと下層配線との接触面積（下層配線に対するビアのずれ量）と、ビア（ヒューズ素子の切断部）の切断所要時間との関係を表した図である。尚、図４の横軸は、ビアのずれ量を、ビア径（ビアの直径）に対する割合（％）を用いて表している。また、ビアが円形以外の他の平面形状を有する場合には、当該ビアの直径を、「当該ビアと同じ平面面積を持つ円形状のビアの直径」として規定する。

図４に示すように、下層配線に対するビアのずれ量が大きくなるに従って、言い換えると、ビアと下層配線との接触面積の減少に伴って、ビアをより短時間で切断することができる。特に、下層配線に対するビアのずれ量がビア径の５％以上の場合に前述の効果が確実に得られる。しかしながら、製造工程における下層配線とビアとの重ねあわせ精度を考慮して、下層配線とビアとが接続されない事態を確実に回避するためには、下層配線に対するビアのずれ量をビア径の約３５％以下に抑制することが望ましい。

以上のように、第２の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第２の実施形態によると、ビア２０９の下面の一部分が下層配線２０５の外側に位置するようにビア２０９を形成するため、ビア２０９と下層配線２０５との接触面積が減少するので、ビア２０９の切断を確実に行なうことができる。

尚、第２の実施形態において、第２の層間絶縁膜２０６にエッチングによりビアホール２０６ａを形成するためのエッチングストッパーを第１の層間絶縁膜２０２と第２の層間絶縁膜２０６との間に形成してもよいことは言うまでもない。

（第２の実施形態の第１変形例）
以下、本発明の第２の実施形態の第１変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。本変形例が第２の実施形態と異なる点は、第２の実施形態ではビアと上層配線とをデュアルダマシン法を用いて形成したのに対して、本変形例ではビアと上層配線とをそれぞれシングルダマシン法を用いて形成することである。

図５（ａ）は、第２の実施形態の第１変形例に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図５（ｂ）は、図５（ａ）におけるＶ−Ｖ線の断面図である。尚、図５（ａ）においては、一部の構成要素の図示を省略している。

まず、図５（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板２２１上に第１の層間絶縁膜２２２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜２２２に下層配線形成用の配線溝を形成する。次に、当該配線溝を含む第１の層間絶縁膜２２２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層２２３及び例えばＣｕ膜等の配線材料膜２２４をめっき法により堆積した後、前記配線溝の外側のバリアメタル層２２３及び配線材料膜２２４をＣＭＰにより除去することによって下層配線２２５を形成する。

次に、図５（ｂ）に示すように、下層配線２２５の上及び第１の層間絶縁膜２２２の上に第２の層間絶縁膜２２６を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜２２６に、下層配線２２５に達するビアホールを形成する。ここで、本変形例の特徴として、当該ビアホールの底面の一部分が下層配線２２５の外側に位置するように、言い換えると、前記ビアホールが下層配線２２５を踏み外さない範囲で前記ビアホールが下層配線２２５からずれるように前記ビアホールを形成する。次に、前記ビアホールを含む第２の層間絶縁膜２２６の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層２２７及び例えばＣｕ膜等の配線材料膜２２８をめっき法により堆積した後、前記ビアホールの外側のバリアメタル層２２７及び配線材料膜２２８をＣＭＰにより除去する。これにより、下層配線２２５と接続するビア２２９が形成される。

次に、図５（ｂ）に示すように、ビア２２９の上及び第２の層間絶縁膜２２６の上に第３の層間絶縁膜２３０を堆積した後、リソグラフィ及びドライエッチングにより第３の層間絶縁膜２３０に、ビア２２９に達する配線溝を形成する。次に、前記配線溝を含む第３の層間絶縁膜２３０の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層２３１及び例えばＣｕ膜等の配線材料膜２３２をめっき法により堆積した後、前記配線溝の外側のバリアメタル層２３１及び配線材料膜２３２をＣＭＰにより除去する。これにより、ビア２２９と接続する上層配線２３３が形成される。その後、上層配線２３３の上及び第３の層間絶縁膜２３０の上に絶縁膜２３４を形成することによって、本変形例に係る半導体装置が得られる。ここで、本変形例の特徴として、図５（ａ）及び（ｂ）に示すように、ビア２２９の下面の一部分は下層配線２２５の外側に位置する。尚、図５（ａ）においては、絶縁膜２３４等の図示を省略している。

本変形例においては、下層配線２２５と上層配線２３３と当該両配線を接続するビア２２９とからヒューズ素子が構成される。また、必要に応じて、下層配線２２５又は上層配線２３３からビア２２９に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア２２９の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

以上のように、本変形例によると、第２の実施形態と同様に、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、本変形例によると、第２の実施形態と同様に、ビア２２９の下面の一部分が下層配線２２５の外側に位置するようにビア２２９を形成するため、ビア２２９と下層配線２２５との接触面積が減少するので、ビア２２９の切断を確実に行なうことができる（図４参照）。

尚、本変形例において、第２の層間絶縁膜２２６にエッチングによりビアホールを形成するためのエッチングストッパーを第１の層間絶縁膜２２２と第２の層間絶縁膜２２６との間に形成してもよいことは言うまでもない。同様に、第３の層間絶縁膜２３０にエッチングにより配線溝を形成するためのエッチングストッパーを第２の層間絶縁膜２２６と第３の層間絶縁膜２３０との間に形成してもよいことは言うまでもない。

また、本変形例において、ビア２２９の下面の一部分が下層配線２２５の外側に位置したが、これに加えて、ビア２２９の上面の一部分が上層配線２３３の外側に位置してもよい。

（第２の実施形態の第２変形例）
以下、本発明の第２の実施形態の第２変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。本変形例が第２の実施形態と異なる第１の点は、第２の実施形態ではビアと上層配線とをデュアルダマシン法を用いて形成したのに対して、本変形例ではビアと上層配線とをそれぞれシングルダマシン法を用いて形成することである。また、本変形例が第２の実施形態と異なる第２の点は、第２の実施形態ではビアの下面の一部分が下層配線の外側に位置したのに対して、本変形例ではビアの上面の一部分が上層配線の外側に位置することである。

図６（ａ）は、第２の実施形態の第２変形例に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図６（ｂ）は、図６（ａ）におけるVI−VI線の断面図である。尚、図６（ａ）においては、一部の構成要素の図示を省略している。

まず、図６（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板２４１上に第１の層間絶縁膜２４２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜２４２に下層配線形成用の配線溝を形成する。次に、当該配線溝を含む第１の層間絶縁膜２４２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層２４３及び例えばＣｕ膜等の配線材料膜２４４をめっき法により堆積した後、前記配線溝の外側のバリアメタル層２４３及び配線材料膜２４４をＣＭＰにより除去することによって下層配線２４５を形成する。

次に、図６（ｂ）に示すように、下層配線２４５の上及び第１の層間絶縁膜２４２の上に第２の層間絶縁膜２４６を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜２４６に、下層配線２４５に達するビアホールを形成する。次に、前記ビアホールを含む第２の層間絶縁膜２４６の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層２４７及び例えばＣｕ膜等の配線材料膜２４８をめっき法により堆積した後、前記ビアホールの外側のバリアメタル層２４７及び配線材料膜２４８をＣＭＰにより除去する。これにより、下層配線２４５と接続するビア２４９が形成される。

次に、図６（ｂ）に示すように、ビア２４９の上及び第２の層間絶縁膜２４６の上に第３の層間絶縁膜２５０を堆積した後、リソグラフィ及びドライエッチングにより第３の層間絶縁膜２５０に、ビア２４９に達する配線溝を形成する。ここで、本変形例の特徴として、当該配線溝の底面の一部分がビア２４９の外側に位置するように、言い換えると、前記配線溝がビア２４９を踏み外さない範囲で前記配線溝がビア２４９からずれるように前記配線溝を形成する。次に、前記配線溝を含む第３の層間絶縁膜２５０の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層２５１及び例えばＣｕ膜等の配線材料膜２５２をめっき法により堆積した後、前記配線溝の外側のバリアメタル層２５１及び配線材料膜２５２をＣＭＰにより除去する。これにより、ビア２４９と接続する上層配線２５３が形成される。その後、上層配線２５３の上及び第３の層間絶縁膜２５０の上に絶縁膜２５４を形成することによって、本変形例に係る半導体装置が得られる。ここで、本変形例の特徴として、図６（ａ）及び（ｂ）に示すように、ビア２４９の上面の一部分は上層配線２５３の外側に位置する。尚、図６（ａ）においては、絶縁膜２５４等の図示を省略している。

本変形例においては、下層配線２４５と上層配線２５３と当該両配線を接続するビア２４９とからヒューズ素子が構成される。また、必要に応じて、下層配線２４５又は上層配線２５３からビア２４９に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア２４９の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

以上のように、本変形例によると、第２の実施形態と同様に、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、本変形例によると、ビア２４９の上面の一部分が上層配線２５３の外側に位置するようにビア２４９を形成するため、ビア２４９と上層配線２５３との接触面積が減少するので、ビア２４９の切断を確実に行なうことができる。

尚、本変形例において、上層配線２５３に対するビア２４９のずれ量が大きくなるに従って、言い換えると、ビア２４９と上層配線２５３との接触面積の減少に伴って、ビア２４９をより短時間で切断することができる。特に、上層配線２５３に対するビア２４９のずれ量がビア２４９の直径の５％以上の場合に前述の効果が確実に得られる（図４参照）。しかしながら、製造工程における上層配線２５３とビア２４９との重ねあわせ精度を考慮して、上層配線２５３とビア２４９とが接続されない事態を確実に回避するためには、上層配線２５３に対するビア２４９のずれ量をビア径の約３５％以下に抑制することが望ましい。

また、本変形例において、第２の層間絶縁膜２４６にエッチングによりビアホールを形成するためのエッチングストッパーを第１の層間絶縁膜２４２と第２の層間絶縁膜２４６との間に形成してもよいことは言うまでもない。同様に、第３の層間絶縁膜２５０にエッチングにより配線溝を形成するためのエッチングストッパーを第２の層間絶縁膜２４６と第３の層間絶縁膜２５０との間に形成してもよいことは言うまでもない。

また、本変形例において、ビア２４９の上面の一部分が上層配線２５３の外側に位置したが、これに加えて、ビア２４９の下面の一部分が下層配線２４５の外側に位置してもよい。

（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図７（ａ）は、第３の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図７（ｂ）は、図７（ａ）におけるVII −VII 線の断面図である。また、図８（ａ）〜（ｄ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図７（ａ）においては、一部の構成要素の図示を省略している。以下、まず、本実施形態の製造方法について説明する。

まず、図８（ａ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板３０１上に第１の層間絶縁膜３０２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜３０２に下層配線形成用の配線溝３０２ａ及びヒーター（発熱体）となる配線形成用の配線溝３０２ｂを形成する。ここで、配線溝３０２ｂは配線溝３０２ａの近傍に位置すると共に例えばデザインルール上の最小配線幅を持つ。

次に、図８（ｂ）に示すように、配線溝３０２ａ及び３０２ｂを含む第１の層間絶縁膜３０２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層３０３及び例えばＣｕ膜等の配線材料膜３０４をめっき法により堆積した後、配線溝３０２ａ及び３０２ｂの外側のバリアメタル層３０３及び配線材料膜３０４をＣＭＰにより除去することによって下層配線３０５及びヒーター配線３０６を形成する。

次に、図８（ｃ）に示すように、下層配線３０５及びヒーター配線３０６のそれぞれの上並びに第１の層間絶縁膜３０２の上に第２の層間絶縁膜３０７を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜３０７に、下層配線３０５に達するデュアルダマシン溝、具体的にはビアホール３０７ａ及び上層配線形成用の配線溝３０７ｂを形成する。ここで、本実施形態の特徴として、ビアホール３０７ａの底面の一部分が下層配線３０５の外側に位置するように、言い換えると、ビアホール３０７ａが下層配線３０５を踏み外さない範囲でビアホール３０７ａが下層配線３０５からずれるようにビアホール３０７ａを形成する。

次に、図８（ｄ）に示すように、ビアホール３０７ａ及び配線溝３０７ｂを含む第２の層間絶縁膜３０７の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層３０８及び例えばＣｕ膜等の配線材料膜３０９をめっき法により堆積した後、配線溝３０７ｂの外側のバリアメタル層３０８及び配線材料膜３０９をＣＭＰにより除去する。これにより、下層配線３０５と接続するビア３１０が形成されると共に、ビア３１０と接続する上層配線３１１が形成される。その後、上層配線３１１の上及び第２の層間絶縁膜２０７の上に絶縁膜３１２を形成することによって、図７（ａ）及び（ｂ）に示す第３の実施形態に係る半導体装置が得られる。ここで、本実施形態の第１の特徴として、図７（ａ）及び（ｂ）に示すように、ビア３１０の下面の一部分は下層配線３０５の外側に位置する。また、本実施形態の第２の特徴として、図７（ａ）及び（ｂ）に示すように、ビア３１０つまりヒューズ素子の近傍に、当該ビア３１０を加熱するヒーター配線３０６が設けられている。尚、図７（ａ）においては、絶縁膜３１２等の図示を省略している。

第３の実施形態においては、下層配線３０５と上層配線３１１と当該両配線を接続するビア３１０とからヒューズ素子が構成される。また、必要に応じて、下層配線３０５又は上層配線３１１からビア３１０に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア３１０の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

ここで、本実施形態の方法によって形成されたヒューズ素子の作用について述べる。

図４は、ビアと下層配線との接触面積（下層配線に対するビアのずれ量）と、ビア（ヒューズ素子の切断部）の切断所要時間との関係を表した図である。尚、図４の横軸は、ビアのずれ量を、ビア径に対する割合（％）を用いて表している。

図４に示すように、下層配線に対するビアのずれ量が大きくなるに従って、言い換えると、ビアと下層配線との接触面積の減少に伴って、ビアをより短時間で切断することができる。特に、下層配線に対するビアのずれ量がビア径の５％以上の場合に前述の効果が確実に得られる。しかしながら、製造工程における下層配線とビアとの重ねあわせ精度を考慮して、下層配線とビアとが接続されない事態を確実に回避するためには、下層配線に対するビアのずれ量をビア径の約３５％以下に抑制することが望ましい。

また、図９は、ヒューズ素子を構成するビアの切断時の温度をパラメータとして、当該ビアの切断に要する時間と当該ビアの切断率との関係を示した図である。尚、ビア切断時におけるビアに流す電流は、いずれの温度においても１．５ｍＡである。

図９に示すように、ビアつまりヒューズ素子周辺の温度を上げることによって、ビアをより効率的に且つ確実に切断することができる。

以上のように、第３の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第３の実施形態によると、ビア３１０の下面の一部分が下層配線３０５の外側に位置するようにビア３１０を形成するため、ビア３１０と下層配線３０５との接触面積が減少するので、ビア３１０の切断を確実に行なうことができる。

また、第３の実施形態によると、ビア３１０つまりヒューズ素子の近傍にビア３１０を加熱するヒーター配線３０６を設けるため、ヒーター配線３０６を用いて、ビア３１０の切断時におけるビア３１０の周辺の温度を上げることができるので、効率的にビア３１０を切断することができる。また、ビア３１０の下面の一部分が下層配線３０５の外側に位置するようにビア３１０と下層配線３０５とが接続されている箇所の近傍にヒーター配線３０６が設けられているため、より効率的にビア３１０を切断することができる。さらに、ヒーター配線３０６がデザインルール上の最小配線幅を持つため、ヒーター配線３０６の発熱効率が高くなる。

尚、第３の実施形態において、図示は省略しているが、半導体基板３０１上に複数個のヒューズ素子を互いに隣接するように配置してもよい。この場合、各ヒューズ素子の間にヒーター配線を配置してもよい。但し、ヒューズ素子を構成するビアを効率的に加熱するためには、ビアとヒーター配線との間の距離はデザインルール上の最小配線間隔であることが好ましい。

また、第３の実施形態において、ヒーター配線３０６は、ビア３１０の半周以上を取り囲むように設けられていることが好ましい。このようにすると、ビア３１０を確実に加熱することができる。

また、第３の実施形態において、下層配線３０５が設けられた第１の層間絶縁膜３０２にヒーター配線３０６を形成したが、これに代えて、又はこれに加えて、ビア３１０又は上層配線３１１が設けられた第２の層間絶縁膜３０７にヒーター配線を形成してもよい。

また、第３の実施形態において、第２の層間絶縁膜３０７にエッチングによりビアホール３０７ａを形成するためのエッチングストッパーを第１の層間絶縁膜３０２と第２の層間絶縁膜３０７との間に形成してもよいことは言うまでもない。

また、第３の実施形態において、ビア３１０と上層配線３１１とをデュアルダマシン法を用いて形成したが、これに代えて、ビア３１０と上層配線３１１とをそれぞれシングルダマシン法を用いて形成してもよい。この場合、ビア３１０の下面の一部分が下層配線３０５の外側に位置するように設定することに代えて、又は、これに加えて、ビア３１０の上面の一部分が上層配線３１１の外側に位置するように設定してもよい。ビア３１０の上面の一部分が上層配線３１１の外側に位置するようにビア３１０と上層配線３１１とが接続されている場合、当該接続箇所の近傍にヒーター配線３０６が設けられていると、より効率的にビア３１０を切断することができる。

（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１０（ａ）は、第４の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１０（ｂ）は、図１０（ａ）におけるＸ−Ｘ線の断面図である。また、図１１（ａ）〜（ｅ）は、第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図１０（ａ）においては、一部の構成要素の図示を省略している。以下、まず、本実施形態の製造方法について説明する。

まず、図１１（ａ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板４０１上に第１の層間絶縁膜４０２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜４０２に下層配線形成用の配線溝を形成する。その後、当該配線溝を含む第１の層間絶縁膜４０２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層４０３及び例えばＣｕ膜等の配線材料膜４０４をめっき法により堆積した後、前記配線溝の外側のバリアメタル層４０３及び配線材料膜４０４をＣＭＰにより除去することによって下層配線４０５を形成する。

次に、図１１（ｂ）に示すように、下層配線４０５の上並びに第１の層間絶縁膜４０２の上に第２の層間絶縁膜４０６を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜４０６に、下層配線４０５に達するビアホール４０６ａを形成する。

次に、図１１（ｃ）に示すように、ビアホール４０６ａを含む第２の層間絶縁膜４０６の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層４０７及び例えばＣｕ膜等の配線材料膜４０８をめっき法により堆積した後、ビアホール４０６ａの外側のバリアメタル層４０７及び配線材料膜４０８をＣＭＰにより除去する。これにより、下層配線４０５と接続する下層ビア４０９が形成される。

次に、図１１（ｄ）に示すように、下層ビア４０９の上及び第２の層間絶縁膜４０６の上に第３の層間絶縁膜４１０を堆積した後、リソグラフィ及びドライエッチングにより第３の層間絶縁膜４１０に、下層ビア４０９に達するデュアルダマシン溝、具体的にはビアホール４１０ａ及び上層配線形成用の配線溝４１０ｂを形成する。ここで、本実施形態の特徴として、ビアホール４１０ａの底面の一部分が下層ビア４０９の外側に位置するように、言い換えると、ビアホール４１０ａが下層ビア４０９を踏み外さない範囲でビアホール４１０ａが下層ビア４０９からずれるようにビアホール４１０ａを形成する。

次に、図１１（ｅ）に示すように、ビアホール４１０ａ及び配線溝４１０ｂを含む第３の層間絶縁膜４１０の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層４１１及び例えばＣｕ膜等の配線材料膜４１２をめっき法により堆積した後、配線溝４１０ｂの外側のバリアメタル層４１１及び配線材料膜４１２をＣＭＰにより除去する。これにより、下層ビア４０９と接続する上層ビア４１３が形成されると共に、上層ビア４１３と接続する上層配線４１４が形成される。その後、上層配線４１４の上及び第３の層間絶縁膜４１０の上に絶縁膜４１５を形成することによって、図１０（ａ）及び（ｂ）に示す第４の実施形態に係る半導体装置が得られる。ここで、本実施形態の特徴として、図１０（ａ）及び（ｂ）に示すように、上層ビア４１３の下面の一部分は下層ビア４０９の外側に位置する。尚、図１０（ａ）においては、絶縁膜４１５等の図示を省略している。

第４の実施形態においては、下層配線４０５と上層配線４１４と当該両配線を接続する下層ビア４０９及び上層ビア４１３とからヒューズ素子が構成される。また、必要に応じて、下層配線４０５又は上層配線４１４から下層ビア４０９及び上層ビア４１３に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションにより各ビアの溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

以上のように、第４の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第４の実施形態によると、上層ビア４１３の下面の一部分が下層ビア４０９の外側に位置するように上層ビア４１３を形成するため、上層ビア４１３と下層ビア４０９との接触面積が減少するので、各ビアの切断を確実に行なうことができる。

尚、第４の実施形態において、上層ビア４１３又は下層ビア４０９をより短時間で切断するためには、上層ビア４１３と下層ビア４０９との接触面積は小さいほど好ましい。特に、下層ビア４０９に対する上層ビア４１３のずれ量が下層ビア４０９又は上層ビア４１３の直径の５％以上の場合に前述の効果が確実に得られる（図４参照）。しかしながら、製造工程における下層ビア４０９と上層ビア４１３との重ねあわせ精度を考慮して、下層ビア４０９と上層ビア４１３とが接続されない事態を確実に回避するためには、下層ビア４０９に対する上層ビア４１３のずれ量を下層ビア４０９又は上層ビア４１３の直径の約３５％以下に抑制することが望ましい。

また、第４の実施形態において、下層ビア４０９の下面の一部分が下層配線４０５の外側に位置していてもよいし、これに代えて、又は、これに加えて、上層ビア４１３の上面の一部分が上層配線４１４の外側に位置してもよい。このようにすると、各ビアの切断をより確実に行なうことができる。

また、第４の実施形態において、第２の層間絶縁膜４０６にエッチングによりビアホール４０６ａを形成するためのエッチングストッパーを第１の層間絶縁膜４０２と第２の層間絶縁膜４０６との間に形成してもよいことは言うまでもない。同様に、第３の層間絶縁膜４１０にエッチングによりビアホール４１０ａを形成するためのエッチングストッパーを第２の層間絶縁膜４０６と第３の層間絶縁膜４１０との間に形成してもよいことは言うまでもない。

また、第４の実施形態において、上層ビア４１３と上層配線４１４とをデュアルダマシン法を用いて形成したが、これに代えて、上層ビア４１３と上層配線４１４とをそれぞれシングルダマシン法を用いて形成してもよい。

（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１２（ａ）は、第５の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１２（ｂ）は、図１２（ａ）におけるXII −XII 線の断面図である。また、図１３（ａ）〜（ｅ）は、第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図１２（ａ）においては、一部の構成要素の図示を省略している。以下、まず、本実施形態の製造方法について説明する。

まず、図１３（ａ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板５０１上に第１の層間絶縁膜５０２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜５０２に下層配線形成用の配線溝を形成する。その後、当該配線溝を含む第１の層間絶縁膜５０２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層５０３及び例えばＣｕ膜等の配線材料膜５０４をめっき法により堆積した後、前記配線溝の外側のバリアメタル層５０３及び配線材料膜５０４をＣＭＰにより除去することによって下層配線５０５を形成する。

次に、図１３（ｂ）に示すように、下層配線５０５の上並びに第１の層間絶縁膜５０２の上に第２の層間絶縁膜５０６を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜５０６に、下層配線５０５に達するビアホール５０６ａ、及びヒーター（発熱体）となる配線形成用の配線溝５０６ｂを形成する。ここで、配線溝５０６ｂはビアホール５０６ａの近傍に位置すると共に例えばデザインルール上の最小配線幅を持つ。

次に、図１３（ｃ）に示すように、ビアホール５０６ａ及び配線溝５０６ｂを含む第２の層間絶縁膜５０６の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層５０７及び例えばＣｕ膜等の配線材料膜５０８をめっき法により堆積した後、ビアホール５０６ａ及び配線溝５０６ｂの外側のバリアメタル層５０７及び配線材料膜５０８をＣＭＰにより除去する。これにより、下層配線５０５と接続する下層ビア５０９が形成されると共に下層ビア５０９の近傍に位置するヒーター配線５１０が形成される。

次に、図１３（ｄ）に示すように、下層ビア５０９及びヒーター配線５１０のそれぞれの上及び第２の層間絶縁膜５０６の上に第３の層間絶縁膜５１１を堆積した後、リソグラフィ及びドライエッチングにより第３の層間絶縁膜５１１に、下層ビア５０９に達するデュアルダマシン溝、具体的にはビアホール５１１ａ及び上層配線形成用の配線溝５１１ｂを形成する。ここで、本実施形態の特徴として、ビアホール５１１ａの底面の一部分が下層ビア５０９の外側に位置するように、言い換えると、ビアホール５１１ａが下層ビア５０９を踏み外さない範囲でビアホール５１１ａが下層ビア５０９からずれるようにビアホール５１１ａを形成する。

次に、図１３（ｅ）に示すように、ビアホール５１１ａ及び配線溝５１１ｂを含む第３の層間絶縁膜５１１の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層５１２及び例えばＣｕ膜等の配線材料膜５１３をめっき法により堆積した後、配線溝５１１ｂの外側のバリアメタル層５１２及び配線材料膜５１３をＣＭＰにより除去する。これにより、下層ビア５０９と接続する上層ビア５１４が形成されると共に、上層ビア５１４と接続する上層配線５１５が形成される。その後、上層配線５１５の上及び第３の層間絶縁膜５１１の上に絶縁膜５１６を形成することによって、図１２（ａ）及び（ｂ）に示す第５の実施形態に係る半導体装置が得られる。ここで、本実施形態の第１の特徴として、図１２（ａ）及び（ｂ）に示すように、上層ビア５１４の下面の一部分は下層ビア５０９の外側に位置する。また、本実施形態の第２の特徴として、図１２（ａ）及び（ｂ）に示すように、下層ビア５０９つまりヒューズ素子の近傍に、当該下層ビア５０９を加熱するヒーター配線５１０が設けられている。尚、図１２（ａ）においては、絶縁膜４１５等の図示を省略している。

第５の実施形態においては、下層配線５０５と上層配線５１５と当該両配線を接続する下層ビア５０９及び上層ビア５１４とからヒューズ素子が構成される。また、必要に応じて、下層配線５０５又は上層配線５１５から下層ビア５０９及び上層ビア５１４に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションにより各ビアの溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

図９は、ヒューズ素子を構成するビアの切断時の温度をパラメータとして、当該ビアの切断に要する時間と当該ビアの切断率との関係を示した図である。尚、ビア切断時におけるビアに流す電流は、いずれの場合においても１．５ｍＡである。

図９に示すように、ビアつまりヒューズ素子周辺の温度を上げることによって、ビアをより効率的に且つ確実に切断することができる。

以上のように、第５の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第５の実施形態によると、上層ビア５１４の下面の一部分が下層ビア５０９の外側に位置するように上層ビア５１４を形成するため、上層ビア５１４と下層ビア５０９との接触面積が減少するので、各ビアの切断を確実に行なうことができる。

また、第５の実施形態によると、下層ビア５０９つまりヒューズ素子の近傍に下層ビア５０９及び上層ビア５１４を加熱するヒーター配線５１０を設けるため、ヒーター配線５１０を用いて、下層ビア５０９又は上層ビア５１４の切断時における各ビアの周辺の温度を上げることができるので、効率的に各ビアを切断することができる。また、上層ビア５１４の下面の一部分が下層ビア５０９の外側に位置するように下層ビア５０９と上層ビア５１４とが接続されている箇所の近傍にヒーター配線５１０が設けられているため、より効率的に各ビアを切断することができる。さらに、ヒーター配線５１０がデザインルール上の最小配線幅を持つため、ヒーター配線５１０の発熱効率が高くなる。

尚、第５の実施形態において、図示は省略しているが、半導体基板５０１上に複数個のヒューズ素子を互いに隣接するように配置してもよい。この場合、各ヒューズ素子の間にヒーター配線を配置してもよい。但し、ヒューズ素子を構成するビアを効率的に加熱するためには、ビアとヒーター配線との間の距離はデザインルール上の最小配線間隔であることが好ましい。

また、第５の実施形態において、ヒーター配線５１０は、下層ビア５０９及び上層ビア５１４の半周以上を取り囲むように設けられていることが好ましい。このようにすると、下層ビア５０９及び上層ビア５１４を確実に加熱することができる。

また、第５の実施形態において、下層ビア５０９が設けられた第２の層間絶縁膜５０６にヒーター配線５１０を形成したが、これに代えて、又はこれに加えて、上層ビア５１４及び上層配線５１１が設けられた第３の層間絶縁膜５１１、又は下層配線５０５が設けられた第１の層間絶縁膜５０２にヒーター配線を形成してもよい。

また、第５の実施形態において、上層ビア５１４又は下層ビア５０９をより短時間で切断するためには、上層ビア５１４と下層ビア５０９との接触面積は小さいほど好ましい。特に、下層ビア５０９に対する上層ビア５１４のずれ量が下層ビア５０９又は上層ビア５１４の直径の５％以上の場合に前述の効果が確実に得られる（図４参照）。しかしながら、製造工程における下層ビア５０９と上層ビア５１４との重ねあわせ精度を考慮して、下層ビア５０９と上層ビア５１４とが接続されない事態を確実に回避するためには、下層ビア５０９に対する上層ビア５１４のずれ量を下層ビア５０９又は上層ビア５１４の直径の約３５％以下に抑制することが望ましい。

また、第５の実施形態において、下層ビア５０９の下面の一部分が下層配線５０５の外側に位置していてもよいし、これに代えて、又は、これに加えて、上層ビア５１４の上面の一部分が上層配線５１５の外側に位置してもよい。このようにすると、各ビアの切断をより確実に行なうことができる。

また、第５の実施形態において、第２の層間絶縁膜５０６にエッチングによりビアホール５０６ａを形成するためのエッチングストッパーを第１の層間絶縁膜５０２と第２の層間絶縁膜５０６との間に形成してもよいことは言うまでもない。同様に、第３の層間絶縁膜５１１にエッチングによりビアホール５１１ａを形成するためのエッチングストッパーを第２の層間絶縁膜５０６と第３の層間絶縁膜５１１との間に形成してもよいことは言うまでもない。

また、第５の実施形態において、上層ビア５１４と上層配線５１５とをデュアルダマシン法を用いて形成したが、これに代えて、上層ビア５１４と上層配線５１５とをそれぞれシングルダマシン法を用いて形成してもよい。

（第６の実施形態）
以下、本発明の第６の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１４（ａ）は、第６の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１４（ｂ）は、図１４（ａ）におけるXIV −XIV 線の断面図である。尚、図１４（ａ）においては、一部の構成要素の図示を省略している。以下、まず、本実施形態の製造方法について説明する。

まず、図１４（ａ）及び（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板６０１上に第１の層間絶縁膜６０２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜６０２に下層配線形成用の複数の配線溝を形成する。次に、各配線溝を含む第１の層間絶縁膜６０２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層６０３及び例えばＣｕ膜等の配線材料膜６０４をめっき法により堆積した後、各配線溝の外側のバリアメタル層６０３及び配線材料膜６０４をＣＭＰにより除去することによって下層配線６０５Ａ、６０５Ｂ及び６０５Ｃを形成する。

次に、下層配線６０５Ａ〜６０５Ｃの上及び第１の層間絶縁膜６０２の上に第２の層間絶縁膜６０６を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜６０６に、下層配線６０５Ａ〜６０５Ｃに達する複数のデュアルダマシン溝、具体的には複数のビアホール及び上層配線形成用の複数の配線溝を形成する。ここで、本実施形態の特徴として、各ビアホールの底面の一部分が下層配線６０５Ａ〜６０５Ｃの外側に位置するように、言い換えると、各ビアホールが下層配線６０５Ａ〜６０５Ｃを踏み外さない範囲で各ビアホールが下層配線６０５Ａ〜６０５Ｃからずれるように各ビアホールを形成する。

次に、各デュアルダマシン溝を含む第２の層間絶縁膜６０６の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層６０７及び例えばＣｕ膜等の配線材料膜６０８をめっき法により堆積した後、各デュアルダマシン溝の外側のバリアメタル層６０７及び配線材料膜６０８をＣＭＰにより除去する。これにより、下層配線６０５Ａと接続するビア６０９Ａ、下層配線６０５Ｂと接続するビア６０９Ｂ、並びに下層配線６０５Ｃと接続するビア６０９Ｃ及び６０９Ｄが形成されると共に、ビア６０９Ａ及び６０９Ｃと接続する上層配線６１０Ａ、並びにビア６０９Ｂ及び６０９Ｄと接続する上層配線６１０Ｂが形成される。その後、上層配線６１０Ａ及び６１０Ｂのそれぞれの上並びに第２の層間絶縁膜６０６の上に絶縁膜６１１を形成することによって、図１４（ａ）及び（ｂ）に示す第６の実施形態に係る半導体装置が得られる。ここで、本実施形態の特徴として、図１４（ａ）及び（ｂ）に示すように、各ビア６０９Ａ〜６０９Ｄの下面の一部分は下層配線６０５Ａ〜６０５Ｃの外側に位置すると共に、各ビア６０９Ａ〜６０９Ｄの下層配線６０５Ａ〜６０５Ｃに対するズレ方向は互いに異なる。具体的には、下層配線６０５Ａ及び６０５Ｂと下層配線６０５Ｃとは互いに異なる方向に延びており、ビア６０９Ａの下層配線６０５Ａに対するズレ方向とビア６０９Ｂの下層配線６０５Ｂに対するズレ方向とビア６０９Ｃの下層配線６０５Ｃに対するズレ方向とビア６０９Ｄの下層配線６０５Ｃに対するズレ方向とは互いに異なる。尚、図１４（ａ）においては、絶縁膜６１１等の図示を省略している。

第６の実施形態においては、下層配線６０５Ａ〜６０５Ｃと上層配線６１０Ａ及び６１０Ｂと当該両配線を接続するビア６０９Ａ〜６０９Ｄとからヒューズ素子が構成される。また、必要に応じて、下層配線６０５Ａ〜６０５Ｃ又は上層配線６１０Ａ及び６１０Ｂからビア６０９Ａ〜６０９Ｄに例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア６０９Ａ〜６０９Ｄのうち少なくとも１つのビアの溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

ここで、本実施形態の方法によって形成されたヒューズ素子の作用について述べる。

図４は、ビアと下層配線との接触面積（下層配線に対するビアのずれ量）と、ビア（ヒューズ素子の切断部）の切断所要時間との関係を表した図である。尚、図４の横軸は、ビアのずれ量を、ビア径（ビアの直径）に対する割合（％）を用いて表している。

図４に示すように、下層配線に対するビアのずれ量（本実施形態では下層配線６０５Ａ〜６０５Ｃに対するビア６０９Ａ〜６０９Ｄのそれぞれのずれ量の平均値）が大きくなるに従って、言い換えると、ビアと下層配線との接触面積の減少に伴って、ビアをより短時間で切断することができる。特に、下層配線に対するビアのずれ量がビア径（本実施形態ではビア６０９Ａ〜６０９Ｄのビア径の平均値）の５％以上の場合に前述の効果が確実に得られる。しかしながら、製造工程における下層配線（本実施形態では複数）とビア（本実施形態では複数）との重ねあわせ精度を考慮して、下層配線とビアとが接続されない事態を確実に回避するためには、下層配線に対するビアのずれ量をビア径の約３０％以下に抑制することが望ましい。

以上のように、第６の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第６の実施形態によると、ビア６０９Ａ〜６０９Ｄの下面の一部分が下層配線６０５Ａ〜６０５Ｃの外側に位置するようにビア６０９Ａ〜６０９Ｄを形成するため、ビア６０９Ａ〜６０９Ｄと下層配線６０５Ａ〜６０５Ｃとの接触面積が減少するので、ビア６０９Ａ〜６０９Ｄのうち少なくとも１つのビアの切断を確実に行なうことができる。

また、第６の実施形態によると、各ビア６０９Ａ〜６０９Ｄの下層配線６０５Ａ〜６０５Ｃに対するズレ方向は互いに異なる。このため、製造工程における下層配線６０５Ａ〜６０５Ｃとビア６０９Ａ〜６０９Ｄとの合わせズレに起因して全てのビアが下層配線６０５Ａ〜６０５Ｃと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、ビア６０９Ａ〜６０９Ｄと下層配線６０５Ａ〜６０５Ｃとの接触面積を減少させて確実にビア６０９Ａ〜６０９Ｄのうちの少なくとも１つのビアの切断つまりヒューズ素子の切断を行なうことができる。

尚、第６の実施形態において、第２の層間絶縁膜６０６にエッチングによりデュアルダマシン溝を形成するためのエッチングストッパーを第１の層間絶縁膜６０２と第２の層間絶縁膜６０６との間に形成してもよいことは言うまでもない。

また、第６の実施形態において、ビア６０９Ａ〜６０９Ｄと上層配線６１０Ａ及び６１０Ｂとをデュアルダマシン法を用いて形成したが、これに代えて、ビア６０９Ａ〜６０９Ｄと上層配線６１０Ａ及び６１０Ｂとをそれぞれシングルダマシン法を用いて形成してもよい。この場合、ビア６０９Ａ〜６０９Ｄの下面の一部分が下層配線６０５Ａ〜６０５Ｃの外側に位置するように設定することに代えて、又は、これに加えて、ビア６０９Ａ〜６０９Ｄの上面の一部分が上層配線６１０Ａ及び６１０Ｂの外側に位置するように設定してもよい。この場合、各ビア６０９Ａ〜６０９Ｄの上層配線６１０Ａ及び６１０Ｂに対するズレ方向は互いに異なることが好ましい。このようにすると、製造工程におけるビア６０９Ａ〜６０９Ｄと上層配線６１０Ａ及び６１０Ｂとの合わせズレに起因して全てのビアが上層配線６１０Ａ及び６１０Ｂと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、ビア６０９Ａ〜６０９Ｄと上層配線６１０Ａ及び６１０Ｂとの接触面積を減少させて確実にビア６０９Ａ〜６０９Ｄのうち少なくとも１つのビアの切断つまりヒューズ素子の切断を行なうことができる。さらに、上層配線６１０Ａ及び６１０Ｂに対するビア６０９Ａ〜６０９Ｄのそれぞれのずれ量の平均値がビア径（ビア６０９Ａ〜６０９Ｄのビア径の平均値）の５％以上で且つ３０％以下であると、ビア６０９Ａ〜６０９Ｄと上層配線６１０Ａ及び６１０Ｂとが接続されない事態を確実に回避しながら、ビア６０９Ａ〜６０９Ｄの切断を確実に行なうことができる。

（第７の実施形態）
以下、本発明の第７の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１５（ａ）は、第７の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１５（ｂ）は、図１５（ａ）におけるXV−XV線の断面図である。尚、図１５（ａ）においては、一部の構成要素の図示を省略している。以下、まず、本実施形態の製造方法について説明する。

まず、図１５（ａ）及び（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板７０１上に第１の層間絶縁膜７０２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜７０２に、下層配線形成用の複数の配線溝、及びヒーター（発熱体）となる配線形成用の配線溝を形成する。次に、各配線溝を含む第１の層間絶縁膜７０２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層７０３及び例えばＣｕ膜等の配線材料膜７０４をめっき法により堆積した後、各配線溝の外側のバリアメタル層７０３及び配線材料膜７０４をＣＭＰにより除去することによって下層配線７０５Ａ、７０５Ｂ及び７０５Ｃ並びにヒーター配線７０６を形成する。ここで、ヒーター配線７０６は下層配線７０５Ａ〜７０５Ｃの近傍に位置すると共に例えばデザインルール上の最小配線幅を持つ。

次に、下層配線７０５Ａ〜７０５Ｃ及びヒーター配線７０６のそれぞれの上並びに第１の層間絶縁膜７０２の上に第２の層間絶縁膜７０７を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜７０７に、下層配線７０５Ａ〜７０５Ｃに達する複数のデュアルダマシン溝、具体的には複数のビアホール及び上層配線形成用の複数の配線溝を形成する。ここで、本実施形態の特徴として、各ビアホールの底面の一部分が下層配線７０５Ａ〜７０５Ｃの外側に位置するように、言い換えると、各ビアホールが下層配線７０５Ａ〜７０５Ｃを踏み外さない範囲で各ビアホールが下層配線７０５Ａ〜７０５Ｃからずれるように各ビアホールを形成する。

次に、各デュアルダマシン溝を含む第２の層間絶縁膜７０７の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層７０８及び例えばＣｕ膜等の配線材料膜７０９をめっき法により堆積した後、各デュアルダマシン溝の外側のバリアメタル層７０８及び配線材料膜７０９をＣＭＰにより除去する。これにより、下層配線７０５Ａと接続するビア７１０Ａ、下層配線７０５Ｂと接続するビア７１０Ｂ、並びに下層配線７０５Ｃと接続するビア７１０Ｃ及び７１０Ｄが形成されると共に、ビア７１０Ａ及び７１０Ｃと接続する上層配線７１１Ａ、並びにビア７１０Ｂ及び７１０Ｄと接続する上層配線７１１Ｂが形成される。その後、上層配線７１１Ａ及び７１１Ｂのそれぞれの上並びに第２の層間絶縁膜７０７の上に絶縁膜７１２を形成することによって、図１５（ａ）及び（ｂ）に示す第７の実施形態に係る半導体装置が得られる。ここで、本実施形態の特徴として、図１５（ａ）及び（ｂ）に示すように、各ビア７１０Ａ〜７１０Ｄの下面の一部分は下層配線７０５Ａ〜７０５Ｃの外側に位置すると共に、各ビア７１０Ａ〜７１０Ｄの下層配線７０５Ａ〜７０５Ｃに対するズレ方向は互いに異なる。具体的には、下層配線７０５Ａ及び７０５Ｂと下層配線７０５Ｃとは互いに異なる方向に延びており、ビア７１０Ａの下層配線７０５Ａに対するズレ方向とビア７１０Ｂの下層配線７０５Ｂに対するズレ方向とビア７１０Ｃの下層配線７０５Ｃに対するズレ方向とビア７１０Ｄの下層配線７０５Ｃに対するズレ方向とは互いに異なる。尚、図１５（ａ）においては、絶縁膜７１２等の図示を省略している。

第７の実施形態においては、下層配線７０５Ａ〜７０５Ｃと上層配線７１１Ａ及び７１１Ｂと当該両配線を接続するビア７１０Ａ〜７１０Ｄとからヒューズ素子が構成される。また、必要に応じて、下層配線７０５Ａ〜７０５Ｃ又は上層配線７１１Ａ及び７１１Ｂからビア７１０Ａ〜７１０Ｄに例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア７１０Ａ〜７１０Ｄのうち少なくとも１つのビアの溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

ここで、本実施形態の方法によって形成されたヒューズ素子の作用について述べる。

図４は、ビアと下層配線との接触面積（下層配線に対するビアのずれ量）と、ビア（ヒューズ素子の切断部）の切断所要時間との関係を表した図である。尚、図４の横軸は、ビアのずれ量を、ビア径（ビアの直径）に対する割合（％）を用いて表している。

図４に示すように、下層配線に対するビアのずれ量（本実施形態では下層配線７０５Ａ〜７０５Ｃに対するビア７１０Ａ〜７１０Ｄのそれぞれのずれ量の平均値）が大きくなるに従って、言い換えると、ビアと下層配線との接触面積の減少に伴って、ビアをより短時間で切断することができる。特に、下層配線に対するビアのずれ量がビア径（本実施形態ではビア７１０Ａ〜７１０Ｄのビア径の平均値）の５％以上の場合に前述の効果が確実に得られる。しかしながら、製造工程における下層配線（本実施形態では複数）とビア（本実施形態では複数）との重ねあわせ精度を考慮して、下層配線とビアとが接続されない事態を確実に回避するためには、下層配線に対するビアのずれ量をビア径の約３０％以下に抑制することが望ましい。

また、図９は、ヒューズ素子を構成するビアの切断時の温度をパラメータとして、当該ビアの切断に要する時間と当該ビアの切断率との関係を示した図である。尚、ビア切断時におけるビアに流す電流は、いずれの温度においても１．５ｍＡである。

図９に示すように、ビアつまりヒューズ素子周辺の温度を上げることによって、ビアをより効率的に且つ確実に切断することができる。

以上のように、第７の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第７の実施形態によると、ビア７１０Ａ〜７１０Ｄの下面の一部分が下層配線７０５Ａ〜７０５Ｃの外側に位置するようにビア７１０Ａ〜７１０Ｄを形成するため、ビア７１０Ａ〜７１０Ｄと下層配線７０５Ａ〜７０５Ｃとの接触面積が減少するので、ビア７１０Ａ〜７１０Ｄのうち少なくとも１つのビアの切断を確実に行なうことができる。

また、第７の実施形態によると、各ビア７１０Ａ〜７１０Ｄの下層配線７０５Ａ〜７０５Ｃに対するズレ方向は互いに異なる。このため、製造工程における下層配線７０５Ａ〜７０５Ｃとビア７１０Ａ〜７１０Ｄとの合わせズレに起因して全てのビアが下層配線７０５Ａ〜７０５Ｃと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、ビア７１０Ａ〜７１０Ｄと下層配線７０５Ａ〜７０５Ｃとの接触面積を減少させて確実にビア７１０Ａ〜７１０Ｄの切断つまりヒューズ素子の切断を行なうことができる。

また、第７の実施形態によると、ビア７１０Ａ〜７１０Ｄつまりヒューズ素子の近傍にビア７１０Ａ〜７１０Ｄを加熱するヒーター配線７０６を設けるため、ヒーター配線７０６を用いて、ビア７１０Ａ〜７１０Ｄの切断時におけるビア７１０Ａ〜７１０Ｄの周辺の温度を上げることができるので、効率的にビア７１０Ａ〜７１０Ｄのうち少なくとも１つのビアを切断することができる。また、ビア７１０Ａ〜７１０Ｄの下面の一部分が下層配線７０５Ａ〜７０５Ｃの外側に位置するようにビア７１０Ａ〜７１０Ｄと下層配線７０５Ａ〜７０５Ｃとが接続されている箇所の近傍にヒーター配線７０６が設けられているため、より効率的にビア７１０Ａ〜７１０Ｄを切断することができる。さらに、ヒーター配線７０６がデザインルール上の最小配線幅を持つため、ヒーター配線７０６の発熱効率が高くなる。

尚、第７の実施形態において、図示は省略しているが、半導体基板７０１上に複数個のヒューズ素子を互いに隣接するように配置してもよい。この場合、各ヒューズ素子の間にヒーター配線を配置してもよい。但し、ヒューズ素子を構成するビアを効率的に加熱するためには、ビアとヒーター配線との間の距離はデザインルール上の最小配線間隔であることが好ましい。

また、第７の実施形態において、ヒーター配線７０６は、各ビア７１０Ａ〜７１０Ｄの半周以上を取り囲むように設けられていることが好ましい。このようにすると、ビア７１０Ａ〜７１０Ｄを確実に加熱することができる。

また、第７の実施形態において、下層配線７０５Ａ〜７０５Ｃが設けられた第１の層間絶縁膜７０２にヒーター配線７０６を形成したが、これに代えて、又はこれに加えて、ビア７１０Ａ〜７１０Ｄ又は上層配線７１１Ａ及び７１１Ｂが設けられた第２の層間絶縁膜７０７にヒーター配線を形成してもよい。

また、第７の実施形態において、第２の層間絶縁膜７０７にエッチングによりデュアルダマシン溝を形成するためのエッチングストッパーを第１の層間絶縁膜７０２と第２の層間絶縁膜７０７との間に形成してもよいことは言うまでもない。

また、第７の実施形態において、ビア７１０Ａ〜７１０Ｄと上層配線７１１Ａ及び７１１Ｂとをデュアルダマシン法を用いて形成したが、これに代えて、ビア７１０Ａ〜７１０Ｄと上層配線７１１Ａ及び７１１Ｂとをそれぞれシングルダマシン法を用いて形成してもよい。この場合、ビア７１０Ａ〜７１０Ｄの下面の一部分が下層配線７０５Ａ〜７０５Ｃの外側に位置するように設定することに代えて、又は、これに加えて、ビア７１０Ａ〜７１０Ｄの上面の一部分が上層配線７１１Ａ及び７１１Ｂの外側に位置するように設定してもよい。この場合、各ビア７１０Ａ〜７１０Ｄの上層配線７１１Ａ及び７１１Ｂに対するズレ方向は互いに異なることが好ましい。このようにすると、製造工程におけるビア７１０Ａ〜７１０Ｄと上層配線７１１Ａ及び７１１Ｂとの合わせズレに起因して全てのビアが上層配線７１１Ａ及び７１１Ｂと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、ビア７１０Ａ〜７１０Ｄと上層配線７１１Ａ及び７１１Ｂとの接触面積を減少させて確実にビア７１０Ａ〜７１０Ｄの切断つまりヒューズ素子の切断を行なうことができる。さらに、上層配線７１１Ａ及び７１１Ｂに対するビア７１０Ａ〜７１０Ｄのそれぞれのずれ量の平均値がビア径（ビア７１０Ａ〜７１０Ｄのビア径の平均値）の５％以上で且つ３０％以下であると、ビア７１０Ａ〜７１０Ｄと上層配線７１１Ａ及び７１１Ｂとが接続されない事態を確実に回避しながら、ビア７１０Ａ〜７１０Ｄの切断を確実に行なうことができる。

（第８の実施形態）
以下、本発明の第８の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１６（ａ）は、第８の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１６（ｂ）は、図１６（ａ）におけるXVI −XVI 線の断面図である。尚、図１６（ａ）においては、一部の構成要素の図示を省略している。以下、まず、本実施形態の製造方法について説明する。

まず、図１６（ａ）及び（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板８０１上に第１の層間絶縁膜８０２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜８０２に下層配線形成用の複数の配線溝を形成する。次に、各配線溝を含む第１の層間絶縁膜８０２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層８０３及び例えばＣｕ膜等の配線材料膜８０４をめっき法により堆積した後、各配線溝の外側のバリアメタル層８０３及び配線材料膜８０４をＣＭＰにより除去することによって下層配線８０５Ａ、８０５Ｂ及び８０５Ｃを形成する。

次に、下層配線８０５Ａ〜８０５Ｃの上並びに第１の層間絶縁膜８０２の上に第２の層間絶縁膜８０６を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜８０６に、下層配線８０５Ａ〜８０５Ｃに達する複数のビアホールを形成する。次に、各ビアホールを含む第２の層間絶縁膜８０６の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層８０７及び例えばＣｕ膜等の配線材料膜８０８をめっき法により堆積した後、各ビアホールの外側のバリアメタル層８０７及び配線材料膜８０８をＣＭＰにより除去する。これにより、下層配線８０５Ａと接続する下層ビア８０９Ａ、下層配線８０５Ｂと接続する下層ビア８０９Ｂ、並びに下層配線８０５Ｃと接続する下層ビア８０９Ｃ及び８０９Ｄが形成される。

次に、下層ビア８０９Ａ〜８０９Ｄの上及び第２の層間絶縁膜８０６の上に第３の層間絶縁膜８１０を堆積した後、リソグラフィ及びドライエッチングにより第３の層間絶縁膜８１０に、下層ビア８０９Ａ〜８０９Ｄに達する複数のデュアルダマシン溝、具体的には複数のビアホール及び上層配線形成用の複数の配線溝を形成する。ここで、本実施形態の特徴として、各ビアホールの底面の一部分が下層ビア８０９Ａ〜８０９Ｄの外側に位置するように、言い換えると、各ビアホールが下層ビア８０９Ａ〜８０９Ｄを踏み外さない範囲で各ビアホールが下層ビア８０９Ａ〜８０９Ｄからずれるように各ビアホールを形成する。次に、各デュアルダマシン溝を含む第３の層間絶縁膜８１０の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層８１１及び例えばＣｕ膜等の配線材料膜８１２をめっき法により堆積した後、各デュアルダマシン溝の外側のバリアメタル層８１１及び配線材料膜８１２をＣＭＰにより除去する。これにより、下層ビア８０９Ａと接続する上層ビア８１３Ａ、下層ビア８０９Ｂと接続する上層ビア８１３Ｂ、下層ビア８０９Ｃと接続する上層ビア８１３Ｃ、及び下層ビア８０９Ｄと接続する上層ビア８１３Ｄが形成されると共に、上層ビア８１３Ａ及び８１３Ｃと接続する上層配線８１４Ａ、並びに上層ビア８１３Ｂ及び８１３Ｄと接続する上層配線８１４Ｂが形成される。その後、上層配線８１４Ａ及び８１４Ｂのそれぞれの上並びに第３の層間絶縁膜８１０の上に絶縁膜８１５を形成することによって、図１６（ａ）及び（ｂ）に示す第８の実施形態に係る半導体装置が得られる。ここで、本実施形態の特徴として、図１６（ａ）及び（ｂ）に示すように、各上層ビア８１３Ａ〜８１３Ｄの下面の一部分は各下層ビア８０９Ａ〜８０９Ｄの外側に位置すると共に、各上層ビア８１３Ａ〜８１３Ｄの各下層ビア８０９Ａ〜８０９Ｄに対するズレ方向は互いに異なる。具体的には、上層ビア８１３Ａの下層ビア８０９Ａに対するズレ方向と上層ビア８１３Ｂの下層ビア８０９Ｂに対するズレ方向と上層ビア８１３Ｃの下層ビア８０９Ｃに対するズレ方向と上層ビア８１３Ｄの下層ビア８０９Ｄに対するズレ方向とは互いに異なる。尚、図１６（ａ）においては、絶縁膜８１５等の図示を省略している。

第８の実施形態においては、下層配線８０５Ａ〜８０５Ｃと上層配線８１４Ａ及び８１４Ｂと当該両配線を接続する下層ビア８０９Ａ〜８０９Ｄ及び上層ビア８１３Ａ〜８１３Ｄとからヒューズ素子が構成される。また、必要に応じて、下層配線８０５Ａ〜８０５Ｃ又は上層配線８１４Ａ及び８１４Ｂから下層ビア８０９Ａ〜８０９Ｄ及び上層ビア８１３Ａ〜８１３Ｄに例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションにより各ビアの溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

以上のように、第８の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第８の実施形態によると、上層ビア８１３Ａ〜８１３Ｄのそれぞれの下面の一部分が下層ビア８０９Ａ〜８０９Ｄのそれぞれの外側に位置するように上層ビア８１３Ａ〜８１３Ｄを形成するため、上層ビア８１３Ａ〜８１３Ｄと下層ビア８０９Ａ〜８０９Ｄとの接触面積が減少するので、これらの複数のビアのうちの少なくとも１つのビアの切断を確実に行なうことができる。

また、第８の実施形態によると、各上層ビア８１３Ａ〜８１３Ｄの各下層ビア８０９Ａ〜８０９Ｄに対するズレ方向は互いに異なる。このため、製造工程における各下層ビア８０９Ａ〜８０９Ｄと各上層ビア８１３Ａ〜８１３Ｄとの合わせズレに起因して全ての上層ビアが下層ビア８０９Ａ〜８０９Ｄと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、上層ビア８１３Ａ〜８１３Ｄと下層ビア８０９Ａ〜８０９Ｄとの接触面積を減少させて、これらの複数のビアのうちの少なくとも１つのビアの切断つまりヒューズ素子の切断を確実に行なうことができる。

尚、第８の実施形態において、上層ビア８１３Ａ〜８１３Ｄ又は下層ビア８０９Ａ〜８０９Ｄをより短時間で切断するためには、上層ビア８１３Ａ〜８１３Ｄと下層ビア８０９Ａ〜８０９Ｄとの接触面積は小さいほど好ましい。特に、下層ビア８０９Ａ〜８０９Ｄに対する上層ビア８１３Ａ〜８１３Ｄのずれ量の平均値が上層ビア８１３Ａ〜８１３Ｄの直径の平均値（又は下層ビア８０９Ａ〜８０９Ｄの直径の平均値）の５％以上の場合に前述の効果が確実に得られる（図４参照）。しかしながら、製造工程における下層ビア８０９Ａ〜８０９Ｄと上層ビア８１３Ａ〜８１３Ｄとの重ねあわせ精度を考慮して、下層ビア８０９Ａ〜８０９Ｄと上層ビア８１３Ａ〜８１３Ｄとが接続されない事態を確実に回避するためには、下層ビア８０９Ａ〜８０９Ｄに対する上層ビア８１３Ａ〜８１３Ｄのずれ量の平均値を、上層ビア８１３Ａ〜８１３Ｄの直径の平均値（又は下層ビア８０９Ａ〜８０９Ｄの直径の平均値）の約３０％以下に抑制することが望ましい。

また、第８の実施形態において、下層ビア８０９Ａ〜８０９Ｄの下面の一部分が下層配線８０５Ａ〜８０５Ｃの外側に位置していてもよいし、これに代えて、又はこれに加えて、上層ビア８１３Ａ〜８１３Ｄの上面の一部分が上層配線８１４Ａ及び８１４Ｂの外側に位置してもよい。このようにすると、これらの複数のビアのうちの少なくとも１つのビアの切断をより確実に行なうことができる。

また、第８の実施形態において、第２の層間絶縁膜８０６にエッチングによりビアホールを形成するためのエッチングストッパーを第１の層間絶縁膜８０２と第２の層間絶縁膜８０６との間に形成してもよいことは言うまでもない。同様に、第３の層間絶縁膜８１０にエッチングによりビアホールを形成するためのエッチングストッパーを第２の層間絶縁膜８０６と第３の層間絶縁膜８１０との間に形成してもよいことは言うまでもない。

また、第８の実施形態において、上層ビア８１３Ａ〜８１３Ｄと上層配線８１４Ａ及び８１４Ｂとをデュアルダマシン法を用いて形成したが、これに代えて、上層ビア８１３Ａ〜８１３Ｄと上層配線８１４Ａ及び８１４Ｂとをそれぞれシングルダマシン法を用いて形成してもよい。

（第９の実施形態）
以下、本発明の第９の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１７（ａ）は、第９の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１７（ｂ）は、図１７（ａ）におけるXVII−XVII線の断面図である。尚、図１７（ａ）においては、一部の構成要素の図示を省略している。以下、まず、本実施形態の製造方法について説明する。

まず、図１７（ａ）及び（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板９０１上に第１の層間絶縁膜９０２を堆積した後、リソグラフィおよびドライエッチングにより第１の層間絶縁膜９０２に下層配線形成用の複数の配線溝を形成する。次に、各配線溝を含む第１の層間絶縁膜９０２の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層９０３及び例えばＣｕ膜等の配線材料膜９０４をめっき法により堆積した後、各配線溝の外側のバリアメタル層９０３及び配線材料膜９０４をＣＭＰにより除去することによって下層配線９０５Ａ、９０５Ｂ及び９０５Ｃを形成する。

次に、下層配線９０５Ａ〜９０５Ｃの上並びに第１の層間絶縁膜９０２の上に第２の層間絶縁膜９０６を堆積した後、リソグラフィ及びドライエッチングにより第２の層間絶縁膜９０６に、下層配線９０５Ａ〜９０５Ｃに達する複数のビアホール、及びヒーター（発熱体）となる配線形成用の配線溝を形成する。次に、各ビアホール及び配線溝を含む第２の層間絶縁膜９０６の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層９０７及び例えばＣｕ膜等の配線材料膜９０８をめっき法により堆積した後、ビアホール及び配線溝の外側のバリアメタル層９０７及び配線材料膜９０８をＣＭＰにより除去する。これにより、下層配線９０５Ａと接続する下層ビア９０９Ａ、下層配線９０５Ｂと接続する下層ビア９０９Ｂ、下層配線９０５Ｃと接続する下層ビア９０９Ｃ及び９０９Ｄ、並びに下層ビア９０９Ａ〜９０９Ｄの近傍に位置するヒーター配線９１０が形成される。ここで、ヒーター配線９１０は例えばデザインルール上の最小配線幅を持つ。

次に、下層ビア９０９Ａ〜９０９Ｄの上、ヒーター配線９１０の上及び第２の層間絶縁膜９０６の上に第３の層間絶縁膜９１１を堆積した後、リソグラフィ及びドライエッチングにより第３の層間絶縁膜９１１に、下層ビア９０９Ａ〜９０９Ｄに達する複数のデュアルダマシン溝、具体的には複数のビアホール及び上層配線形成用の複数の配線溝を形成する。ここで、本実施形態の特徴として、各ビアホールの底面の一部分が下層ビア９０９Ａ〜９０９Ｄの外側に位置するように、言い換えると、各ビアホールが下層ビア９０９Ａ〜９０９Ｄを踏み外さない範囲で各ビアホールが下層ビア９０９Ａ〜９０９Ｄからずれるように各ビアホールを形成する。次に、各デュアルダマシン溝を含む第３の層間絶縁膜９１１の上に、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層９１２及び例えばＣｕ膜等の配線材料膜９１３をめっき法により堆積した後、各デュアルダマシン溝の外側のバリアメタル層９１２及び配線材料膜９１３をＣＭＰにより除去する。これにより、下層ビア９０９Ａと接続する上層ビア９１４Ａ、下層ビア９０９Ｂと接続する上層ビア９１４Ｂ、下層ビア９０９Ｃと接続する上層ビア９１４Ｃ、及び下層ビア９０９Ｄと接続する上層ビア９１４Ｄが形成されると共に、上層ビア９１４Ａ及び９１４Ｃと接続する上層配線９１５Ａ、並びに上層ビア９１４Ｂ及び９１４Ｄと接続する上層配線９１５Ｂが形成される。その後、上層配線９１５Ａ及び９１５Ｂのそれぞれの上並びに第３の層間絶縁膜９１１の上に絶縁膜９１６を形成することによって、図１７（ａ）及び（ｂ）に示す第９の実施形態に係る半導体装置が得られる。ここで、本実施形態の特徴として、図１７（ａ）及び（ｂ）に示すように、各上層ビア９１４Ａ〜９１４Ｄの下面の一部分は各下層ビア９０９Ａ〜９０９Ｄの外側に位置すると共に、各上層ビア９１４Ａ〜９１４Ｄの各下層ビア９０９Ａ〜９０９Ｄに対するズレ方向は互いに異なる。具体的には、上層ビア９１４Ａの下層ビア９０９Ａに対するズレ方向と上層ビア９１４Ｂの下層ビア９０９Ｂに対するズレ方向と上層ビア９１４Ｃの下層ビア９０９Ｃに対するズレ方向と上層ビア９１４Ｄの下層ビア９０９Ｄに対するズレ方向とは互いに異なる。尚、図１７（ａ）においては、絶縁膜９１６等の図示を省略している。

第９の実施形態においては、下層配線９０５Ａ〜９０５Ｃと上層配線９１５Ａ及び９１５Ｂと当該両配線を接続する下層ビア９０９Ａ〜９０９Ｄ及び上層ビア９１４Ａ〜９１４Ｄとからヒューズ素子が構成される。また、必要に応じて、下層配線９０５Ａ〜９０５Ｃ又は上層配線９１５Ａ及び９１５Ｂから下層ビア９０９Ａ〜９０９Ｄ及び上層ビア９１４Ａ〜９１４Ｄに例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションにより、これらの複数のビアのうち少なくとも１つのビアの溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

図９は、ヒューズ素子を構成するビアの切断時の温度をパラメータとして、当該ビアの切断に要する時間と当該ビアの切断率との関係を示した図である。尚、ビア切断時におけるビアに流す電流は、いずれの温度においても１．５ｍＡである。

図９に示すように、ビアつまりヒューズ素子周辺の温度を上げることによって、ビアをより効率的に且つ確実に切断することができる。

以上のように、第９の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第９の実施形態によると、上層ビア９１４Ａ〜９１４Ｄのそれぞれの下面の一部分が下層ビア９０９Ａ〜９０９Ｄのそれぞれの外側に位置するように上層ビア９１４Ａ〜９１４Ｄを形成するため、上層ビア９１４Ａ〜９１４Ｄと下層ビア９０９Ａ〜９０９Ｄとの接触面積が減少するので、各ビアの切断を確実に行なうことができる。

また、第９の実施形態によると、各上層ビア９１４Ａ〜９１４Ｄの各下層ビア９０９Ａ〜９０９Ｄに対するズレ方向は互いに異なる。このため、製造工程における各下層ビア９０９Ａ〜９０９Ｄと各上層ビア９１４Ａ〜９１４Ｄとの合わせズレに起因して全ての上層ビアが下層ビア９０９Ａ〜９０９Ｄと接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、上層ビア９１４Ａ〜９１４Ｄと下層ビア９０９Ａ〜９０９Ｄとの接触面積を減少させて、これらの複数のビアのうち少なくとも１つのビアの切断つまりヒューズ素子の切断を確実に行なうことができる。

また、第９の実施形態によると、下層ビア９０９Ａ〜９０９Ｄつまりヒューズ素子の近傍に下層ビア９０９Ａ〜９０９Ｄ及び上層ビア９１４Ａ〜９１４Ｄを加熱するヒーター配線９１０を設けるため、ヒーター配線９１０を用いて、各ビアの切断時における各ビアの周辺の温度を上げることができるので、効率的に各ビアを切断することができる。また、上層ビア９１４Ａ〜９１４Ｄの下面の一部分が下層ビア９０９Ａ〜９０９Ｄの外側に位置するように下層ビア９０９Ａ〜９０９Ｄと上層ビア９１４Ａ〜９１４Ｄとが接続されている箇所の近傍にヒーター配線９１０が設けられているため、より効率的に各ビアを切断することができる。さらに、ヒーター配線９１０がデザインルール上の最小配線幅を持つため、ヒーター配線９１０の発熱効率が高くなる。

尚、第９の実施形態において、図示は省略しているが、半導体基板９０１上に複数個のヒューズ素子を互いに隣接するように配置してもよい。この場合、各ヒューズ素子の間にヒーター配線を配置してもよい。但し、ヒューズ素子を構成するビアを効率的に加熱するためには、ビアとヒーター配線との間の距離はデザインルール上の最小配線間隔であることが好ましい。

また、第９の実施形態において、ヒーター配線９１０は、下層ビア９０９Ａ〜９０９Ｄ及び上層ビア９１４Ａ〜９１４Ｄの半周以上を取り囲むように設けられていることが好ましい。このようにすると、下層ビア９０９Ａ〜９０９Ｄ及び上層ビア９１４Ａ〜９１４Ｄを確実に加熱することができる。

また、第９の実施形態において、下層ビア９０９Ａ〜９０９Ｄが設けられた第２の層間絶縁膜９０６にヒーター配線９１０を形成したが、これに代えて、又はこれに加えて、上層ビア９１４Ａ〜９１４Ｄ及び上層配線９１５Ａ及び９１５Ｂが設けられた第３の層間絶縁膜９１１、又は下層配線９０５Ａ〜９０５Ｃが設けられた第１の層間絶縁膜９０２にヒーター配線を形成してもよい。

また、第９の実施形態において、上層ビア９１４Ａ〜９１４Ｄ又は下層ビア９０９Ａ〜９０９Ｄをより短時間で切断するためには、上層ビア９１４Ａ〜９１４Ｄと下層ビア９０９Ａ〜９０９Ｄとの接触面積は小さいほど好ましい。特に、下層ビア９０９Ａ〜９０９Ｄに対する上層ビア９１４Ａ〜９１４Ｄのずれ量の平均値が上層ビア９１４Ａ〜９１４Ｄの直径の平均値（又は下層ビア９０９Ａ〜９０９Ｄの直径の平均値）の５％以上の場合に前述の効果が確実に得られる（図４参照）。しかしながら、製造工程における下層ビア９０９Ａ〜９０９Ｄと上層ビア９１４Ａ〜９１４Ｄとの重ねあわせ精度を考慮して、下層ビア９０９Ａ〜９０９Ｄと上層ビア９１４Ａ〜９１４Ｄとが接続されない事態を確実に回避するためには、下層ビア９０９Ａ〜９０９Ｄに対する上層ビア９１４Ａ〜９１４Ｄのずれ量の平均値を、上層ビア９１４Ａ〜９１４Ｄの直径の平均値（又は下層ビア９０９Ａ〜９０９Ｄの直径の平均値）の約３０％以下に抑制することが望ましい。

また、第９の実施形態において、下層ビア９０９Ａ〜９０９Ｄの下面の一部分が下層配線９０５Ａ〜９０５Ｃの外側に位置していてもよいし、これに代えて、又はこれに加えて、上層ビア９１４Ａ〜９１４Ｄの上面の一部分が上層配線９１５Ａ及び９１５Ｂの外側に位置してもよい。このようにすると、各ビアの切断をより確実に行なうことができる。

また、第９の実施形態において、第２の層間絶縁膜９０６にエッチングによりビアホールを形成するためのエッチングストッパーを第１の層間絶縁膜９０２と第２の層間絶縁膜９０６との間に形成してもよいことは言うまでもない。同様に、第３の層間絶縁膜９１１にエッチングによりビアホールを形成するためのエッチングストッパーを第２の層間絶縁膜９０６と第３の層間絶縁膜９１１との間に形成してもよいことは言うまでもない。

また、第９の実施形態において、上層ビア９１４Ａ〜９１４Ｄと上層配線９１５Ａ及び９１５Ｂとをデュアルダマシン法を用いて形成したが、これに代えて、上層ビア９１４Ａ〜９１４Ｄと上層配線９１５Ａ及び９１５Ｂとをそれぞれシングルダマシン法を用いて形成してもよい。

（第１０の実施形態）
以下、本発明の第１０の実施形態に係る半導体装置について図面を参照しながら説明する。

図１８（ａ）は、第１０の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１８（ｂ）は、図１８（ａ）におけるXVIII −XVIII 線の断面図である。尚、図１８（ａ）においては、一部の構成要素の図示を省略している。

図１８（ａ）及び（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板１００１上に第１の層間絶縁膜１００２が堆積されている。第１の層間絶縁膜１００２には、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層１００３及び例えばＣｕ膜等の配線材料膜１００４が順次埋め込まれてなる下層配線１００５が形成されている。本実施形態の第１の特徴は、下層配線１００５が、複数の歯部分（例えば歯部分１００５ａ及び１００５ｂ）を持つ櫛状の平面形状を有している。

下層配線１００５の上及び第１の層間絶縁膜１００２の上には第２の層間絶縁膜１００６が堆積されている。第２の層間絶縁膜１００６に設けられたデュアルダマシン溝には、下層配線１００５と接続するビア１００９と、ビア１００９と接続する上層配線１０１０とが埋め込まれている。ビア１００９及び上層配線１０１０はそれぞれ、前記デュアルダマシン溝に例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層１００７及び例えばＣｕ膜等の配線材料膜１００８が順次埋め込まれることによって形成されている。本実施形態の第２の特徴は、ビア１００９が、下層配線１００５の複数の歯部分のうち少なくとも隣り合う２本の歯部分（具体的には歯部分１００５ａ及び１００５ｂ）を跨ぐように下層配線１００５上に形成されていることである。

上層配線１０１０の上及び第２の層間絶縁膜１００６の上には絶縁膜１０１１が形成されている。

第１０の実施形態においては、下層配線１００５と上層配線１０１０と当該両配線を接続するビア１００９とからヒューズ素子が構成される。また、必要に応じて、下層配線１００５又は上層配線１０１０からビア１００９に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア１００９の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

以上のように、第１０の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第１０の実施形態によると、ビア１００９が、櫛状の下層配線１００５の複数の歯部分のうち少なくとも隣り合う２本の歯部分（具体的には歯部分１００５ａ及び１００５ｂ）を跨ぐように下層配線１００５上に形成されている。このため、製造工程における下層配線１００５とビア１００９との合わせズレに起因してビア１００９が下層配線１００５と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、下層配線１００５とビア１００９との接触面積を減少させ、それによりビア１００９の切断つまりヒューズ素子の切断を短時間で確実に行なうことができる。

尚、第１０の実施形態において、ビア１００９の平面形状は特に限定されるものではない。図１８（ｃ）は、第１０の実施形態に係る半導体装置に設けられたヒューズ素子の構造のバリエーションを示す平面図である。図１８（ｃ）に示すように、ビア１００９の平面形状において、下層配線１００５の歯部分の並ぶ方向の径が、歯部分の延びる方向の径よりも長くてもよい。尚、図１８（ｃ）において、図１８（ａ）と同一の構成要素には同一の符号を付している。

また、第１０の実施形態において、第２の層間絶縁膜１００６にエッチングによりデュアルダマシン溝を形成するためのエッチングストッパーを第１の層間絶縁膜１００２と第２の層間絶縁膜１００６との間に形成してもよいことは言うまでもない。

また、第１０の実施形態において、ビア１００９と上層配線１０１０とをデュアルダマシン法を用いて形成したが、これに代えて、ビア１００９と上層配線１０１０とをそれぞれシングルダマシン法を用いて形成してもよい。この場合、下層配線１００５の平面形状を櫛状に設定し、ビア１００９が、櫛状の下層配線１００５の複数の歯部分のうち少なくとも隣り合う２本の歯部分を跨ぐようにすることに代えて、又はこれに加えて、上層配線１０１０の平面形状を櫛状に設定し、上層配線１０１０の複数の歯部分のうち少なくとも隣り合う２本の歯部分がビア１００９と重なるようにしてもよい。

（第１１の実施形態）
以下、本発明の第１１の実施形態に係る半導体装置について図面を参照しながら説明する。

図１９（ａ）は、第１１の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１９（ｂ）は、図１９（ａ）におけるXIX −XIX 線の断面図である。尚、図１９（ａ）においては、一部の構成要素の図示を省略している。

図１９（ａ）及び（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板１１０１上に第１の層間絶縁膜１１０２が堆積されている。第１の層間絶縁膜１１０２には、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層１１０３及び例えばＣｕ膜等の配線材料膜１１０４が順次埋め込まれてなる下層配線１１０５が形成されている。本実施形態の第１の特徴は、下層配線１１０５が、複数の歯部分（例えば歯部分１１０５ａ及び１１０５ｂ）を持つ櫛状の平面形状を有している。また、本実施形態の第２の特徴は、下層配線１１０５におけるビア接続領域の近傍に、下層配線１１０５と同様にバリアメタル層１１０３及び配線材料膜１１０４から構成されたヒーター配線１１０６が設けられていることである。ヒーター配線１１０６は例えばデザインルール上の最小配線幅を持つ。

下層配線１１０５及びヒーター配線１１０６のそれぞれの上並びに第１の層間絶縁膜１１０２の上には第２の層間絶縁膜１１０７が堆積されている。第２の層間絶縁膜１１０７に設けられたデュアルダマシン溝には、下層配線１１０５と接続するビア１１１０と、ビア１１１０と接続する上層配線１１１１とが埋め込まれている。ビア１１１０及び上層配線１１１１はそれぞれ、前記デュアルダマシン溝に例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層１１０８及び例えばＣｕ膜等の配線材料膜１１０９が順次埋め込まれることによって形成されている。本実施形態の第３の特徴は、ビア１１１０が、下層配線１１０５の複数の歯部分のうち少なくとも隣り合う２本の歯部分（具体的には歯部分１１０５ａ及び１１０５ｂ）を跨ぐように下層配線１１０５上に形成されていることである。

上層配線１１１１の上及び第２の層間絶縁膜１１０７の上には絶縁膜１１１２が形成されている。

第１１の実施形態においては、下層配線１１０５と上層配線１１１１と当該両配線を接続するビア１１１０とからヒューズ素子が構成される。また、必要に応じて、下層配線１１０５又は上層配線１１１１からビア１１１０に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア１１１０の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

図９は、ヒューズ素子を構成するビアの切断時の温度をパラメータとして、当該ビアの切断に要する時間と当該ビアの切断率との関係を示した図である。尚、ビア切断時におけるビアに流す電流は、いずれの温度においても１．５ｍＡである。

図９に示すように、ビアつまりヒューズ素子周辺の温度を上げることによって、ビアをより効率的に且つ確実に切断することができる。

以上のように、第１１の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第１１の実施形態によると、ビア１１１０が、櫛状の下層配線１１０５の複数の歯部分のうち少なくとも隣り合う２本の歯部分（具体的には歯部分１１０５ａ及び１１０５ｂ）を跨ぐように下層配線１１０５上に形成されている。このため、製造工程における下層配線１１０５とビア１１１０との合わせズレに起因してビア１１１０が下層配線１１０５と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、下層配線１１０５とビア１１１０との接触面積を減少させ、それによりビア１１１０の切断つまりヒューズ素子の切断を短時間で確実に行なうことができる。

また、第１１の実施形態によると、ビア１１１０つまりヒューズ素子の近傍にビア１１１０を加熱するヒーター配線１１０６を設けるため、ヒーター配線１１０６を用いて、ビア１１１０の切断時におけるビア１１１０の周辺の温度を上げることができるので、効率的にビア１１１０を切断することができる。さらに、ヒーター配線１１０６がデザインルール上の最小配線幅を持つため、ヒーター配線１１０６の発熱効率が高くなる。

尚、第１１の実施形態において、ビア１１１０の平面形状は特に限定されるものではない。例えば、ビア１１１０の平面形状において、下層配線１１０５の歯部分の並ぶ方向の径が、歯部分の延びる方向の径よりも長くてもよい。

また、第１１の実施形態において、図示は省略しているが、半導体基板１１０１上に複数個のヒューズ素子を互いに隣接するように配置してもよい。この場合、各ヒューズ素子の間にヒーター配線を配置してもよい。但し、ヒューズ素子を構成するビアを効率的に加熱するためには、ビアとヒーター配線との間の距離はデザインルール上の最小配線間隔であることが好ましい。

また、第１１の実施形態において、ヒーター配線１１０６は、ビア１１１０の半周以上を取り囲むように設けられていることが好ましい。このようにすると、ビア１１１０を確実に加熱することができる。

また、第１１の実施形態において、下層配線１１０５が設けられた第１の層間絶縁膜１１０２にヒーター配線１１０６を形成したが、これに代えて、又はこれに加えて、ビア１１１０又は上層配線１１１１が設けられた第２の層間絶縁膜１１０７にヒーター配線を形成してもよい。

また、第１１の実施形態において、第２の層間絶縁膜１１０７にエッチングによりデュアルダマシン溝を形成するためのエッチングストッパーを第１の層間絶縁膜１１０２と第２の層間絶縁膜１１０７との間に形成してもよいことは言うまでもない。

また、第１１の実施形態において、ビア１１１０と上層配線１１１１とをデュアルダマシン法を用いて形成したが、これに代えて、ビア１１１０と上層配線１１１１とをそれぞれシングルダマシン法を用いて形成してもよい。この場合、下層配線１１０５の平面形状を櫛状に設定し、ビア１１１０が、櫛状の下層配線１１０５の複数の歯部分のうち少なくとも隣り合う２本の歯部分を跨ぐようにすることに代えて、又はこれに加えて、上層配線１１１１の平面形状を櫛状に設定し、上層配線１１１１の複数の歯部分のうち少なくとも隣り合う２本の歯部分がビア１１１０と重なるようにしてもよい。

（第１２の実施形態）
以下、本発明の第１２の実施形態に係る半導体装置について図面を参照しながら説明する。

図２０（ａ）は、第１２の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図２０（ｂ）は、図２０（ａ）におけるXX−XX線の断面図である。尚、図２０（ａ）においては、一部の構成要素の図示を省略している。

図２０（ａ）及び（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板１２０１上に第１の層間絶縁膜１２０２が堆積されている。第１の層間絶縁膜１２０２には、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層１２０３及び例えばＣｕ膜等の配線材料膜１２０４が順次埋め込まれてなる下層配線１２０５が形成されている。本実施形態の第１の特徴は、下層配線１２０５におけるビア接続領域に、ビア寸法（平面形状の寸法）よりも小さい開口部１２０５ａが設けられていることである。

下層配線１２０５の上及び第１の層間絶縁膜１２０２の上には第２の層間絶縁膜１２０６が堆積されている。第２の層間絶縁膜１２０６に設けられたデュアルダマシン溝には、下層配線１２０５と接続するビア１２０９と、ビア１２０９と接続する上層配線１２１０とが埋め込まれている。ビア１２０９及び上層配線１２１０はそれぞれ、前記デュアルダマシン溝に例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層１２０７及び例えばＣｕ膜等の配線材料膜１２０８が順次埋め込まれることによって形成されている。本実施形態の第２の特徴は、下層配線１２０５の開口部１２０５ａよりも大きい寸法を持つビア１２０９が、その平面形状の中心と開口部１２０５ａの中心とが重なるように下層配線１２０５上に形成されていることである。

上層配線１２１０の上及び第２の層間絶縁膜１２０６の上には絶縁膜１２１１が形成されている。

第１２の実施形態においては、下層配線１２０５と上層配線１２１０と当該両配線を接続するビア１２０９とからヒューズ素子が構成される。また、必要に応じて、下層配線１２０５又は上層配線１２１０からビア１２０９に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア１２０９の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

ところで、本実施形態において、下層配線１２０５に例えば円形状の開口部１２０５ａが設けられており、当該開口部１２０５ａの半径をｒとすると、開口部１２０５ａの面積Ｓｉは次式（２）のように表される。

Ｓｉ＝π・ｒ・ｒ ・・・ （２）
また、ビア１２０９の底部が例えば円形状の平面形状を有し、当該ビア底部の半径が下層配線１２０５の開口部１２０５ａの半径ｒよりもａ大きいとすると、ビア１２０９の底面積Ｓｖは次式（３）のように表される。

Ｓｖ＝π・（ｒ＋ａ）・（ｒ＋ａ） ・・・ （３）
従って、ビア１２０９の底部の中心と下層配線１２０５の開口部１２０５ａの中心とが重なる場合、ビア１２０９と下層配線１２０５との接触面積Ｓは次式（４）のように表される。

Ｓ＝Ｓｖ−Ｓｉ＝π・ａ・（２ｒ＋ａ） ・・・ （４）
すなわち、Ｓｉ＞０であれば、必ずＳｖ＞Ｓとなり、ビア１２０９と下層配線１２０５との接触面積Ｓをビア１２０９の底面積Ｓｖよりも小さくできるので、ビア１２０９をより短時間で切断できる。また、Ｓｖ＞Ｓｉであれば、ビア１２０９と下層配線１２０５とが接続されない事態は起こらない。

以上のように、第１２の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第１２の実施形態によると、下層配線１２０５に設けられた開口部１２０５ａよりも大きいビア１２０９が、その平面形状の中心と開口部１２０５ａの中心とが重なるように下層配線１２０５上に形成されている。このため、製造工程における下層配線１２０５とビア１２０９との合わせズレに起因してビア１２０９が下層配線１２０５と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、下層配線１２０５とビア１２０９との接触面積を減少させ、それによってビア１２０９の切断つまりヒューズ素子の切断を短時間で確実に行なうことができる。

尚、第１２の実施形態において、ビア１２０９の平面形状は、下層配線１２０５に設けられた開口部１２０５ａよりも大きければ、特に限定されるものではない。

また、第１２の実施形態において、第２の層間絶縁膜１２０６にエッチングによりデュアルダマシン溝を形成するためのエッチングストッパーを第１の層間絶縁膜１２０２と第２の層間絶縁膜１２０６との間に形成してもよいことは言うまでもない。

また、第１２の実施形態において、ビア１２０９と上層配線１２１０とをデュアルダマシン法を用いて形成したが、これに代えて、ビア１２０９と上層配線１２１０とをそれぞれシングルダマシン法を用いて形成してもよい。この場合、下層配線１２０５に、ビア１２０９の平面形状よりも小さい開口部１２０５ａを設け、ビア１２０９を、その平面形状の中心と開口部１２０５ａの中心とが重なるように下層配線１２０５上に形成することに代えて、又はこれに加えて、上層配線１２１０に、ビア１２０９の平面形状よりも小さい開口部を設けると共に、上層配線１２１０を、その開口部とビア１２０９の中心とが重なるようにビア１２０９上に形成してもよい。

（第１３の実施形態）
以下、本発明の第１３の実施形態に係る半導体装置について図面を参照しながら説明する。

図２１（ａ）は、第１３の実施形態に係る半導体装置（具体的には半導体集積回路装置）に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図２１（ｂ）は、図２１（ａ）におけるXXI −XXI 線の断面図である。尚、図２１（ａ）においては、一部の構成要素の図示を省略している。

図２１（ａ）及び（ｂ）に示すように、フロントエンド工程においてトランジスタ等の素子が形成されている半導体基板１３０１上に第１の層間絶縁膜１３０２が堆積されている。第１の層間絶縁膜１３０２には、例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層１３０３及び例えばＣｕ膜等の配線材料膜１３０４が順次埋め込まれてなる下層配線１３０５が形成されている。本実施形態の第１の特徴は、下層配線１３０５におけるビア接続領域に、ビア寸法（平面形状の寸法）よりも小さい開口部１３０５ａが設けられていることである。また、本実施形態の第２の特徴は、下層配線１３０５におけるビア接続領域の近傍に、下層配線１３０５と同様にバリアメタル層１３０３及び配線材料膜１３０４から構成されたヒーター配線１３０６が設けられていることである。ヒーター配線１３０６は例えばデザインルール上の最小配線幅を持つ。

下層配線１３０５及びヒーター配線１３０６のそれぞれの上並びに第１の層間絶縁膜１３０２の上には第２の層間絶縁膜１３０７が堆積されている。第２の層間絶縁膜１３０７に設けられたデュアルダマシン溝には、下層配線１３０５と接続するビア１３１０と、ビア１３１０と接続する上層配線１３１１とが埋め込まれている。ビア１３１０及び上層配線１３１１はそれぞれ、前記デュアルダマシン溝に例えばＴａＮ膜又はそれとＴａ膜との積層膜からなるバリアメタル層１３０８及び例えばＣｕ膜等の配線材料膜１３０９が順次埋め込まれることにより形成されている。本実施形態の第３の特徴は、下層配線１３０５の開口部１３０５ａよりも大きい寸法を持つビア１３１０が、その平面形状の中心と開口部１３０５ａの中心とが重なるように下層配線１３０５上に形成されていることである。

上層配線１３１１の上及び第２の層間絶縁膜１３０７の上には絶縁膜１３１２が形成されている。

第１３の実施形態においては、下層配線１３０５と上層配線１３１１と当該両配線を接続するビア１３１０とからヒューズ素子が構成される。また、必要に応じて、下層配線１３０５又は上層配線１３１１からビア１３１０に例えば１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションによりビア１３１０の溶断つまりヒューズ素子の切断を行なう。このとき、エレクトロマイグレーションが起こりやすくなるように例えば１２５℃以上の温度でヒューズ素子の切断を行なってもよい。

図９は、ヒューズ素子を構成するビアの切断時の温度をパラメータとして、当該ビアの切断に要する時間と当該ビアの切断率との関係を示した図である。尚、ビア切断時におけるビアに流す電流は、いずれの温度においても１．５ｍＡである。

図９に示すように、ビアつまりヒューズ素子周辺の温度を上げることによって、ビアをより効率的に且つ確実に切断することができる。

ところで、本実施形態において、下層配線１３０５に例えば円形状の開口部１３０５ａが設けられており、当該開口部１３０５ａの半径をｒとすると、開口部１３０５ａの面積Ｓｉは次式（２）のように表される。

Ｓｉ＝π・ｒ・ｒ ・・・ （２）
また、ビア１３１０の底部が例えば円形状の平面形状を有し、当該ビア底部の半径が下層配線１３０５の開口部１３０５ａの半径ｒよりもａ大きいとすると、ビア１３１０の底面積Ｓｖは次式（３）のように表される。

Ｓｖ＝π・（ｒ＋ａ）・（ｒ＋ａ） ・・・ （３）
従って、ビア１３１０の底部の中心と下層配線１３０５の開口部１３０５ａの中心とが重なる場合、ビア１３１０と下層配線１３０５との接触面積Ｓは次式（４）のように表される。

Ｓ＝Ｓｖ−Ｓｉ＝π・ａ・（２ｒ＋ａ） ・・・ （４）
すなわち、Ｓｉ＞０であれば、必ずＳｖ＞Ｓとなり、ビア１３１０と下層配線１３０５との接触面積Ｓをビア１３１０の底面積Ｓｖよりも小さくできるので、ビア１３１０をより短時間で切断できる。また、Ｓｖ＞Ｓｉであれば、ビア１３１０と下層配線１３０５とが接続されない事態は起こらない。

以上のように、第１３の実施形態によると、従来の平面的な構造（溶断部となる配線の両端にそれぞれ他の配線が接続されている構造）に代えて、立体的な構造を持つヒューズ素子を用いるため、個々のヒューズ素子の平面的な占有面積を縮小することができるので、ヒューズ素子を高密度に集積することができる。

また、第１３の実施形態によると、下層配線１３０５に設けられた開口部１３０５ａよりも大きいビア１３１０が、その平面形状の中心と開口部１３０５ａの中心とが重なるように下層配線１３０５上に形成されている。このため、製造工程における下層配線１３０５とビア１３１０との合わせズレに起因してビア１３１０が下層配線１３０５と接続されなくなる事態を回避しながら、言い換えると、ヒューズ素子の信頼性の低下を防止しながら、下層配線１３０５とビア１３１０との接触面積を減少させ、それによってビア１３１０の切断つまりヒューズ素子の切断を確実に行なうことができる。

また、第１３の実施形態によると、ビア１３１０つまりヒューズ素子の近傍にビア１３１０を加熱するヒーター配線１３０６を設けるため、ヒーター配線１３０６を用いて、ビア１３１０の切断時におけるビア１３１０の周辺の温度を上げることができるので、効率的にビア１３１０を切断することができる。さらに、ヒーター配線１３０６がデザインルール上の最小配線幅を持つため、ヒーター配線１３０６の発熱効率が高くなる。

尚、第１３の実施形態において、ビア１３１０の平面形状は、下層配線１３０５に設けられた開口部１３０５ａよりも大きければ、特に限定されるものではない。

また、第１３の実施形態において、図示は省略しているが、半導体基板１３０１上に複数個のヒューズ素子を互いに隣接するように配置してもよい。この場合、各ヒューズ素子の間にヒーター配線を配置してもよい。但し、ヒューズ素子を構成するビアを効率的に加熱するためには、ビアとヒーター配線との間の距離はデザインルール上の最小配線間隔であることが好ましい。

また、第１３の実施形態において、ヒーター配線１３０６は、ビア１３１０の半周以上を取り囲むように設けられていることが好ましい。このようにすると、ビア１３１０を確実に加熱することができる。

また、第１３の実施形態において、下層配線１３０５が設けられた第１の層間絶縁膜１３０２にヒーター配線１３０６を形成したが、これに代えて、又はこれに加えて、ビア１３１０又は上層配線１３１１が設けられた第２の層間絶縁膜１３０７にヒーター配線を形成してもよい。

また、第１３の実施形態において、第２の層間絶縁膜１３０７にエッチングによりデュアルダマシン溝を形成するためのエッチングストッパーを第１の層間絶縁膜１３０２と第２の層間絶縁膜１３０７との間に形成してもよいことは言うまでもない。

また、第１３の実施形態において、ビア１３１０と上層配線１３１１とをデュアルダマシン法を用いて形成したが、これに代えて、ビア１３１０と上層配線１３１１とをそれぞれシングルダマシン法を用いて形成してもよい。この場合、下層配線１３０５に、ビア１３１０の平面形状よりも小さい開口部１３０５ａを設け、ビア１３１０を、その平面形状の中心と開口部１３０５ａの中心とが重なるように下層配線１３０５上に形成することに代えて、又はこれに加えて、上層配線１３１１に、ビア１３１０の平面形状よりも小さい開口部を設けると共に、上層配線１３１１を、その開口部とビア１３１０の中心とが重なるようにビア１３１０上に形成してもよい。

以上に説明したように、本発明は、半導体装置及びその製造方法に関し、半導体集積回路内等でトリミングや冗長回路に用いられるヒューズ素子を備えた半導体装置及びその製造方法に適用した場合、ヒューズ素子を高密度に集積できると共にヒューズ素子の切断を確実に行なえるという効果が得られ、非常に有用である。

図１（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２（ａ）は本発明の第２の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図２（ｂ）は図２（ａ）におけるII−II線の断面図である。 図３（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図４は、ビアと下層配線との接触面積と、ビアの切断所要時間との関係を本願発明者らが調べた結果を示す図である。 図５（ａ）は本発明の第２の実施形態の第１変形例に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図５（ｂ）は図５（ａ）におけるＶ−Ｖ線の断面図である。 図６（ａ）は本発明の第２の実施形態の第２変形例に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図６（ｂ）は図６（ａ）におけるVI−VI線の断面図である。 図７（ａ）は本発明の第３の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図７（ｂ）は図７（ａ）におけるVII −VII 線の断面図である。 図８（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図９は、ヒューズ素子を構成するビアの切断時の温度をパラメータとして、当該ビアの切断に要する時間と当該ビアの切断率との関係を本願発明者らが調べた結果を示す図である。 図１０（ａ）は本発明の第４の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１０（ｂ）は図１０（ａ）におけるＸ−Ｘ線の断面図である。 図１１（ａ）〜（ｅ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１２（ａ）は本発明の第５の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１２（ｂ）は図１２（ａ）におけるXII −XII 線の断面図である。 図１３（ａ）〜（ｅ）は本発明の第５の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１４（ａ）は本発明の第６の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１４（ｂ）は図１４（ａ）におけるXIV −XIV 線の断面図である。 図１５（ａ）は本発明の第７の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１５（ｂ）は図１５（ａ）におけるXV−XV線の断面図である。 図１６（ａ）は本発明の第８の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１６（ｂ）は図１６（ａ）におけるXVI −XVI 線の断面図である。 図１７（ａ）は本発明の第９の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１７（ｂ）は図１７（ａ）におけるXVII−XVII線の断面図である。 図１８（ａ）は本発明の第１０の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１８（ｂ）は図１８（ａ）におけるXVIII −XVIII 線の断面図であり、図１８（ｃ）は本発明の第１０の実施形態に係る半導体装置に設けられたヒューズ素子の構造のバリエーションを示す平面図である。 図１９（ａ）は本発明の第１１の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図１９（ｂ）は図１９（ａ）におけるXIX −XIX 線の断面図である。 図２０（ａ）は本発明の第１２の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図２０（ｂ）は図２０（ａ）におけるXX−XX線の断面図である。 図２１（ａ）は本発明の第１３の実施形態に係る半導体装置に設けられたヒューズ素子及びその周辺部の構造を示す平面図であり、図２１（ｂ）は図２１（ａ）におけるXXI −XXI 線の断面図である。 図２２は従来の半導体装置の断面図である。 図２３（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。

符号の説明

１０１、２０１、２２１、２４１、３０１、４０１、５０１、６０１、７０１、８０１、９０１、１００１、１１０１、１２０１、１３０１ 半導体基板
１０２、２０２、２２２、２４２、３０２、４０２、５０２、６０２、７０２、８０２、９０２、１００２、１１０２、１２０２、１３０２ 第１の層間絶縁膜
１０３、１０７、１１１、２０３、２０７、２２３、２２７、２３１、２４３、２４７、２５１、３０３、３０８、４０３、４０７、４１１、５０３、５０７、５１２、６０３、６０７、７０３、７０８、８０３、８０７、８１１、９０３、９０７、９１２、１００３、１００７、１１０３、１１０８、１２０３、１２０７、１３０３、１３０８ バリアメタル層
１０４、１０８、１１２、２０４、２０８、２２４、２２８、２３２、２４４、２４８、２５２、３０４、３０９、４０４、４０８、４１２、５０４、５０８、５１３、６０４、６０８、７０４、７０９、８０４、８０８、８１２、９０４、９０８、９１３、１００４、１００８、１１０４、１１０９、１２０４、１２０８、１３０４、１３０９ 配線材料膜
１０５、２０５、２２５、２４５、３０５、４０５、５０５、６０５Ａ〜６０５Ｃ、７０５Ａ〜７０５Ｃ、８０５Ａ〜８０５Ｃ、９０５Ａ〜９０５Ｃ、１００５、１１０５、１２０５、１３０５ 下層配線
１０６、２０６、２２６、２４６、３０７、４０６、５０６、６０６、７０７、８０６、９０６、１００６、１１０７、１２０６、１３０７ 第２の層間絶縁膜
１０９、２０９、２２９、２４９、３１０、６０９Ａ〜６０９Ｄ、７１０Ａ〜７１０Ｄ、１００９、１１１０、１２０９、１３１０ ビア
１１０、２３０、２５０、４１０、５１１、９１１ 第３の層間絶縁膜
１１３、２１０、２３３、２５３、３１１、４１４、５１５、６１０Ａ、６１０Ｂ、７１１Ａ、７１１Ｂ、８１４Ａ、８１４Ｂ、９１５Ａ、９１５Ｂ、１０１０、１１１１、１２１０、１３１１ 上層配線
１１４、２１１、２３４、２５４、３１２、４１５、５１６、６１１、７１２、８１５、９１６、１０１１、１１１２、１２１１、１３１２ 絶縁膜
２０２ａ、２０６ｂ、３０２ａ、３０２ｂ、３０７ｂ、４１０ｂ、５０６ｂ、５１１ｂ 配線溝
２０６ａ、３０７ａ、４０６ａ、４１０ａ、５０６ａ、５１１ａ ビアホール
３０６、５１０、７０６、９１０、１１０６、１３０６ ヒーター配線
４０９、５０９、８０９Ａ〜８０９Ｄ、９０９Ａ〜９０９Ｄ 下層ビア
４１３、５１４、８１３Ａ〜８１３Ｄ、９１４Ａ〜９１４Ｄ 上層ビア
１００５ａ、１００５ｂ、１１０５ａ、１１０５ｂ 下層配線の歯部分
１２０５ａ、１３０５ａ 下層配線の開口部

Claims (46)

1. 第１の配線と、前記第１の配線の上方に絶縁膜を挟んで形成された第２の配線と、前記第１の配線と前記第２の配線とを接続するように前記絶縁膜中に形成された第１のビアとからなるヒューズ素子を備えていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１のビアの主要部は、前記第１の配線及び前記第２の配線のそれぞれの主要部と比べてエレクトロマイグレーションを起こしやすい材料から構成されていることを特徴とする半導体装置。
3. 請求項２に記載の半導体装置において、
   前記第１の配線及び前記第２の配線のそれぞれの主要部はＣｕから構成され、
   前記第１のビアの主要部はＡｌから構成されていることを特徴とする半導体装置。
4. 請求項１〜３のいずれか１項に記載の半導体装置において、
   前記第１のビアの下面の一部分が前記第１の配線の外側に位置していることを特徴とする半導体装置。
5. 請求項４に記載の半導体装置において、
   前記第１の配線に対する前記第１のビアのずれ量は前記第１のビアの直径の５％以上で且つ３５％以下であることを特徴とする半導体装置。
6. 請求項１〜５のいずれか１項に記載の半導体装置において、
   前記第１のビアの上面の一部分が前記第２の配線の外側に位置していることを特徴とする半導体装置。
7. 請求項６に記載の半導体装置において、
   前記第２の配線に対する前記第１のビアのずれ量は前記第１のビアの直径の５％以上で且つ３５％以下であることを特徴とする半導体装置。
8. 請求項１〜５のいずれか１項に記載の半導体装置において、
   前記第１のビアと前記第２の配線とはデュアルダマシン構造を構成していることを特徴とする半導体装置。
9. 請求項１〜８のいずれか１項に記載の半導体装置において、
   前記第１のビアの近傍に設けられ且つ前記第１のビアを加熱するヒーター配線をさらに備えていることを特徴とする半導体装置。
10. 請求項９に記載の半導体装置において、
    前記ヒーター配線はデザインルール上の最小配線幅を持つことを特徴とする半導体装置。
11. 請求項９又は１０に記載の半導体装置において、
    前記ヒーター配線は前記第１のビアの半周以上を取り囲むことを特徴とする半導体装置。
12. 請求項１〜１１のいずれか１項に記載の半導体装置において、
    前記第１のビアは第１の下層ビアと第１の上層ビアとから構成されていることを特徴とする半導体装置。
13. 請求項１２に記載の半導体装置において、
    前記第１の上層ビアの下面の一部分が前記第１の下層ビアの外側に位置していることを特徴とする半導体装置。
14. 請求項１３に記載の半導体装置において、
    前記第１の下層ビアに対する前記第１の上層ビアのずれ量は前記第１の下層ビア又は前記第１の上層ビアの直径の５％以上で且つ３５％以下であることを特徴とする半導体装置。
15. 請求項１〜１４のいずれか１項に記載の半導体装置において、
    前記ヒューズ素子は、
    前記第１の配線と同じ配線層に設けられた第３の配線と、
    前記第３の配線と前記第２の配線とを接続するように前記絶縁膜中に形成された第２のビアとをさらに備えていることを特徴とする半導体装置。
16. 請求項１５に記載の半導体装置において、
    前記第１のビアの下面の一部分が前記第１の配線の外側に位置すると共に前記第２のビアの下面の一部分が前記第３の配線の外側に位置し、
    前記第１のビアの前記第１の配線に対するズレ方向と、前記第２のビアの前記第３の配線に対するズレ方向とが異なることを特徴とする半導体装置。
17. 請求項１６に記載の半導体装置において、
    前記第１の配線に対する前記第１のビアのずれ量と前記第３の配線に対する前記第２のビアのずれ量との平均値は、前記第１のビアの直径と前記第２のビアの直径との平均値の５％以上で且つ３０％以下であることを特徴とする半導体装置。
18. 請求項１５に記載の半導体装置において、
    前記第１のビアは第１の下層ビアと第１の上層ビアとから構成されていると共に前記第２のビアは第２の下層ビアと第２の上層ビアとから構成されていることを特徴とする半導体装置。
19. 請求項１８に記載の半導体装置において、
    前記第１の上層ビアの下面の一部分が前記第１の下層ビアの外側に位置していると共に前記第２の上層ビアの下面の一部分が前記第２の下層ビアの外側に位置し、
    前記第１の上層ビアの前記第１の下層ビアに対するズレ方向と、前記第２の上層ビアの前記第２の下層ビアに対するズレ方向とが異なることを特徴とする半導体装置。
20. 請求項１９に記載の半導体装置において、
    前記第１の下層ビアに対する前記第１の上層ビアのずれ量と前記第２の下層ビアに対する前記第２の上層ビアのずれ量との平均値は、前記第１の上層ビアの直径と前記第２の上層ビアの直径との平均値の５％以上で且つ３０％以下であることを特徴とする半導体装置。
21. 請求項１〜２０のいずれか１項に記載の半導体装置において、
    前記ヒューズ素子は、
    前記第２の配線と同じ配線層に設けられた第４の配線と、
    前記第４の配線と前記第１の配線とを接続するように前記絶縁膜中に形成された第３のビアとをさらに備えていることを特徴とする半導体装置。
22. 請求項２１に記載の半導体装置において、
    前記第１のビアの上面の一部分が前記第２の配線の外側に位置すると共に前記第３のビアの上面の一部分が前記第４の配線の外側に位置し、
    前記第１のビアの前記第２の配線に対するズレ方向と、前記第３のビアの前記第４の配線に対するズレ方向とが異なることを特徴とする半導体装置。
23. 請求項２２に記載の半導体装置において、
    前記第２の配線に対する前記第１のビアのずれ量と前記第４の配線に対する前記第３のビアのずれ量との平均値は、前記第１のビアの直径と前記第３のビアの直径との平均値の５％以上で且つ３０％以下であることを特徴とする半導体装置。
24. 請求項２１に記載の半導体装置において、
    前記第１のビアは第１の下層ビアと第１の上層ビアとから構成されていると共に前記第３のビアは第３の下層ビアと第３の上層ビアとから構成されていることを特徴とする半導体装置。
25. 請求項２４に記載の半導体装置において、
    前記第１の上層ビアの下面の一部分が前記第１の下層ビアの外側に位置していると共に前記第３の上層ビアの下面の一部分が前記第３の下層ビアの外側に位置し、
    前記第１の上層ビアの前記第１の下層ビアに対するズレ方向と、前記第３の上層ビアの前記第３の下層ビアに対するズレ方向とが異なることを特徴とする半導体装置。
26. 請求項２５に記載の半導体装置において、
    前記第１の下層ビアに対する前記第１の上層ビアのずれ量と前記第３の下層ビアに対する前記第３の上層ビアのずれ量との平均値は、前記第１の上層ビアの直径と前記第３の上層ビアの直径との平均値の５％以上で且つ３０％以下であることを特徴とする半導体装置。
27. 請求項１に記載の半導体装置において、
    前記第１の配線は、複数の歯部分を持つ櫛状の平面形状を有し、
    前記第１のビアは、前記複数の歯部分のうち少なくとも隣り合う２本の歯部分を跨ぐように前記第１の配線上に形成されていることを特徴とする半導体装置。
28. 請求項１に記載の半導体装置において、
    前記第１の配線は、前記第１のビアの平面形状よりも小さい開口部を有し、
    前記第１のビアは、その平面形状の中心と前記開口部の中心とが重なるように前記第１の配線上に形成されていることを特徴とする半導体装置。
29. 請求項１〜３のいずれか１項に記載の半導体装置の製造方法であって、
    基板上に前記第１の配線を形成する工程（ａ）と、
    前記第１の配線の上及び前記基板の上に前記絶縁膜を形成する工程（ｂ）と、
    前記絶縁膜に、前記第１の配線と接続する前記第１のビアを形成する工程（ｃ）と、
    前記第１のビアの上及び前記絶縁膜の上に、前記第１のビアと接続する前記第２の配線を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
30. 請求項２９に記載の半導体装置の製造方法において、
    前記工程（ｃ）において、前記第１のビアの下面の一部分が前記第１の配線の外側に位置するように前記第１のビアを形成することを特徴とする半導体装置の製造方法。
31. 請求項２９又は３０に記載の半導体装置の製造方法において、
    前記工程（ｄ）において、前記第１のビアの上面の一部分が前記第２の配線の外側に位置するように前記第２の配線を形成することを特徴とする半導体装置の製造方法。
32. 請求項２９〜３１のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のビアと前記第２の配線とをデュアルダマシン法により形成することを特徴とする半導体装置の製造方法。
33. 請求項２９〜３２のいずれか１項に記載の半導体装置の製造方法において、
    前記基板上における前記第１のビアの近傍に、前記第１のビアを加熱するヒーター配線を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
34. 請求項２９〜３３のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｃ）は、前記第１の配線と接続する第１の下層ビアを形成する工程と、前記第１の下層ビアと接続する第１の上層ビアを形成する工程とを含むことを特徴とする半導体装置の製造方法。
35. 請求項３４に記載の半導体装置の製造方法において、
    前記第１の上層ビアの下面の一部分は前記第１の下層ビアの外側に位置することを特徴とする半導体装置の製造方法。
36. 請求項２９〜３５のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ａ）において、前記第１の配線と同じ配線層に第３の配線を形成し、
    前記工程（ｃ）において、前記絶縁膜に、前記第３の配線と接続する第２のビアを形成し、
    前記工程（ｄ）において、前記第２の配線を前記第２のビアとも接続するように形成することを特徴とする半導体装置の製造方法。
37. 請求項３６に記載の半導体装置の製造方法において、
    前記工程（ｃ）において、前記第１のビアの下面の一部分が前記第１の配線の外側に位置するように前記第１のビアを形成すると共に、前記第２のビアの下面の一部分が前記第３の配線の外側に位置するように前記第２のビアを形成し、
    前記第１のビアの前記第１の配線に対するズレ方向と、前記第２のビアの前記第３の配線に対するズレ方向とが異なることを特徴とする半導体装置の製造方法。
38. 請求項３６に記載の半導体装置の製造方法において、
    前記工程（ｃ）は、前記第１の配線と接続する第１の下層ビアを形成する工程と、前記第１の下層ビアと接続する第１の上層ビアを形成する工程と、前記第３の配線と接続する第２の下層ビアを形成する工程と、前記第２の下層ビアと接続する第２の上層ビアを形成する工程とを含むことを特徴とする半導体装置の製造方法。
39. 請求項３８に記載の半導体装置の製造方法において、
    前記第１の上層ビアの下面の一部分は前記第１の下層ビアの外側に位置し、
    前記第２の上層ビアの下面の一部分は前記第２の下層ビアの外側に位置し、
    前記第１の上層ビアの前記第１の下層ビアに対するズレ方向と、前記第２の上層ビアの前記第２の下層ビアに対するズレ方向とが異なることを特徴とする半導体装置の製造方法。
40. 請求項２９〜３９のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｃ）において、前記絶縁膜に、前記第１の配線と接続する第３のビアを形成し、
    前記工程（ｄ）において、前記第２の配線と同じ配線層に、前記第３のビアと接続する第４の配線を形成することを特徴とする半導体装置の製造方法。
41. 請求項４０に記載の半導体装置の製造方法において、
    前記工程（ｄ）において、前記第１のビアの上面の一部分が前記第２の配線の外側に位置するように前記第２の配線を形成すると共に、前記第３のビアの上面の一部分が前記第４の配線の外側に位置するように前記第４の配線を形成し、
    前記第１のビアの前記第２の配線に対するズレ方向と、前記第３のビアの前記第４の配線に対するズレ方向とが異なることを特徴とする半導体装置の製造方法。
42. 請求項４０に記載の半導体装置の製造方法において、
    前記工程（ｃ）は、前記第１の配線と接続する第１の下層ビアを形成する工程と、前記第１の下層ビアと接続する第１の上層ビアを形成する工程と、前記第１の配線と接続する第３の下層ビアを形成する工程と、前記第３の下層ビアと接続する第３の上層ビアを形成する工程とを含むことを特徴とする半導体装置の製造方法。
43. 請求項４２に記載の半導体装置の製造方法において、
    前記第１の上層ビアの下面の一部分は前記第１の下層ビアの外側に位置し、
    前記第３の上層ビアの下面の一部分は前記第３の下層ビアの外側に位置し、
    前記第１の上層ビアの前記第１の下層ビアに対するズレ方向と、前記第３の上層ビアの前記第３の下層ビアに対するズレ方向とが異なることを特徴とする半導体装置の製造方法。
44. 請求項２９〜４３のいずれか１項に記載の半導体装置の製造方法において、
    前記ヒューズ素子に１ｍＡ以上で且つ１０ｍＡ以下の電流を流すことによって、エレクトロマイグレーションにより前記ヒューズ素子の切断を行なう工程をさらに備えていることを特徴とする半導体装置の製造方法。
45. 請求項２９〜４４のいずれか１項に記載の半導体装置の製造方法において、
    １２５℃以上の温度で前記ヒューズ素子の切断を行なう工程をさらに備えていることを特徴とする半導体装置の製造方法。
46. 複数のヒューズ素子を備えた半導体装置において、
    前記複数のヒューズ素子のそれぞれの間に、前記複数のヒューズ素子を加熱するヒーター配線を備えていることを特徴とする半導体装置。

Images