KR101110793B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101110793B1
KR101110793B1 KR1020090059827A KR20090059827A KR101110793B1 KR 101110793 B1 KR101110793 B1 KR 101110793B1 KR 1020090059827 A KR1020090059827 A KR 1020090059827A KR 20090059827 A KR20090059827 A KR 20090059827A KR 101110793 B1 KR101110793 B1 KR 101110793B1
Authority
KR
South Korea
Prior art keywords
fuse
contact
transmission line
signal
laser
Prior art date
Application number
KR1020090059827A
Other languages
English (en)
Other versions
KR20110002305A (ko
Inventor
신상훈
이형동
최준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090059827A priority Critical patent/KR101110793B1/ko
Priority to US12/615,876 priority patent/US7973590B2/en
Priority to TW098138481A priority patent/TWI416690B/zh
Priority to JP2009266524A priority patent/JP2011014220A/ja
Priority to CN2010101127069A priority patent/CN101944524B/zh
Publication of KR20110002305A publication Critical patent/KR20110002305A/ko
Application granted granted Critical
Publication of KR101110793B1 publication Critical patent/KR101110793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

콘택 홀(Contact Hole)에 삽입된 콘택 퓨즈를 포함하는 반도체 장치가 개시된다. 이를 위한 반도체 장치는 서로 다른 배선층에 배치된 제1 전송라인 및 제2 전송라인; 상기 제1 전송라인과 상기 제2 전송라인 사이에 접속되는 콘택 퓨즈; 상기 콘택 퓨즈에 전기적인 스트레스를 인가하기 위한 전원 구동부; 및 상기 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 에 대응하는 논리레벨의 퓨즈상태신호를 출력하기 위한 퓨즈상태 출력부를 구비한다.
콘택 퓨즈, 퓨즈, 리페어, 관통라인, 비아, 콘택 홀, 반도체 장치.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계기술에 관한 것으로서, 반도체 장치의 퓨즈회로를 구성하는 기술에 관한 것이다.
반도체 장치는 내부회로의 설정 및 옵션을 변경시키거나 리페어 어드레스 등을 프로그램하기 위한 퓨즈회로를 구비하고 있다. 퓨즈회로에 포함된 퓨즈는 퓨즈 프로그래밍(Fuse Programming) 작업을 통해서 특정 설정정보 등을 변경하거나 어드레스 등을 저장한다. 퓨즈는 레이저 빔(Laser Beam) 또는 전기적인 스트레스를 인가받을 경우에 퓨즈의 전기적인 연결특성이 변화하면서 전기 저항값이 변하게 된다. 따라서 이러한 퓨즈의 전기적인 연결상태의 변화 - 단락(Short)) 또는 개방(Open) - 를 이용하여 특정 정보를 프로그래밍 한다.
한편, 레이저 빔을 이용하여 퓨즈의 연결상태를 끊어버리는 레이저 블로잉 타입(Laser Blowing-type)의 퓨즈를 일반적으로 물리적인 방식의 퓨즈(Physical Fuse) 라고 지칭한다. 물리적인 방식의 퓨즈(Physical Fuse)는 반도체 장치가 패키 지(Package)로 제작되기 전단계인 웨이퍼(Wafer) 상태에서 레이저를 이용하여 퓨즈의 전기적인 연결상태를 변경시킨다. 참고적으로 물리적인 방식의 퓨즈(Physical Fuse)를 레이저 퓨즈라고 지칭하기도 한다.
패키지 상태에서는 레이저를 이용한 물리적인 방식 대신에 전기적인 방식을 사용한다. 패키지 상태에서 프로그래밍이 가능한 퓨즈를 전기적인 방식의 퓨즈(Electrical Fuse, E-FUSE)라고 통칭하는데, 이는 전기적인 스트레스 - 과전류, 고전압 - 를 인가하여 퓨즈의 전기적인 연결상태를 변화시켜서 프로그래밍을 할 수 있다는 것을 의미한다. 이러한 전기적인 방식의 퓨즈(Electrical Fuse, E-FUSE)는 개방상태(Open)를 단락상태(Short)로 변화시키는 안티타입 퓨즈(Anti-type Fuse)와 단락상태(Short)를 개방상태(Open)로 변화시키는 블로잉타입 퓨즈(Blowing-type fuse)의 형태로 다시 분류할 수 있다. 전기적인 방식의 퓨즈는 패키지 작업 이후에 프로그래밍을 목적으로 하므로 패키지 상태에서의 효용성이 매우 높다. 하지만, 전기적인 방식의 퓨즈(Electrical Fuse, E-FUSE)는 물리적인 방식의 퓨즈(Physical Fuse)에 비해 크기가 매우 크며, 퓨즈를 제어하기 위한 제어회로가 필요하므로 적용범위 및 설정 용량 등에 있어서 매우 한정적이다.
따라서 물리적인 방식의 퓨즈(Physical Fuse)와 같이 크기가 매우 작으며, 전기적인 방식의 퓨즈(Electrical Fuse, E-FUSE)와 같이 패키지 이후에도 리페어 작업 등을 수행할 수 있는 퓨즈가 요구되고 있다.
본 발명은 상기와 같은 기술적 과제를 해결하기 위해 제안된 것으로, 콘택 홀(Contact Hole)에 삽입된 콘택 퓨즈를 포함하는 반도체 장치를 제공하는 것을 그 목적으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 서로 다른 배선층에 배치된 제1 전송라인 및 제2 전송라인; 상기 제1 전송라인과 상기 제2 전송라인 사이에 접속되는 콘택 퓨즈; 상기 콘택 퓨즈에 전기적인 스트레스를 인가하기 위한 전원 구동부; 및 상기 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 에 대응하는 논리레벨의 퓨즈상태신호를 출력하기 위한 퓨즈상태 출력부를 구비하는 반도체 장치가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 입력신호를 제1 전송라인으로 구동하기 위한 제1 신호 구동부; 상기 입력신호를 상기 제1 전송라인과 서로 다른 배선층에 배치된 제2 전송라인으로 구동하기 위한 제2 신호 구동부; 상기 제1 전송라인과 상기 제2 전송라인 사이에 접속되는 콘택 퓨즈; 및 상기 콘택 퓨즈에 전기적인 스트레스를 인가하여 상기 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 를 변화시키기 위한 전원 구동부를 구비하는 반도체 장치가 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 입력신호를 제1 전송라인으로 구동 하기 위한 제1 신호 구동부; 상기 입력신호를 제2 전송라인으로 구동하기 위한 제2 신호 구동부; 상기 제1 및 제2 전송라인과 서로 다른 배선층에 배치된 메인 전송라인; 상기 제1 전송라인과 상기 메인 전송라인 사이에 접속되는 제1 콘택 퓨즈; 상기 제2 전송라인과 상기 메인 전송라인 사이에 접속되는 제2 콘택 퓨즈; 및 상기 제1 콘택 퓨즈 또는 상기 제2 콘택 퓨즈에 전기적인 스트레스를 선택적으로 인가하여 선택된 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 를 변화시키기 위한 전원 구동부를 구비하는 반도체 장치가 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 제1 및 제2 전송라인; 상기 제1 및 제2 전송라인과 서로 다른 배선층에 배치되는 레이저 퓨즈; 상기 제1 전송라인과 상기 레이저 퓨즈의 일단을 접속시키기 위한 콘택 퓨즈; 상기 제2 전송라인과 상기 레이저 퓨즈의 타단을 접속시키기 위한 연결라인; 상기 콘택 퓨즈에 전기적인 스트레스를 인가하기 위한 전원 구동부; 및 상기 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 및 상기 레이저 퓨즈의 전기적인 연결상태에 대응하는 논리레벨의 퓨즈상태신호를 출력하기 위한 퓨즈상태 출력부를 구비하는 반도체 장치가 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 제1 내지 제3 전송라인; 상기 제1 내지 제3 전송라인과 서로 다른 배선층에 배치되는 레이저 퓨즈; 상기 제1 전송라인과 상기 레이저 퓨즈의 일단을 접속시키기 위한 제1 콘택 퓨즈; 상기 제2 전송라인과 상기 레이저 퓨즈의 타단을 접속시키기 위한 제2 콘택 퓨즈; 상기 제3 전송라인과 상기 레이저 퓨즈의 일단 또는 타단 사이에 접속되는 연결라인; 상기 제1 콘 택 퓨즈 또는 상기 제2 콘택 퓨즈에 전기적인 스트레스를 선택적으로 인가하기 위한 전원 구동부; 및 상기 제1 및 제2 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 와 상기 레이저 퓨즈의 전기적인 연결상태에 대응하는 논리레벨의 퓨즈상태신호를 출력하기 위한 퓨즈상태 출력부를 구비하는 반도체 장치가 제공된다.
콘택 홀(Contact Hole)에 삽입되는 콘택 퓨즈는 금속 배선층에 배치되는 물리적인 방식의 퓨즈(Physical Fuse) 및 전기적인 방식의 퓨즈(E-FUSE)에 비해 매우 작은 면적이 소요되므로, 콘택 퓨즈를 포함하는 반도체 장치는 퓨즈회로에 소요되는 면적이 매우 작다.
또한, 물리적인 방식의 퓨즈(Physical Fuse)로 구성되는 리페어 퓨즈셋(Repair Fuse Set)을 포함하는 반도체 장치에 콘택 퓨즈를 적용할 경우, 반도체 장치는 웨이퍼 상태에서 레이저 등을 이용하여 리페어 작업이 가능할 뿐만 아니라, 패키지 상태에서도 리페어 작업이 가능하다. 즉, 패키지 작업 이후에 진행성 불량 등이 발생하더라도 콘택 퓨즈를 이용하여 리페어 할 수 있다.
또한, 본 발명을 적용한 반도체 장치는 딜레이 조절, 드라이버 세기 조절 등 내부회로의 설정 및 옵션 변경을 리비전(Revision) 등의 작업 없이 콘택 퓨즈를 이용하여 간단하게 변경할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따라 세부단위별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자.
일반적으로 회로의 논리신호 및 이진 데이터 값은 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedance, Hi-Z) 상태 등을 가질 수 있다고 정의하고 기술한다. 또한, 본 실시예에서 사용하는 용어인 PMOS(P-channel Metal Oxide Semiconductor)와 NMOS(N-channel Metal Oxide Semiconductor)는 MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)의 한 종류임을 미리 밝혀둔다. 또한, 반도체 장치에서 금속성-비금속성 물질을 접속시키기 위한 콘택 홀(Contact Hole)과 금속성-금속성 물질을 접속시키기 위한 비아(VIA)를 구분하기도 하지만, 본 실시예에서는 이를 구분하지 않고 대표적으로 콘택 홀(Contact Hole) 이라고 기술하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 개념적인 구성도(10A) 및 등가회로(10B)를 나타낸 도면이다.
도 1을 참조하면 제1 실시예에 따른 반도체 장치는, 서로 다른 배선층에 배치된 제1 전송라인(11) 및 제2 전송라인(12)과, 제1 전송라인(11)과 제2 전송라인(12) 사이에 접속되는 콘택 퓨즈(Contact Fuse, 13)와, 콘택 퓨즈(13)에 전기적인 스트레스를 인가하기 위한 전원 구동부(14)와, 콘택 퓨즈(13)의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 에 대응하는 논리레벨의 퓨즈상태신호(FUSE_OUT)를 출력하기 위한 퓨즈상태 출력부(15)를 구비한다.
콘택 퓨즈(13)는 제1 전송라인(11)과 제2 전송라인(12) 사이를 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되어 있다. 콘택 홀(Contact Hole)은 절연체로 둘러싸여 있기 때문에 스트레스 전류가 인가되면 주울열(Joule heating)에 의해서 콘택 퓨즈(13)의 온도가 급격하게 상승하게 되고, 특정 온도 이상 상승하는 경우 결국 콘택 퓨즈(13)는 녹아서 끊어진다. 즉, 전기적으로 개방(Open) 상태가 된다. 참고적으로 본 실시예에서 제1 및 제2 전송라인(11,12)은 금속 배선층에 배치되는 금속성 전송라인이다.
따라서 전원 구동부(14)가 제1 및 제2 전송라인(11,12)으로 형성되는 스트레스 전류 경로(STRESS CURRENT PATH)를 통해서 콘택 퓨즈(13)에 스트레스 전류를 인가하게 되면, 콘택 퓨즈(13)는 단락상태에서 개방상태로 변화하며, 이러한 콘택 퓨즈(13)의 전기적인 연결상태에 대응하는 퓨즈상태신호(FUSE_OUT)가 출력된다.
상기와 같이 구성되는 반도체 장치의 세부구성과 주요동작을 등가회로(10B)를 참조하여 살펴보기로 한다.
전원 구동부(14)는 스트레스 전류 구동신호(/CFUSE_EN) 및 퓨즈선택신호(SEL)에 응답하여 콘택 퓨즈(C1)에 스트레스 전류를 공급하기 위한 전류 구동부(MP2,MN1)로 구성된다. 스트레스 전류 구동신호(/CFUSE_EN)가 로우레벨, 퓨즈선택신호(SEL)가 하이레벨로 활성화 되면, PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN1)가 턴온(TURN ON) 되어 콘택 퓨즈(C1)에 스트레스 전류가 공급된다. 일정시간 스트레스 전류가 공급되면 콘택 퓨즈(C1)는 전기적으로 개방상태가 된다.
또한, 퓨즈상태 출력부(15)는 퓨즈구동신호(/FUSE_EN) 및 퓨즈선택신호(SEL)에 응답하여 콘택 퓨즈(C1)에 구동전류를 제공하기 위한 퓨즈 구동부(MP1,MN1)와, 콘택 퓨즈(C1)를 통해서 전달되는 전류의 크기에 대응하는 퓨즈상태신호(FUSE_OUT)를 래칭하기 위한 래치부(INV1,INV2)로 구성된다.
우선, 파워업(Power Up) 등의 초기상태에서 스트레스 전류 구동신호(/CFUSE_EN)는 하이레벨, 퓨즈선택신호(SEL)는 로우레벨로 비활성화 되어 있다. 이때 퓨즈구동신호(/FUSE_EN)가 로우레벨로 활성화 되면 PMOS 트랜지스터(MP1)가 턴온(TURN ON) 되어 콘택 퓨즈(C1)에 구동전류를 공급한다. 구동전류에 의해서 래치부(INV1,INV2)의 입력노드(N10)의 전위는 상승하게 되며 최종적으로 로우레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다.
다음으로, 스트레스 전류 구동신호(/CFUSE_EN) 및 퓨즈구동신호(/FUSE_EN)가 하이레벨로 비활성화 되어 있는 상태에서 퓨즈선택신호(SEL)가 하이레벨로 활성화 되면, 래치부(INV1,INV2)의 입력노드(N10)의 전위는 콘택 퓨즈(C1)의 전기적인 연결상태에 의해서 결정된다. 즉, 콘택 퓨즈(C1)가 전기적으로 개방상태이면 래치 부(INV1,INV2)의 입력노드(N10)의 전위는 계속해서 하이레벨을 유지하게 되어 최종적으로 로우레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 반면에 콘택 퓨즈(C1)가 전기적으로 단락상태이면 래치부(INV1,INV2)의 입력노드(N10)의 전위는 하강하게 되어 최종적으로 하이레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 즉, 콘택 퓨즈(C1)가 전기적으로 개방상태이면, 콘택 퓨즈(C1)를 통해서 전류가 흐르지 않으므로 래치부(INV1,INV2)의 입력노드(N10)의 전위는 상승하게 된다. 콘택 퓨즈(C1)가 전기적으로 단락상태이면, 콘택 퓨즈(C1)를 통해서 접지전압단(VSS)으로 전류가 흐르게 되므로 래치부(INV1,INV2)의 입력노드(N10)의 전위는 하강하게 된다.
도 2는 본 발명의 제2 실시예에 따른 반도체 장치의 개념적인 구성도(20A) 및 등가회로(20B)를 나타낸 도면이다.
도 2를 참조하면 제2 실시예에 따른 반도체 장치는, 입력신호(IN)를 제1 전송라인(23)으로 구동하기 위한 제1 신호 구동부(21)와, 입력신호(IN)를 제1 전송라인(23)과 서로 다른 배선층에 배치된 제2 전송라인(24)으로 구동하기 위한 제2 신호 구동부(22)와, 제1 전송라인(23)과 제2 전송라인(24) 사이에 접속되는 콘택 퓨즈(25)와, 콘택 퓨즈(25)에 전기적인 스트레스를 인가하여 콘택 퓨즈(25)의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 를 변화시키기 위한 전원 구동부(26)를 구비한다.
콘택 퓨즈(25)는 제1 전송라인(23)과 제2 전송라인(24) 사이를 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되어 있다. 콘택 홀(Contact Hole)은 절연체로 둘러싸여 있기 때문에 스트레스 전류가 인가되면 주울열(Joule heating)에 의해서 콘택 퓨즈(25)의 온도가 급격하게 상승하게 되고, 특정 온도 이상 상승하는 경우 결국 콘택 퓨즈(25)는 녹아서 끊어진다. 즉, 전기적으로 개방(Open) 상태가 된다. 참고적으로 본 실시예에서 제1 및 제2 전송라인(23,24)은 금속 배선층에 배치되는 금속성 전송라인이다.
따라서 전원 구동부(26)가 제1 및 제2 전송라인(23,24)으로 형성되는 스트레스 전류 경로(STRESS CURRENT PATH)를 통해서 콘택 퓨즈(25)에 스트레스 전류를 인가하게 되면, 콘택 퓨즈(25)는 단락상태에서 개방상태로 변화하며, 이러한 콘택 퓨즈(25)의 전기적인 연결상태에 따라서 제2 전송라인(24)으로 구동되는 신호의 구동력이 조절된다.
상기와 같이 구성되는 반도체 장치의 세부구성과 주요동작을 등가회로(20B)를 참조하여 살펴보기로 한다.
전원 구동부(26)는 스트레스 전류 구동신호(/CFUSE_EN?CFUSE_EN)에 응답하여 콘택 퓨즈(C1)에 스트레스 전류를 공급하기 위한 전류 구동부(MP1,MN1)로 구성된다. 스트레스 전류 구동신호(/CFUSE_EN?CFUSE_EN)가 활성화 되면, PMOS 트랜지스터(MP1)와 NMOS 트랜지스터(MN1)가 턴온(TURN ON) 되어 콘택 퓨즈(C1)에 스트레스 전류가 공급된다. 일정시간 스트레스 전류가 공급되면 콘택 퓨즈(C1)는 전기적으로 개방상태가 된다.
한편, 제1 신호 구동부(21)는 입력신호(IN)를 제1 전송라인(23)으로 구동하 고, 제2 신호 구동부(22)는 입력신호(IN)를 제1 전송라인(23)과 서로 다른 배선층에 배치된 제2 전송라인(24)으로 구동한다. 이때 제1 전송라인(23)과 제2 전송라인(24) 사이에 접속되는 콘택 퓨즈(C1)가 단락상태이면, 제1 신호 구동부(21)와 제2 신호 구동부(22)가 구동하는 입력신호(IN)가 제2 전송라인(24)에 모두 전달된다. 반면에 제1 전송라인(23)과 제2 전송라인(24) 사이에 접속되는 콘택 퓨즈(C1)가 개방상태이면, 제1 신호 구동부(21)가 구동하는 입력신호(IN)는 제2 전송라인(24)에 전달되지 않으며, 제2 신호 구동부(22)가 구동하는 입력신호(IN)만이 제2 전송라인(24)에 전달된다. 따라서 콘택 퓨즈(C1)의 전기적인 연결상태에 따라 제2 전송라인(24)으로 구동되는 신호의 구동력이 조절된다.
도 3은 본 발명의 제3 실시예에 따른 반도체 장치의 개념적인 구성도(30A) 및 등가회로(30B)를 나타낸 도면이다.
도 3을 참조하면 제3 실시예에 따른 반도체 장치는, 입력신호(IN)를 제1 전송라인(33)으로 구동하기 위한 제1 신호 구동부(31)와, 입력신호(IN)를 제2 전송라인(34)으로 구동하기 위한 제2 신호 구동부(32)와, 제1 및 제2 전송라인(33,34)과 서로 다른 배선층에 배치된 메인 전송라인(35)과, 제1 전송라인(33)과 메인 전송라인(35) 사이에 접속되는 제1 콘택 퓨즈(36)와, 제2 전송라인(34)과 메인 전송라인(35) 사이에 접속되는 제2 콘택 퓨즈(37)와, 제1 콘택 퓨즈(36) 또는 제2 콘택 퓨즈(37)에 전기적인 스트레스를 선택적으로 인가하여 선택된 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 를 변화시키기 위한 전원 구동 부(38)를 구비한다.
제1 콘택 퓨즈(36)는 제1 전송라인(33)과 메인 전송라인(35) 사이를 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되어 있으며, 제2 콘택 퓨즈(37)는 제2 전송라인(34)과 메인 전송라인(35) 사이를 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되어 있다. 콘택 홀(Contact Hole)은 절연체로 둘러싸여 있기 때문에 스트레스 전류가 인가되면 주울열(Joule heating)에 의해서 콘택 퓨즈의 온도가 급격하게 상승하게 되고, 특정 온도 이상 상승하는 경우 결국 콘택 퓨즈는 녹아서 끊어진다. 즉, 전기적으로 개방(Open) 상태가 된다. 참고적으로 본 실시예에서 제1 및 제2 전송라인(33,34)과 메인 전송라인(35)은 금속 배선층에 배치되는 금속성 전송라인이다.
따라서 전원 구동부(38)가 메인 전송라인(35) 및 제1 전송라인(33)으로 형성되는 제1 스트레스 전류 경로(STRESS CURRENT PATH1)를 통해서 제1 콘택 퓨즈(36)에 스트레스 전류를 인가하거나, 메인 전송라인(35) 및 제2 전송라인(34)으로 형성되는 제2 스트레스 전류 경로(STRESS CURRENT PATH2)를 통해서 제2 콘택 퓨즈(37)에 스트레스 전류를 인가하게 되면, 스트레스 전류를 인가받은 콘택 퓨즈는 단락상태에서 개방상태로 변화하며, 이러한 제1 콘택 퓨즈(36) 및 제2 콘택 퓨즈(37)의 전기적인 연결상태에 따라서 메인 전송라인(35)으로 전달되는 신호를 선택할 수 있다.
즉, 제1 신호 구동부(31)에서 구동되는 신호 또는 제2 신호 구동부(32)에서 구동되는 신호를 선택적으로 메인 전송라인(35)으로 전달할 수 있다. 만약, 제1 신호 구동부(31)와 제2 신호 구동부(32)가 서로 다른 내부 지연값을 갖는다면, 제1 콘택 퓨즈(36) 및 제2 콘택 퓨즈(37)의 전기적인 연결상태를 통해서 메인 전송라인(35)으로 전송되는 신호의 지연값을 조절할 수 있을 것이다. 또한, 제1 신호 구동부(31) 및 제2 신호 구동부(32)가 동일한 시점에 입력신호(IN)를 구동한다면, 제1 콘택 퓨즈(36) 및 제2 콘택 퓨즈(37)의 전기적인 연결상태를 통해서 메인 전송라인(35)으로 전송되는 신호의 구동력을 조절할 수 있을 것이다.
상기와 같이 구성되는 반도체 장치의 세부구성과 주요동작을 등가회로(30B)를 참조하여 살펴보기로 한다.
전원 구동부(38)는 스트레스 전류 구동신호(/CFUSE_EN), 제1 퓨즈선택신호(SEL1), 제2 퓨즈선택신호(SEL2)에 응답하여 선택된 콘택 퓨즈에 스트레스 전류를 공급하기 위한 전류 구동부(MP1,MN1,MN2)로 구성된다. 스트레스 전류 구동신호(/CFUSE_EN) 및 제1 퓨즈선택신호(SEL1)가 활성화 되면 PMOS 트랜지스터(MP1)와 제1 NMOS 트랜지스터(MN1)가 턴온(TURN ON) 되어 제1 콘택 퓨즈(C1)에 스트레스 전류가 공급된다. 일정시간 스트레스 전류가 공급되면 제1 콘택 퓨즈(C1)는 전기적으로 개방상태가 된다. 또한, 스트레스 전류 구동신호(/CFUSE_EN) 및 제2 퓨즈선택신호(SEL2)가 활성화 되면 PMOS 트랜지스터(MP1)와 제2 NMOS 트랜지스터(MN2)가 턴온(TURN ON) 되어 제2 콘택 퓨즈(C2)에 스트레스 전류가 공급된다. 일정시간 스트레스 전류가 공급되면 제2 콘택 퓨즈(C2)는 전기적으로 개방상태가 된다.
한편, 제1 신호 구동부(31)는 입력신호(IN)를 제1 전송라인(33)으로 구동하고, 제2 신호 구동부(32)는 입력신호(IN)를 제2 전송라인(34)으로 구동한다. 제1 전송라인(33)은 제1 콘택 퓨즈(36)를 통해서 메인 전송라인(35)으로 신호를 전달하고, 제2 전송라인(34)은 제2 콘택 퓨즈(37)를 통해서 메인 전송라인(35)으로 신호를 전달한다. 따라서 제1 콘택 퓨즈(36)가 단락상태이고 제2 콘택 퓨즈(37)가 개방상태이면 제1 신호 구동부(31)가 구동하는 신호가 메인 전송라인(35)에 전달된다. 또한, 제1 콘택 퓨즈(36)가 개방상태이고 제2 콘택 퓨즈(37)가 단락상태이면 제2 신호 구동부(32)가 구동하는 신호가 메인 전송라인(35)에 전달된다. 따라서 제1 신호 구동부(31)에서 구동되는 신호 또는 제2 신호 구동부(32)에서 구동되는 신호를 선택적으로 메인 전송라인(35)으로 전달할 수 있다.
도 4는 본 발명의 제4 실시예에 따른 반도체 장치의 개념적인 구성도(40A) 및 등가회로(40B)를 나타낸 도면이다.
도 4를 참조하면 제4 실시예에 따른 반도체 장치는, 제1 및 제2 전송라인(41,42)과, 제1 및 제2 전송라인(41,42)과 서로 다른 배선층에 배치되는 레이저 퓨즈(43)와, 제1 전송라인(41)과 레이저 퓨즈(43)의 일단을 접속시키기 위한 콘택 퓨즈(44)와, 제2 전송라인(42)과 레이저 퓨즈(43)의 타단을 접속시키기 위한 연결라인(45)과, 콘택 퓨즈(44)에 전기적인 스트레스를 인가하기 위한 전원 구동부(46)와, 콘택 퓨즈(44)의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 및 레이저 퓨즈(43)의 전기적인 연결상태에 대응하는 논리레벨의 퓨즈상태신호(FUSE_OUT) 를 출력하기 위한 퓨즈상태 출력부(47)를 구비한다.
콘택 퓨즈(44)는 제1 전송라인(41)과 레이저 퓨즈(43)의 일단을 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되어 있다. 콘택 홀(Contact Hole)은 절연체로 둘러싸여 있기 때문에 스트레스 전류가 인가되면 주울열(Joule heating)에 의해서 콘택 퓨즈(44)의 온도가 급격하게 상승하게 되고, 특정 온도 이상 상승하는 경우 결국 콘택 퓨즈(44)는 녹아서 끊어진다. 즉, 전기적으로 개방(Open) 상태가 된다. 참고적으로 본 실시예에서 제1 및 제2 전송라인(41,42)은 금속 배선층에 배치되는 금속성 전송라인이다. 일반적으로 레이저 퓨즈(43)도 금속 배선층에 배치된다.
본 실시예의 반도체 장치는 웨이퍼 상태 일 때, 레이저를 이용하여 레이저 퓨즈(43)를 커팅하여 레이저 퓨즈(43)의 전기적인 연결상태를 변화시킬 수 있다. 또한, 패키지 상태 일 때, 전원 구동부(46)가 제1 및 제2 전송라인(41,42)으로 형성되는 스트레스 전류 경로(STRESS CURRENT PATH)를 통해서 콘택 퓨즈(44))에 스트레스 전류를 인가하여 콘택 퓨즈(44)의 전기적인 연결상태를 변화시킬 수 있다. 따라서 이러한 콘택 퓨즈(44)의 전기적인 연결상태 및 레이저 퓨즈(43)의 전기적인 연결상태에 대응하는 논리레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 참고적으로 연결라인(45)은 전기적인 스트레스 의해서 전기적인 성질이 변하지 않도록 구성되는 것이 바람직하다.
상기와 같이 구성되는 반도체 장치의 세부구성과 주요동작을 등가회로(40B)를 참조하여 살펴보기로 한다.
전원 구동부(46)는 스트레스 전류 구동신호(/CFUSE_EN) 및 퓨즈선택신호(SEL)에 응답하여 콘택 퓨즈(C1)에 스트레스 전류를 공급하기 위한 전류 구동부(MP2,MN1)로 구성된다. 스트레스 전류 구동신호(/CFUSE_EN)가 로우레벨, 퓨즈선택신호(SEL)가 하이레벨로 활성화 되면, PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN1)가 턴온(TURN ON) 되어 콘택 퓨즈(C1)에 스트레스 전류가 공급된다. 일정시간 스트레스 전류가 공급되면 콘택 퓨즈(C1)는 전기적으로 개방상태가 된다.
또한, 퓨즈상태 출력부(47)는 퓨즈구동신호(/FUSE_EN) 및 퓨즈선택신호(SEL)에 응답하여 콘택 퓨즈(C1) 및 레이저 퓨즈(PFUSE)에 구동전류를 제공하기 위한 퓨즈 구동부(MP1,MN1)와, 콘택 퓨즈(C1) 및 레이저 퓨즈(PFUSE)를 통해서 전달되는 전류의 크기에 대응하는 퓨즈상태신호(FUSE_OUT)를 래칭하기 위한 래치부(INV1,INV2)로 구성된다.
반도체 장치가 웨이퍼 상태 일 때, 레이저 퓨즈(PFUSE)의 전기적인 연결상태에 따른 내부동작을 살펴보면 다음과 같다. 이때, 콘택 퓨즈(C1)는 전기적으로 단락되어 있다고 가정한다.
우선, 파워업(Power Up) 등의 초기상태에서 스트레스 전류 구동신호(/CFUSE_EN)는 하이레벨, 퓨즈선택신호(SEL)는 로우레벨로 비활성화 되어 있다. 이때 퓨즈구동신호(/FUSE_EN)가 로우레벨로 활성화 되면 PMOS 트랜지스터(MP1)가 턴온(TURN ON) 되어 콘택 퓨즈(C1) 및 레이저 퓨즈(PFUSE)에 구동전류를 공급한다. 구동전류에 의해서 래치부(INV1,INV2)의 입력노드(N10)의 전위는 상승하게 되며 최 종적으로 로우레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다.
다음으로, 스트레스 전류 구동신호(/CFUSE_EN) 및 퓨즈구동신호(/FUSE_EN)가 하이레벨로 비활성화 되어 있는 상태에서 퓨즈선택신호(SEL)가 하이레벨로 활성화 되면, 래치부(INV1,INV2)의 입력노드(N10)의 전위는 레이저 퓨즈(PFUSE)의 전기적인 연결상태에 의해서 결정된다. 즉, 레이저 퓨즈(PFUSE)가 전기적으로 개방상태이면 래치부(INV1,INV2)의 입력노드(N10)의 전위는 계속해서 하이레벨을 유지하게 되어 최종적으로 로우레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 반면에 레이저 퓨즈(PFUSE)가 전기적으로 단락상태이면 래치부(INV1,INV2)의 입력노드(N10)의 전위는 하강하게 되어 최종적으로 하이레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 즉, 레이저 퓨즈(PFUSE)가 전기적으로 개방상태이면, 레이저 퓨즈(PFUSE)를 통해서 전류가 흐르지 않으므로 래치부(INV1,INV2)의 입력노드(N10)의 전위는 상승하게 된다. 레이저 퓨즈(PFUSE)가 전기적으로 단락상태이면, 레이저 퓨즈(PFUSE)를 통해서 접지전압단(VSS)으로 전류가 흐르게 되므로 래치부(INV1,INV2)의 입력노드(N10)의 전위는 하강하게 된다.
또한, 반도체 장치가 패키지 상태 일 때, 콘택 퓨즈(C1)의 전기적인 연결상태에 따른 내부동작을 살펴보면 다음과 같다. 이때, 레이저 퓨즈(PFUSE))는 전기적으로 단락되어 있다고 가정한다.
우선, 파워업(Power Up) 등의 초기상태에서 스트레스 전류 구동신호(/CFUSE_EN)는 하이레벨, 퓨즈선택신호(SEL)는 로우레벨로 비활성화 되어 있다. 이때 퓨즈구동신호(/FUSE_EN)가 로우레벨로 활성화 되면 PMOS 트랜지스터(MP1)가 턴온(TURN ON) 되어 콘택 퓨즈(C1) 및 레이저 퓨즈(PFUSE)에 구동전류를 공급한다. 구동전류에 의해서 래치부(INV1,INV2)의 입력노드(N10)의 전위는 상승하게 되며 최종적으로 로우레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다.
다음으로, 스트레스 전류 구동신호(/CFUSE_EN) 및 퓨즈구동신호(/FUSE_EN)가 하이레벨로 비활성화 되어 있는 상태에서 퓨즈선택신호(SEL)가 하이레벨로 활성화 되면, 래치부(INV1,INV2)의 입력노드(N10)의 전위는 콘택 퓨즈(C1)의 전기적인 연결상태에 의해서 결정된다. 즉, 콘택 퓨즈(C1)가 전기적으로 개방상태이면 래치부(INV1,INV2)의 입력노드(N10)의 전위는 계속해서 하이레벨을 유지하게 되어 최종적으로 로우레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 반면에 콘택 퓨즈(C1)가 전기적으로 단락상태이면 래치부(INV1,INV2)의 입력노드(N10)의 전위는 하강하게 되어 최종적으로 하이레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 즉, 콘택 퓨즈(C1)가 전기적으로 개방상태이면, 콘택 퓨즈(C1)를 통해서 전류가 흐르지 않으므로 래치부(INV1,INV2)의 입력노드(N10)의 전위는 상승하게 된다. 콘택 퓨즈(C1)가 전기적으로 단락상태이면, 콘택 퓨즈(C1)를 통해서 접지전압단(VSS)으로 전류가 흐르게 되므로 래치부(INV1,INV2)의 입력노드(N10)의 전위는 하강하게 된다.
결론적으로 레이저 퓨즈(PFUSE)와 콘택 퓨즈(C1) 중 어느 하나가 개방상태가 되면 최종적으로 로우레벨의 퓨즈상태신호(FUSE_OUT)가 출력되며, 레이저 퓨즈(PFUSE)와 콘택 퓨즈(C1)가 모두 단락상태이면 최종적으로 하이레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 본 실시예의 반도체 장치는 웨이퍼 상태에서 레이저 퓨즈(PFUSE), 패키지 상태에서 콘택 퓨즈(C1)를 이용하여 내부설정 및 옵션 등을 변경시킬 수 있을 것이다.
도 5는 본 발명의 제5 실시예에 따른 반도체 장치의 개념적인 구성도(50A) 및 등가회로(50B)를 나타낸 도면이다.
도 5를 참조하면 제5 실시예에 따른 반도체 장치는, 제1 내지 제3 전송라인(51,52,53)과, 제1 내지 제3 전송라인(51,52,53)과 서로 다른 배선층에 배치되는 레이저 퓨즈(54)와, 제1 전송라인(51)과 레이저 퓨즈(54)의 일단을 접속시키기 위한 제1 콘택 퓨즈(55)와, 제2 전송라인(52)과 레이저 퓨즈(54)의 타단을 접속시키기 위한 제2 콘택 퓨즈(56)와, 제3 전송라인(53)과 레이저 퓨즈(54)의 일단 또는 타단 사이에 접속되는 연결라인(57)과, 제1 콘택 퓨즈(55) 또는 제2 콘택 퓨즈(56)에 전기적인 스트레스를 선택적으로 인가하기 위한 전원 구동부(58)와, 제1 콘택 퓨즈(55) 및 제2 콘택 퓨즈(56)의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 와 레이저 퓨즈(54)의 전기적인 연결상태에 대응하는 논리레벨의 퓨즈상태신호(FUSE_OUT)를 출력하기 위한 퓨즈상태 출력부(59)를 구비한다. 본 실시예에서 제3 전송라인(53)은 제1 전송라인(51), 제2 전송라인(52), 레이저 퓨즈(54)와 서로 다른 배선층에 배치되어 있다.
제1 콘택 퓨즈(55)는 제1 전송라인(51)과 레이저 퓨즈(54)의 일단을 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되어 있으며, 제2 콘택 퓨즈(56)는 제2 전송라인(52)과 레이저 퓨즈(54)의 타단을 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되어 있다. 콘택 홀(Contact Hole)은 절연체로 둘러싸여 있기 때문에 스트레스 전류가 인가되면 주울열(Joule heating)에 의해서 콘택 퓨즈의 온도가 급격하게 상승하게 되고, 특정 온도 이상 상승하는 경우 결국 콘택 퓨즈는 녹아서 끊어진다. 즉, 전기적으로 개방(Open) 상태가 된다. 참고적으로 본 실시예에서 제1 내지 제3 전송라인(51,52,53)은 금속 배선층에 배치되는 금속성 전송라인이다. 일반적으로 레이저 퓨즈(54)도 금속 배선층에 배치된다.
본 실시예의 반도체 장치는 웨이퍼 상태 일 때, 레이저를 이용하여 레이저 퓨즈(54)를 커팅하여 레이저 퓨즈(54)의 전기적인 연결상태를 변화시킬 수 있다. 또한, 패키지 상태 일 때, 전원 구동부(58)가 제1 및 제3 전송라인(51,53)으로 형성되는 제1 스트레스 전류 경로(STRESS CURRENT PATH1)를 통해서 제1 콘택 퓨즈(55)에 스트레스 전류를 인가하거나, 제1 및 제2 전송라인(51,52)으로 형성되는 제2 스트레스 전류 경로(STRESS CURRENT PATH2)를 통해서 제2 콘택 퓨즈(56)에 스트레스 전류를 인가하게 되면, 스트레스 전류를 인가받은 콘택 퓨즈는 단락상태에서 개방상태로 변화한다. 따라서 이러한 제1 및 제2 콘택 퓨즈(55,56)의 전기적인 연결상태 및 레이저 퓨즈(54)의 전기적인 연결상태에 대응하는 논리레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 참고적으로 연결라인(57)은 전기적인 스트레스 의해서 전기적인 성질이 변하지 않도록 구성되는 것이 바람직하다.
상기와 같이 구성되는 반도체 장치의 세부구성과 주요동작을 등가회로(50B)를 참조하여 살펴보기로 한다.
전원 구동부(58)는 스트레스 전류 구동신호(/CFUSE_EN), 제1 퓨즈선택신 호(SEL1), 제2 퓨즈선택신호(SEL2)에 응답하여 선택된 콘택 퓨즈에 스트레스 전류를 공급하기 위한 전류 구동부(MP2,MN1,MN2)로 구성된다. 스트레스 전류 구동신호(/CFUSE_EN)가 로우레벨, 제1 퓨즈선택신호(SEL1)가 하이레벨로 활성화 되면, PMOS 트랜지스터(MP2)와 제1 NMOS 트랜지스터(MN1)가 턴온(TURN ON) 되어 제1 콘택 퓨즈(C1)에 스트레스 전류가 공급된다. 일정시간 스트레스 전류가 공급되면 제1 콘택 퓨즈(C1)는 전기적으로 개방상태가 된다. 또한, 스트레스 전류 구동신호(/CFUSE_EN)가 로우레벨, 제2 퓨즈선택신호(SEL2)가 하이레벨로 활성화 되면, PMOS 트랜지스터(MP2)와 제2 NMOS 트랜지스터(MN2)가 턴온(TURN ON) 되어 제2 콘택 퓨즈(C2)에 스트레스 전류가 공급된다. 일정시간 스트레스 전류가 공급되면 제2 콘택 퓨즈(C2)는 전기적으로 개방상태가 된다.
또한, 퓨즈상태 출력부(59)는 퓨즈구동신호(/FUSE_EN) 및 제2 퓨즈선택신호(SEL2)에 응답하여 제1 및 제2 콘택 퓨즈(C1,C2)와 레이저 퓨즈(PFUSE)에 구동전류를 제공하기 위한 퓨즈 구동부(MP1,MN2)와, 제1 및 제2 콘택 퓨즈(C1,C2)와 레이저 퓨즈(PFUSE)를 통해서 전달되는 전류의 크기에 대응하는 퓨즈상태신호(FUSE_OUT)를 래칭하기 위한 래치부(INV1,INV2)로 구성된다.
참고적으로, 도 5의 제5 실시예에 따른 반도체 장치는 도 4의 제4 실시예에 따른 반도체 장치와 기본적인 내부동작은 동일하므로, 이미 상세히 기술되어 중복된 설명은 생략하며 특징적인 구성 및 내부동작만을 기술한다.
제5 실시예에 따른 반도체 장치는, 제1 퓨즈선택신호(SEL1) 및 제2 퓨즈선택 신호(SEL2)에 의해서 제1 콘택 퓨즈(C1) 또는 제2 콘택 퓨즈(C2)에 스트레스 전류를 선택적으로 공급할 수 있다. 따라서 스트레스 전류를 인가받은 콘택 퓨즈가 전기적으로 개방상태가 된다. 레이저 퓨즈(PFUSE)가 커팅 되었을 경우, 제2 스트레스 전류 경로(STRESS CURRENT PATH2)가 형성되지 않으므로 제2 콘택 퓨즈(C2)의 전기적인 연결상태는 변화시킬 수 없다. 하지만, 제1 콘택 퓨즈(C1)는 레이저 퓨즈(PFUSE)의 상태에 관계없이 제1 스트레스 전류 경로(STRESS CURRENT PATH1)를 통해서 스트레스 전류를 공급받을 수 있다. 따라서 필요에 따라 레이저 퓨즈(PFUSE), 제1 콘택 퓨즈(C1), 제2 콘택 퓨즈(C2)를 선택적으로 변화시킬 수 있을 것이다.
결론적으로 레이저 퓨즈(PFUSE), 제1 콘택 퓨즈(C1), 제2 콘택 퓨즈(C2) 중 어느 하나가 개방상태가 되면 최종적으로 로우레벨의 퓨즈상태신호(FUSE_OUT)가 출력되며, 레이저 퓨즈(PFUSE), 제1 콘택 퓨즈(C1), 제2 콘택 퓨즈(C2)가 모두 단락상태이면 최종적으로 하이레벨의 퓨즈상태신호(FUSE_OUT)가 출력된다. 본 실시예의 반도체 장치는 웨이퍼 상태에서 레이저 퓨즈(PFUSE), 패키지 상태에서 제1 및 제2 콘택 퓨즈(C1,C2)를 이용하여 내부설정 및 옵션 등을 변경시킬 수 있을 것이다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명의 기술적 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 로직 게이트(LOGIC GATE)의 구성은 변경될 수 있다. 즉 부정논리곱 수단, 부정논리합 수단 등은 난드 게이트(NAND GATE), 노어 게이트(NOR GATE), 인버터(INVERTER) 등의 다양한 조합을 통해서 구성될 수 있을 것이다.
특히, 실시예에서 콘택 퓨즈는 전기적인 스트레스에 의해서 단락상태에서 개방상태로 변화하는 블로잉 타입으로 구성되었다. 하지만 실시예에 따라 전기적인 스트레스에 의해서 개방상태에서 단락상태로 변화하는 안티 타입의 콘택 퓨즈를 이용할 수 있을 것이다. 안티 타입의 콘택 퓨즈를 이용할 경우 전원 구동부는 콘택 퓨즈에 고전압의 스트레스를 인가할 수 있도록 구성된다. 또한, 콘택 퓨즈는 금속 배선층 사이가 아닌 폴리(Poly) 등과 같은 다른 물질과의 연결 부위도 적용이 가능할 것이다. 또한, 콘택 퓨즈는 콘택 홀(Contact Hole)에 삽입되므로 콘택 퓨즈가 배치되는 위치는 필요에 따라 조절될 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 개념적인 구성도(10A) 및 등가회로(10B)를 나타낸 도면이다.
도 2는 본 발명의 제2 실시예에 따른 반도체 장치의 개념적인 구성도(20A) 및 등가회로(20B)를 나타낸 도면이다.
도 3은 본 발명의 제3 실시예에 따른 반도체 장치의 개념적인 구성도(30A) 및 등가회로(30B)를 나타낸 도면이다.
도 4는 본 발명의 제4 실시예에 따른 반도체 장치의 개념적인 구성도(40A) 및 등가회로(40B)를 나타낸 도면이다.
도 5는 본 발명의 제5 실시예에 따른 반도체 장치의 개념적인 구성도(50A) 및 등가회로(50B)를 나타낸 도면이다.
*도면의 주요 부분에 대한 부호의 설명
11, 23, 33, 41, 51 : 제1 전송라인
12, 24, 34, 42, 52 : 제2 전송라인
13, 25, 44 : 콘택 퓨즈
36, 55 : 제1 콘택 퓨즈
37, 56 : 제2 콘택 퓨즈
35 : 메인 전송라인
43, 54 : 레이저 퓨즈
45, 57 : 연결라인
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.

Claims (29)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 입력신호를 제1 전송라인으로 구동하기 위한 제1 신호 구동부;
    상기 입력신호를 상기 제1 전송라인과 서로 다른 배선층에 배치된 제2 전송라인으로 구동하기 위한 제2 신호 구동부;
    상기 제1 전송라인과 상기 제2 전송라인 사이에 접속되는 콘택 퓨즈; 및
    상기 콘택 퓨즈에 전기적인 스트레스를 인가하여 상기 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 를 변화시키기 위한 전원 구동부
    를 구비하는 반도체 장치.
  7. 제6항에 있어서,
    상기 콘택 퓨즈는 상기 제1 전송라인과 상기 제2 전송라인 사이를 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되는 것을 특징으로 하는 반도체 장치.
  8. 제6항에 있어서,
    상기 제1 및 제2 전송라인은 금속 배선층에 배치되는 것을 특징으로 하는 반도체 장치.
  9. 제6항에 있어서,
    상기 전원 구동부는,
    스트레스 전류 구동신호에 응답하여 상기 콘택 퓨즈에 스트레스 전류를 공급하기 위한 전류 구동부를 포함하는 것을 특징으로 하는 반도체 장치.
  10. 입력신호를 제1 전송라인으로 구동하기 위한 제1 신호 구동부;
    상기 입력신호를 제2 전송라인으로 구동하기 위한 제2 신호 구동부;
    상기 제1 및 제2 전송라인과 서로 다른 배선층에 배치된 메인 전송라인;
    상기 제1 전송라인과 상기 메인 전송라인 사이에 접속되는 제1 콘택 퓨즈;
    상기 제2 전송라인과 상기 메인 전송라인 사이에 접속되는 제2 콘택 퓨즈; 및
    상기 제1 콘택 퓨즈 또는 상기 제2 콘택 퓨즈에 전기적인 스트레스를 선택적으로 인가하여 선택된 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 를 변화시키기 위한 전원 구동부
    를 구비하는 반도체 장치.
  11. 제10항에 있어서,
    상기 제1 신호 구동부와 상기 제2 신호 구동부는 서로 다른 내부 지연값을 갖는 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서,
    상기 제1 콘택 퓨즈는 상기 제1 전송라인과 상기 메인 전송라인 사이를 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되는 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서,
    상기 제2 콘택 퓨즈는 상기 제2 전송라인과 상기 메인 전송라인 사이를 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되는 것을 특징으로 하는 반도체 장치.
  14. 제10항에 있어서,
    상기 제1 및 제2 전송라인과 상기 메인 전송라인은 금속 배선층에 배치되는 것을 특징으로 하는 반도체 장치.
  15. 제10항에 있어서,
    상기 전원 구동부는,
    스트레스 전류 구동신호 및 제1, 제2 퓨즈선택신호에 응답하여 선택된 콘택 퓨즈에 스트레스 전류를 공급하기 위한 전류 구동부를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제1 및 제2 전송라인;
    상기 제1 및 제2 전송라인과 서로 다른 배선층에 배치되는 레이저 퓨즈;
    상기 제1 전송라인과 상기 레이저 퓨즈의 일단을 접속시키기 위한 콘택 퓨즈;
    상기 제2 전송라인과 상기 레이저 퓨즈의 타단을 접속시키기 위한 연결라인;
    상기 콘택 퓨즈에 전기적인 스트레스를 인가하기 위한 전원 구동부; 및
    상기 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 및 상기 레이저 퓨즈의 전기적인 연결상태에 대응하는 논리레벨의 퓨즈상태신호를 출력하기 위한 퓨즈상태 출력부
    를 구비하는 반도체 장치.
  17. 제16항에 있어서,
    상기 콘택 퓨즈는 상기 제1 전송라인과 상기 레이저 퓨즈의 일단을 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되는 것을 특징으로 하는 반도체 장치.
  18. 제16항에 있어서,
    상기 제1 및 제2 전송라인은 금속 배선층에 배치되는 것을 특징으로 하는 반도체 장치.
  19. 제18항에 있어서,
    상기 레이저 퓨즈는 금속 배선층에 배치되는 것을 특징으로 하는 반도체 장치.
  20. 제16항에 있어서,
    상기 전원 구동부는,
    스트레스 전류 구동신호 및 퓨즈선택신호에 응답하여 상기 콘택 퓨즈에 스트레스 전류를 공급하기 위한 전류 구동부를 포함하는 것을 특징으로 하는 반도체 장치.
  21. 제16항에 있어서,
    상기 퓨즈상태 출력부는,
    퓨즈구동신호 및 퓨즈선택신호에 응답하여 상기 콘택 퓨즈 및 상기 레이저 퓨즈에 구동전류를 제공하기 위한 퓨즈 구동부; 및
    상기 콘택 퓨즈 및 상기 레이저 퓨즈를 통해서 전달되는 전류의 크기에 대응하는 상기 퓨즈상태신호를 래칭하기 위한 래치부를 포함하는 것을 특징으로 하는 반도체 장치.
  22. 제1 내지 제3 전송라인;
    상기 제1 내지 제3 전송라인과 서로 다른 배선층에 배치되는 레이저 퓨즈;
    상기 제1 전송라인과 상기 레이저 퓨즈의 일단을 접속시키기 위한 제1 콘택 퓨즈;
    상기 제2 전송라인과 상기 레이저 퓨즈의 타단을 접속시키기 위한 제2 콘택 퓨즈;
    상기 제3 전송라인과 상기 레이저 퓨즈의 일단 또는 타단 사이에 접속되는 연결라인;
    상기 제1 콘택 퓨즈 또는 상기 제2 콘택 퓨즈에 전기적인 스트레스를 선택적으로 인가하기 위한 전원 구동부; 및
    상기 제1 및 제2 콘택 퓨즈의 전기적인 연결상태 - 단락(Short) 또는 개방(Open) - 와 상기 레이저 퓨즈의 전기적인 연결상태에 대응하는 논리레벨의 퓨즈상태신호를 출력하기 위한 퓨즈상태 출력부
    를 구비하는 반도체 장치.
  23. 제22항에 있어서,
    상기 제1 콘택 퓨즈는 상기 제1 전송라인과 상기 레이저 퓨즈의 일단을 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되는 것을 특징으로 하는 반도체 장치.
  24. 제23항에 있어서,
    상기 제2 콘택 퓨즈는 상기 제2 전송라인과 상기 레이저 퓨즈의 타단을 접속시키기 위한 콘택 홀(Contact Hole)에 삽입되는 것을 특징으로 하는 반도체 장치.
  25. 제22항에 있어서,
    상기 제1 내지 제3 전송라인은 금속 배선층에 배치되는 것을 특징으로 하는 반도체 장치.
  26. 제25항에 있어서,
    상기 레이저 퓨즈는 금속 배선층에 배치되는 것을 특징으로 하는 반도체 장치.
  27. 제22항에 있어서,
    상기 전원 구동부는,
    스트레스 전류 구동신호 및 제1, 제2 퓨즈선택신호에 응답하여 선택된 콘택 퓨즈에 스트레스 전류를 공급하기 위한 전류 구동부를 포함하는 것을 특징으로 하 는 반도체 장치.
  28. 제22항에 있어서,
    상기 퓨즈상태 출력부는,
    퓨즈구동신호 및 퓨즈선택신호에 응답하여 상기 제1 및 제2 콘택 퓨즈와 상기 레이저 퓨즈에 구동전류를 제공하기 위한 퓨즈 구동부; 및
    상기 제1 및 제2 콘택 퓨즈와 상기 레이저 퓨즈를 통해서 전달되는 전류의 크기에 대응하는 상기 퓨즈상태신호를 래칭하기 위한 래치부를 포함하는 것을 특징으로 하는 반도체 장치.
  29. 제22항에 있어서,
    상기 제3 전송라인은,
    상기 제1 전송라인, 상기 제2 전송라인, 상기 레이저 퓨즈와 서로 다른 배선층에 배치되는 것을 특징으로 하는 반도체 장치.
KR1020090059827A 2009-07-01 2009-07-01 반도체 장치 KR101110793B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090059827A KR101110793B1 (ko) 2009-07-01 2009-07-01 반도체 장치
US12/615,876 US7973590B2 (en) 2009-07-01 2009-11-10 Semiconductor device
TW098138481A TWI416690B (zh) 2009-07-01 2009-11-12 半導體裝置
JP2009266524A JP2011014220A (ja) 2009-07-01 2009-11-24 半導体装置
CN2010101127069A CN101944524B (zh) 2009-07-01 2010-02-04 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090059827A KR101110793B1 (ko) 2009-07-01 2009-07-01 반도체 장치

Publications (2)

Publication Number Publication Date
KR20110002305A KR20110002305A (ko) 2011-01-07
KR101110793B1 true KR101110793B1 (ko) 2012-03-13

Family

ID=43412309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059827A KR101110793B1 (ko) 2009-07-01 2009-07-01 반도체 장치

Country Status (5)

Country Link
US (1) US7973590B2 (ko)
JP (1) JP2011014220A (ko)
KR (1) KR101110793B1 (ko)
CN (1) CN101944524B (ko)
TW (1) TWI416690B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002095A2 (en) * 2012-06-26 2014-01-03 Sync-Rx, Ltd. Flow-related image processing in luminal organs
US8633707B2 (en) 2011-03-29 2014-01-21 International Business Machines Corporation Stacked via structure for metal fuse applications
KR20130003594A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 프로그래머블 회로
TWI514539B (zh) * 2011-08-15 2015-12-21 United Microelectronics Corp 電熔絲結構
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure
KR20130059196A (ko) * 2011-11-28 2013-06-05 에스케이하이닉스 주식회사 퓨즈회로를 포함하는 반도체 집적회로 및 퓨즈회로의 구동방법
CN106158825B (zh) * 2015-04-27 2018-12-04 上海复旦微电子集团股份有限公司 一种芯片
CN112151098A (zh) 2019-06-27 2020-12-29 台湾积体电路制造股份有限公司 多熔丝记忆体单元电路
US11094387B2 (en) * 2019-06-27 2021-08-17 Taiwan Semiconductor Manufacturing Company Limited Multi-fuse memory cell circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253237A (ja) * 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007207809A (ja) 2006-01-31 2007-08-16 Elpida Memory Inc ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法
KR20080008046A (ko) * 2006-07-19 2008-01-23 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법
KR20080046510A (ko) * 2006-11-22 2008-05-27 삼성전자주식회사 퓨즈 장치 및 퓨즈 모니터링 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065707A (ja) * 1992-06-22 1994-01-14 Oki Electric Ind Co Ltd 半導体集積回路用ヒューズ
JP3401522B2 (ja) * 1998-07-06 2003-04-28 日本電気株式会社 ヒューズ回路及び冗長デコーダ回路
US6433404B1 (en) * 2000-02-07 2002-08-13 Infineon Technologies Ag Electrical fuses for semiconductor devices
JP2003007081A (ja) * 2001-06-25 2003-01-10 Mitsubishi Electric Corp 半導体集積回路装置
JP2005109116A (ja) * 2003-09-30 2005-04-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
US7397106B2 (en) * 2005-12-12 2008-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Laser fuse with efficient heat dissipation
US7413980B2 (en) 2006-04-25 2008-08-19 Texas Instruments Incorporated Semiconductor device with improved contact fuse
US20070252238A1 (en) * 2006-04-27 2007-11-01 Charles Lin Tungstein plug as fuse for IC device
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4884077B2 (ja) * 2006-05-25 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US20090039462A1 (en) * 2007-08-07 2009-02-12 Mediatek Inc. Efuse devices and efuse arrays thereof and efuse blowing methods
JP2009081188A (ja) * 2007-09-25 2009-04-16 Fujitsu Microelectronics Ltd 半導体装置
US7642176B2 (en) * 2008-04-21 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method
JP2010192647A (ja) * 2009-02-18 2010-09-02 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253237A (ja) * 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007207809A (ja) 2006-01-31 2007-08-16 Elpida Memory Inc ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法
KR20080008046A (ko) * 2006-07-19 2008-01-23 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법
KR20080046510A (ko) * 2006-11-22 2008-05-27 삼성전자주식회사 퓨즈 장치 및 퓨즈 모니터링 방법

Also Published As

Publication number Publication date
US20110001552A1 (en) 2011-01-06
CN101944524A (zh) 2011-01-12
TW201103117A (en) 2011-01-16
TWI416690B (zh) 2013-11-21
CN101944524B (zh) 2013-01-16
JP2011014220A (ja) 2011-01-20
KR20110002305A (ko) 2011-01-07
US7973590B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
KR101110793B1 (ko) 반도체 장치
US7532533B2 (en) Antifuse circuit and method for selectively programming thereof
JP3665511B2 (ja) アンチヒューズのプログラミング回路
US7606058B2 (en) Autonomous antifuse cell
KR100949264B1 (ko) 반도체 소자의 모니터링 회로
US6144247A (en) Anti-fuse programming circuit using variable voltage generator
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
KR101124250B1 (ko) 퓨즈 회로와 그의 구동 방법
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
KR100729368B1 (ko) 반도체 집적회로의 전기적 퓨즈 옵션 장치
KR20120122287A (ko) 반도체 장치의 퓨즈회로
US6133778A (en) Anti-fuse programming circuit with cross-coupled feedback loop
KR101086494B1 (ko) 반도체 장치의 퓨즈회로 및 퓨즈상태 모니터링 방법
US7689950B2 (en) Implementing Efuse sense amplifier testing without blowing the Efuse
US20080062738A1 (en) Storage element and method for operating a storage element
KR100904468B1 (ko) 안티퓨즈 리페어 전압 제어 회로
KR100752645B1 (ko) 누설 전류 패스를 차단할 수 있는 퓨즈 회로
KR20010034296A (ko) 부분 단선 상태에 대해서 전력 도출이 없는 퓨즈 회로
JPH11328991A (ja) メモリ素子用アンチヒューズ安定化装置
KR100908538B1 (ko) 반도체 소자의 퓨즈 회로
KR100443360B1 (ko) 고속으로 동작하는 안티퓨즈 회로
KR100345369B1 (ko) 퓨즈 회로
KR100871376B1 (ko) 퓨즈 회로
KR100361531B1 (ko) 리페어 회로
KR20060011597A (ko) 반도체 소자의 제품 분류 등급을 표시하기 위한 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8